CN101783675B - 可控双输出自举电路 - Google Patents

Abstract

本发明公开了一种可控双输出自举电路，包括：一个时序控制电路单元，一个基本自举电路单元和一个自举输出电压控制单元。本发明解决了传统自举电路中自举输出电压随时间缓慢下降的问题，自举输出电压的线性度提高20dB；在基本自举电路基础上，通过增加NMOS管NM₇、NM₈和NM₉，PMOS管PM₅、PM₆、PM₇和PM₈，有效地实现了自举输出电压的可控双输出。本发明电路可广泛应用于高速高精度模数转换器中的可变增益采样保持电路。

Description

可控双输出自举电路

技术领域

本发明涉及一种自举电路，特别涉及一种可控双输出自举电路。它直接应用的领域是高速高精度模数转换器中的可变增益采样保持电路。

背景技术

自举电路广泛应用于模拟集成电路中的高速高精度模数转换器，主要是集成模数转换器的片上采样保持电路中，用于提高采样信号的线性度。

一种典型的自举电路(美国专利，专利号：US 7397284B1，专利名称：Bootstrapped circuit)如图1所示。此电路中时序信号φ为零电平时，电容C₃上存储的电荷为C₃×V_DD；φ为高电平时，由于输出节点处(M₉栅极节点)是一个高阻抗节点，没有直流通路，根据电荷守恒原理，M₁₁栅极与源极之间的电压为：C₃×V_DD/(C₃+C_P)，其中C_P是M₉栅极节点处的寄生电容之和，因此，此电压近似为常数，与输入信号无关，从而大大减弱了采样开关M₁₁导通电阻与输入信号的相关性，提高了采样信号的线性度。但是，此电路不足之处是：时序信号φ为高电平时，M₇的栅极电压为V_DD，M₇工作在饱和区，通过M₇对M₇源极与M₁₀漏极节点处的寄生电容充电，自举电路输出电压会随时间线性缓慢下降，进而导致采样开关M₁₁源极电压D_OUT随时间缓慢下降。譬如当输入幅度为1V的直流电压时，在20ns时间内，输出电压的幅度下降会达到1mV以上，这对应用于14或16位高速高精度流水线A/D转换器的采样保持电路而言，此现象会导致采样保持电路的输出信号线性度降低10～20dB。

发明内容

本发明所要解决的技术问题在于发明一种可控双输出自举电路，其目的是减小常规自举电路的输出电压幅度随时间缓慢下降的问题，同时实现电路的可控双输出功能，使其可用于可变增益采样保持电路之中。

本发明解决上述技术问题所采取的技术方案在于：一种可控双输出自举电路，含有：

一个时序控制电路单元，其一个输入端CK为CMOS电平时钟信号输入端，另一个输入端MODE为模式选择信号输入端，其输出端φ₁、φ₂、φ₃和φ₄为四个CMOS电平钟控信号输出端，此单元为可控双输出自举电路产生四个钟控信号；和

一个基本自举电路单元，其输入端V_in为模拟电压信号输入端，其输出端V_O1为自举电压输出端，此单元的功能是产生一个在φ₂零电平期间与输入电压V_in之差保持恒定且在φ₂高电平期间为零伏的自举输出电压V_O1，包括：

NMOS管NM₁、NMOS管NM₂、NMOS管NM₃、NMOS管NM₄、NMOS管NM₅、NMOS管NM₆和PMOS管PM₁、PMOS管PM₂、PMOS管PM₃、PMOS管PM₄，其中，PM₂的漏极和NM₄的源极与输入端V_in连接，NM₁的栅极、NM₆的栅极和PM₂栅极与φ₂连接，NM₁的源极和NM₆的源极与地连接，NM₁的漏极与NM₂的源极、NM₂的漏极、NM₃的源极、NM₄的漏极、NM₅的源极、PM₂的源极连接，NM₂的栅极与PM₁的衬底、PM₁的漏极、PM₄的衬底、PM₄的源极连接，NM₃的栅极和PM₃的栅极与φ₁连接，NM₃的漏极与PM₃的漏极、PM₄的栅极、NM₅的漏极连接，PM₃的源极与电源V_DD连接，输出V_O1与NM₆的漏极、NM₄的栅极、NM₅的栅极、PM₄的漏极连接；和

一个自举输出电压控制单元，其输入端V_i1和V_i2为电压信号输入端，V_i1和V_i2来自基本自举电路单元，其输出端V_O2为自举电压输出端，此单元的功能是控制自举电压输出V_O2，包括：

NMOS管NM₇、NMOS管NM₈、NMOS管NM₉和PMOS管PM₅、PMOS管PM₆、PMOS管PM₇、PMOS管PM₈，其中，V_i1与NM₁漏极、NM₂的源极、NM₂的漏极、NM₃的源极、NM₅的源极、PM₂的源极、NM₄的漏极、NM₈的漏极、PM₈的源极连接，V_i2与NM₂的栅极、PM₁的衬底、PM₁的漏极、PM₄的源极、PM₄的衬底、PM₅的衬底、PM₅的源极、PM₆的衬底、PM₇的衬底、PM₈的衬底连接，NM₇的源极与地连接，NM₇的栅极与φ₃连接，NM₇的漏极与输出端V_O2、PM₅的漏极、PM₆的栅极、PM₇的栅极连接，PM₅的栅极与NM₈的源极、PM₇的源极、PM₈的漏极连接，NM₈的栅极和NM₉的栅极与φ₄连接，NM₉的漏极与PM₆的源极、PM₇的漏极、PM₈的栅极连接，NM₉的源极与地连接。

所述时序控制电路单元为常规的时序控制电路。

所述自举输出电压V_O2是可控的。

所述NMOS管NM₂是用作电容，其沟道长度值为10μm±1μm。

有益效果：

本发明的一种可控双输出自举电路由一个时序控制电路单元、一个基本自举电路单元和一个自举输出电压控制单元组成。与常规的自举电路相比，它具有以下特点：

1.本发明电路中的基本自举电路单元中不再有与图1中M₇相对应的管子，而是自举输出电压V_O1节点直接与NM₆的漏极连接。φ₂为零电平时，NM₆完全截止，输出电压V_O1节点处没有泄放电荷路径，V_O1建立稳定后基本保持恒定。当输入幅度为1V直流电压，在20ns时间内，建立稳定以后，本发明电路的输出电压V_O1幅度下降小于5μV，其线性度提高达20dB。因此，解决了传统自举电路自举输出电压随时间缓慢下降的问题。

2.本发明电路中的自举输出电压控制电路单元由NMOS管NM₇、NM₈、NM₉和PMOS管PM₅、PM₆、PM₇、PM₈实现，以实现对自举输出电压V_O2的控制。当MODE为零电平时，自举输出电压V_O2一直等于0V；当MODE为高电平时，自举输出电压V_O2等于自举输出电压V_O1。有效地实现了可控双输出功能。

3.本发明电路应用于可变增益采样保持电路后，可使采样保持电路的增益具有可编程的特点，增强了采样保持电路对数据采样的灵活性，也提高了高速高精度模数转换器设计和应用的灵活性。

附图说明

图1是常规自举电路的原理图；

图2是本发明具体实施的可控双输出自举电路的电路图；

图3是本发明电路中的时序控制电路单元的电路图；

图4(a)是本发明电路在MODE为零电平时的时序控制电路单元的输入输出时序示意图；

图4(b)是本发明电路在MODE为高电平时的时序控制电路单元的输入输出时序示意图。

具体实施方式

本发明的具体实施方式不仅限于下面的描述，现结合附图加以进一步说明。

本发明具体实施的可控双输出自举电路的电路图如图2所示。它由一个时序控制电路单元、一个基本自举电路单元和一个自举输出电压控制单元组成，具体结构和连接关系、作用关系与本说明书的发明内容部分相同，此处不再重复。

本发明电路具体实施的时序控制电路单元的电路图如图3所示。输入CMOS电平时钟信号CK与PM₃₁和NM₃₁的栅极连接，CK经过PM₃₁和NM₃₁组成的反相器、PM₃₂和NM₃₂组成的反相器、PM₃₃和NM₃₃组成的反相器后输出φ₂；CK经过PM₃₁和NM₃₁组成的反相器、PM₃₂和NM₃₂组成的反相器、PM₃₄和NM₃₄组成的反相器、PM₃₅和NM₃₅组成的反相器后输出φ₁；CK经过PM₃₁和NM₃₁组成的反相器、PM₃₂和NM₃₂组成的反相器、PM₃₆、PM₃₇、NM₃₆和NM₃₇组成的与非门后输出φ₃；φ₃经过PM₃₈和NM₃₈组成的反相器后输出φ₄。模式选择信号MODE与与非门中NM₃₆和PM₃₇的栅极连接。

本发明电路在模式选择信号MODE为零电平时的时序控制电路单元的输入输出时序示意图如图4(a)所示，本发明电路在模式选择信号MODE为高电平V_DD时的时序控制电路单元的输入输出时序示意图如图4(b)所示。φ₁和φ₂的相位相反；MODE为零电平时，φ₃为高电平，φ₄为零电平；MODE为高电平时，φ₃与φ₂相位相同，φ₄与φ₁相位相同。输出φ₁和φ₂的作用是控制基本自举电路单元，输出φ₃和φ₄的作用是控制自举输出电压控制单元。

基本自举电路单元中NM₃和PM₃的栅极与φ₁连接，NM₁、PM₂和NM₆的栅极与φ₂连接，输入模拟信号V_in与NM₄的源极和PM₂的漏极连接，自举输出V_O1与PM₄漏极、NM₆漏极、NM₄和NM₅的栅极连接。当φ₂为高电平V_DD且φ₁为零电平时，PM₂、PM₄、NM₃、NM₄和NM₅截止，NM₁、NM₆、PM₁和PM₃导通，NMOS电容NM₂的栅级电压为V_DD、源极和漏极电压为地，NM₂的栅级存储的电荷量是W₂×L₂×C_OX×V_DD，其中W₂是NM₂的总宽度，L₂是NM₂的沟道长度，C_ox是MOS管栅极单位面积电容，此时自举电压输出V_O1等于零伏；当φ₂为零电平且φ₁为高电平时，PM₂、PM₄、NM₃、NM₄和NM₅导通，NM₁、NM₆、PM₁和PM₃截止，输入信号V_in通过PM₂和NM₄传输到NM₂的源级和漏级，输出节点V_O1处是一个高阻抗节点，NM₂栅级所存电荷没有泄放路径，根据电荷守恒原理，自举输出电压V_O1与输入V_in的关系为：

$V_{O1}=V_{\mathrm{in}}+\frac{W_2\×L_2\×C_{\mathrm{ox}}}{W_2\×L_2\×C_{\mathrm{ox}}+C_P}\×V_{\mathrm{DD}}---\left(1\right)$

式(1)中，C_P是自举输出电压V_O1节点处寄生电容之和。

自举输出电压控制单元中NM₇的栅极与φ₃连接，NM₈和NM₉的栅极与φ₄连接，输入电压信号V_i1和V_i2来自于基本自举单元的内部节点，V_i1与NM₁漏极、NM₂的漏极、NM₂的源极、NM₃和NM₅的源极、NM₄和NM₈的漏极、PM₂和PM₈的源极连接，V_i2与NM₂的栅极、PM₁的漏极、PM₁和PM₄的衬底、PM₄和PM₅的源极、PM₅和PM₆的衬底、PM₇和PM₈的衬底连接，自举电压输出V_O2与NM₇和PM₅漏极、PM₆和PM₇的栅极连接。模式选择信号MODE为零电平时：φ₄为零电平且φ₃为高电平V_DD，NM₇、PM₆和PM₇导通，NM₈、NM₉、PM₅和PM₈截止，自举输出电压V_O2一直等于0V。模式选择信号MODE为高电平时：φ₃为高电平且φ₄为零电平时，NM₇、PM₆和PM₇导通，NM₈、NM₉、PM₅和PM₈截止，输出V_O2等于零伏；φ₃为零电平且φ₄为高电平V_DD时，NM₇、PM₆、PM₇截止，NM₈、NM₉、PM₅和PM₈导通，模拟输入电压V_in通过NM₄、PM₂、NM₈和PM₈传输到PM₅的栅极，自举输出电压V_O2等于自举输出电压V_O1且与输入信号V_in的关系为：

$V_{O2}=V_{O1}=V_{\mathrm{in}}+\frac{W_2\×L_2\×C_{\mathrm{ox}}}{W_2\×L_2\×C_{\mathrm{ox}}+C_P}\×V_{\mathrm{DD}}---\left(2\right)$

式(2)中，C_P是自举输出电压V_O1节点处寄生电容之和。

本发明电路中的V_DD为3.3V工作电源电压。

本发明电路的制造工艺为常规0.35μm硅栅P衬底N阱CMOS工艺。

本发明中除NMOS电容NM₂外，其余MOS管的基本参数为：

沟道长度：0.35μm；

栅氧厚度：7.21～7.71nm。

NMOS管的阈值电压V_THN：0.5～0.7V；

PMOS管的阈值电压V_THP：0.850.65V。

NMOS电容NM₂的基本参数：

沟道长度：10μm；

栅极单位面积电容C_ox：约为5×10^-15F/μm²；

阈值电压V_THN：0.52～0.72V。

Claims (3)

1.一种可控双输出自举电路，其特征在于，它含有：

一个时序控制电路单元，其一个输入端CK为CMOS电平时钟信号输入端，另一个输入端MODE为模式选择信号输入端，其输出端φ₁、φ₂、φ₃和φ₄为四个CMOS电平钟控信号输出端，此单元为可控双输出自举电路产生四个钟控信号，φ₁和φ₂的相位相反，MODE为零电平时，φ₃为高电平，φ₄为零电平，MODE为高电平时，φ₃与φ₂相位相同，φ₄与φ₁相位相同；和

一个基本自举电路单元，其输入端V_in为模拟电压信号输入端，其输出端V_O1为自举电压输出端，此单元的功能是产生一个在φ₂零电平期间与输入电压V_in之差保持恒定且在φ₂高电平期间为零伏的自举输出电压V_O1，包括：

NMOS管NM₁、NMOS管NM₂、NMOS管NM₃、NMOS管NM₄、NMOS管NM₅、NMOS管NM₆和PMOS管PM₁、PMOS管PM₂、PMOS管PM₃、PMOS管PM₄，其中，PM₂的漏极和NM₄的源极与输入端V_in连接，NM₁的栅极、NM₆的栅极和PM₂栅极与φ₂连接，NM₁的源极和NM₆的源极与地连接，NM₁的漏极与NM₂的源极、NM₂的漏极、NM₃的源极、NM₄的漏极、NM₅的源极、PM₂的源极连接，NM₂的栅极与PM₁的衬底、PM₁的漏极、PM₄的衬底、PM₄的源极连接，NM₃的栅极和PM₃的栅极与φ₁连接，NM₃的漏极与PM₃的漏极、PM₄的栅极、NM₅的漏极连接，PM₃的源极与电源V_DD连接，输出V_O1与NM₆的漏极、NM₄的栅极、NM₅的栅极、PM₄的漏极、PM₁的栅极连接，PM₁的源极与电源V_DD连接；和

一个自举输出电压控制单元，其输入端V_i1和V_i2为电压信号输入端，V_i1和V_i2来自基本自举电路单元，其输出端V_O2为自举电压输出端，此单元的功能是控制自举电压输出V_O2，包括：

NMOS管NM₇、NMOS管NM₈、NMOS管NM₉和PMOS管PM₅、PMOS管PM₆、PMOS管PM₇、PMOS管PM₈，其中，V_i1与NM₁漏极、NM₂的源极、NM₂的漏极、NM₃的源极、NM₅的源极、PM₂的源极、NM₄的漏极、NM₈的漏极、PM₈的源极连接，V_i2与NM₂的栅极、PM₁的衬底、PM₁的漏极、PM₄的源极、PM₄的衬底、PM₅的衬底、PM₅的源极、PM₆的衬底、PM₆的漏极、PM₇的衬底、PM₈的衬底连接，NM₇的源极与地连接，NM₇的栅极与φ₃连接，NM₇的漏极与输出端V_O2、PM₅的漏极、PM₆的栅极、PM₇的栅极连接，PM₅的栅极与NM₈的源极、PM₇的源极、PM₈的漏极连接，NM₈的栅极和NM₉的栅极与φ₄连接，NM₉的漏极与PM₆的源极、PM₇的漏极、PM₈的栅极连接，NM₉的源极与地连接。

2.根据权利要求1所述的可控双输出自举电路，其特征在于所述自举输出电压V_O2是可控的。

3.根据权利要求1所述的可控双输出自举电路，其特征在于所述NMOS管NM₂是用作电容，其沟道长度值为10μm±1μm。

Images