CN101171558A - 能够对超过电源电压的输入进行采样的自举电路 - Google Patents

能够对超过电源电压的输入进行采样的自举电路 Download PDF

Info

Publication number
CN101171558A
CN101171558A CNA2006800156070A CN200680015607A CN101171558A CN 101171558 A CN101171558 A CN 101171558A CN A2006800156070 A CNA2006800156070 A CN A2006800156070A CN 200680015607 A CN200680015607 A CN 200680015607A CN 101171558 A CN101171558 A CN 101171558A
Authority
CN
China
Prior art keywords
transistor
node
coupled
level shifter
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800156070A
Other languages
English (en)
Other versions
CN100578418C (zh
Inventor
D·Y·阿克辛
M·A·阿尔-夏奥克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN101171558A publication Critical patent/CN101171558A/zh
Application granted granted Critical
Publication of CN100578418C publication Critical patent/CN100578418C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/20—Increasing resolution using an n bit system to obtain n + m bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Electronic Switches (AREA)
  • Analogue/Digital Conversion (AREA)
  • Dc-Dc Converters (AREA)
  • Logic Circuits (AREA)

Abstract

一种能够对超过电源电压的输入进行采样的自举电路，包括：耦联在输入节点和输出节点之间的自举开关(MN20)；第一晶体管(MP13)，其具有耦联到所述自举开关的控制节点的第一端；时钟自举电容器(C13)，其具有耦联到所述第一晶体管第二端的第一端；第二晶体管(MN27)，其耦联在所述第一晶体管的所述第一端与电源节点之间，并且具有耦联到第一时钟信号节点PHI的控制节点；第三晶体管(MN26)，其耦联在所述第一晶体管的所述第二端和所述电源节点之间；电荷泵，其具有耦联到所述第三晶体管的控制节点的第一输出；电平移位器，其具有与所述时钟自举电容器的第二端相耦联的第一输出；第四晶体管(MN25)，其耦联在所述电源节点和所述第一晶体管的控制节点之间，并且具有耦联到所述电荷泵的第二输出的控制节点；电容器，其耦联在所述电平移位器的第二输出和所述第一晶体管的控制节点之间；以及第五晶体管(MN28)，其耦联在所述自举开关的所述控制节点和公用节点之间。

Description

能够对超过电源电压的输入进行采样的自举电路
技术领域
【0001】本发明涉及电子电路，并且具体涉及一种能够对超过电源电压的输入进行采样的自举电路。
背景技术
【0002】高集成化的电源管理应用通常要求具备测量幅值超过电源电压的电压量的能力。这根本上是由于在仍然保持对超过电池电压的环境进行采样和数量测量的同时，通过在尽可能最低的电源电压运行电源管理集成电路来达到最大化效率的基本需求。
【0003】在现今的高度集成的电源管理应用中，低功耗逐次逼近寄存器(SAR)模数转换器(ADC)通常用于监控片上(on-chip)和片外(off-chip)电压量。这种需求经常要扩展片上ADC的范围以采样大于电源值的电压输入。ADC必须在尽可能最低的电池电压下运行而同时仍然保持能够对超过电源范围的输入进行采样的能力。
【0004】ADC应用中最广泛使用的现有技术的自举电路在图1中示出。图1的电路包括晶体管MN1-MN10，MP1和MP2；倒相器INV；电容C1，C2，C3；输入节电IN；输出节电OUT；时钟信号节点PHI和PHIZ；以及电源电压Vdd。连接到端子OUT上的NMOS晶体管MN1是自举开关。采样电容器(未示出)连接在端子OUT和地之间。这个电路被广泛应用在流水线ADC转换器中以增大轨道(track)的带宽并将电路保持在转换器的前端。大多数流水线ADC转换器典型地具有相对小的全差分范围，该范围正好落在芯片的电源范围内。于是，图1中的现有技术的开关正好能完成工作。
【0005】图1中的电路的运行如下。首先考虑由晶体管MN8，MN9，电容器C1和C2和倒相器INV形成的电荷泵(charge pump)。电荷泵运行如下，假设开始时电容器C1和C2两端的电压为0，当时钟信号PHIZ变成高时，电容器C1的上极板达到电源电压VDD，并且由于电容器C2和C3的下极板在这种状态下接地，所以这些电容器被充电直到它们的上极板达到电压VDD-VTN(其中VTN是NMOS晶体管MN9和MN10的阈值电压)。当时钟信号PHIZ变成低时，电容器C2的上极板被提高至刚好大于电压VDD(或者准确说为2VDD-VTN)从而通过开关MN8对电容器C1充电到VDD。在PHIZ再次变成高的下一个相位，由于电容器C1被充电到VDD，电容器C1的上极板被提高至2VDD(两倍于电压VDD)并且电容器C2和C3被充分充电到VDD。在稳定状态下，电容器C1，C2，C3将被充电到VDD并且电容器C1和C2上极板的电压将在VDD与2VDD之间变化。传统的自举开关至少要一个时钟周期才能到达其稳定状态。
【0006】假设所有的电容器都充电到VDD，自举开关按以下运行：当PHIZ变成高时，电容器C1的下极板接地并且开关MN10接通，于是电容器C3被充电到VDD；开关MP2也接通，驱动晶体管MP1的栅极到VDD，于是晶体管MP1关断并且最终晶体管MN6接通并且将主开关MN1的栅极端接地。由于它们的栅极端接地，晶体管MN3，MN2和MN1关断。在这个相位，开关MN1将输入节点IN与输出节点OUT断开并且将电容器C3充电到VDD。当PHIZ变成低时，由于晶体管MN6关断，所以MN1的栅极端变为高阻抗。起初，电容器C3的下极板悬浮(floating)，但是由于开关MN4使电容器C3连接在晶体管MP1的栅极和漏极端之间，该晶体管迅速导通，并且存储在电容器C3上的电荷开始流向主开关MN1的栅极端。当开关MN1的栅极电压升高时，晶体管MN2导通并且使得电容器C3的下极板朝着输入电压VIN变化，这使电容器C3的上极板提高到电压VDD+VIN。最终，这个电压到达在晶体管MN1的栅极，于是晶体管MN1完全导通以连接输入端IN到输出端OUT。晶体管MN2完全导通以连接输入端IN到电容器C3的下部端子并且晶体管MN3完全导通以驱动晶体管MP1的栅极到输入电压电平。所有四个开关MN1、MN2、MN3和MP1的栅-源电压都等于VDD。关于器件可靠性的重要描述如下：尽管通过将MP1的栅极接地，自举开关可被导通，如果输入信号等于VDD，那么晶体管MP1的栅极和源极之间的电压差将是2VDD。由于这个原因，在这个相位中自举开关MN1被导通，晶体管MP1的栅极电压通过开关MN3被强制成输入信号从而使晶体管MP1的栅-源电压被限制在VDD内，于是可靠性增强。设计开关的主要挑战是通过限制MP1各端子的最大电压来保护MP1的电路设计。
【0007】尽管图1中的现有技术的开关在电源范围内的输入信号电平上表现良好，但当输入信号超过电源范围时它就不起作用了。原因如下：当开关被导通时，输入电压到达晶体管MP1的栅极。如前面所述，为了将这个器件的栅-源电压限制在VDD，这是必需的。由于开关MP2是PMOS晶体管，如果其漏极电压超过电源电压(因为输入信号大于VDD)，那么这个器件的漏极与衬底间的寄生二极管将正向偏置，这将产生巨大电流通过由晶体管MN2和MN3以及晶体管MP2的寄生体二极管形成的通路。这个电流通路致使现有技术的自举开关在输入信号电平超过电源电压时的应用上没有用处。此时能被激活的体二极管(bodydiode)是在晶体管MP2的漏极D和晶体管MP2的基极(bulk)B之间的二极管，如图2所示。晶体管MP2的截面图，如图2所示，包括p型区域p；n型区域n；漏极D；栅极G；源极S；以及基极B。
发明内容
【0008】一种能够对超过电源电压的输入进行采样的自举电路，包括：耦联在输入节点和输出节点之间的自举开关；第一晶体管，其具有耦联到所述自举开关的控制节点的第一端；时钟自举电容器，其第一端耦联到所述第一晶体管的第二端；第二晶体管，其耦联在所述第一晶体管的所述第一端与电源节点之间，并且具有耦联到第一时钟信号节点的控制节点；第三晶体管，其耦联在所述第一晶体管的所述第二端和所述电源节点之间；电荷泵，其具有耦联到所述第三晶体管的控制节点的第一输出；电平移位器，其具有与所述时钟自举电容器的第二端相耦联的第一输出；第四晶体管，其耦联在所述电源节点和所述第一晶体管的控制节点之间，并且具有耦联到所述电荷泵的第二输出的控制节点；电容器，其耦联在所述电平移位器的第二输出和所述第一晶体管的控制节点之间；以及第五晶体管，其耦联在所述自举开关的控制节点和公用节点之间。
附图说明
【0009】图1是现有技术的自举电路的电路图；
【0010】图2是图1中所示的晶体管的截面图；
【0011】图3是根据本发明的自举电路的优选实施方式的电路图。
具体实施方式
【0012】根据本发明的自举电路能够用最小的功率消耗开销对超过芯片电源电压的输入信号进行精确采样。自举开关能够将低功率SAR ADC的范围扩展到超过电源电压，使得具有更大的动态范围，同时最小化功率消耗。这在高度集成化的电源管理应用中十分有用，其中利用多通道SARADC来测量可能超过电源电压的片外电压量。现有技术的自举电路不能用来对大于电源电压的电压输入进行采样而不承受由于寄生体二极管在输入大于电源电压时正向偏置造成的巨大功率损耗。这种方法对制造是成本有效的，并且不会给器件引入比标准自举开关更多的应力。
【0013】由于开关没有消耗静态功率并且没有受到输入电压大于电源电压时导通的寄生体二极管的影响，所以本发明中的功率消耗被最小化。现有技术的自举开关受到通过漏极-基极体二极管结(drain-bulk bodydiode junction)的巨大电流的影响，这使得它们不能用来采样大于电源电压的输入信号。
【0014】由于不需要静态电流来保持开关操作，所以根据本发明的自举开关以最小功耗运行。此外，在整个输入电压范围内(包括大于电源电压的电压)开关中的所有体二极管结都反向偏置。现有技术的自举开关(例如，用于流水线ADC转换器的自举开关类型)在馈入一个大于电源电压的输入信号时可能受到正向偏置的体二极管结的影响。
【0015】图3显示了根据本发明的优选实施方式的自举开关。图3的电路包括NMOS晶体管MN20-MN30；PMOS晶体管MP11，MP12，以及MP13；电容器C11-C14；电源节点Vdd；输入节点IN；时钟信号PHI和PHIZ；以及输出节点OUT。该自举开关为NMOS晶体管MN20，MN20连接到输出节点OUT。时钟信号PHIZ与时钟信号PHI是反相的。电容器C13是时钟自举的(clock-bootstrapped)电容器。晶体管MN23和MN24，以及电容器C11和C12形成电荷泵。
【0016】晶体管MP11，MP12，MN21，MN22，MN29以及MN30形成一个简单的电平移位器。这个电平移位器用于需要将逻辑信号传送到具有不同电源电平的数字块的数字设计中。当差动逻辑信号PHI和PHIZ加载到晶体管MN30和MN29时，由PMOS晶体管MP11和MP12产生的正反馈使得节点N2或者N3中的一个节点接地并且使另一个节点达到输入电压电平Vin。当输入信号电平非常低时(接近或者等于晶体管MP11和MP12的阈值电压)，晶体管MN21和MN22用来确保这个特性。如果输入信号为低，晶体管MP11和MP12没有足够的栅极过驱动(over-drive)来转换电平移位器的状态。在这种情况下，由时钟信号驱动的晶体管MN21和MN22作为开关，并将适当的输出节点驱动到输入电压。为了防止亚稳定情况，晶体管MN29和MN30应当被设计成比晶体管MP11和MP12更强。该电平移位器的运行使节点N2和N3在相位交替时在地和Vin之间变换。
【0017】仅仅一个时钟周期过去以后，开关会达到其稳定运行状态，现有技术的开关也使用同样数量的时钟周期达到其稳定状态。第一个时钟周期过去以后，可以认为电容器C11，C12，C13以及C14的初始状态为电源电压VDD。
【0018】对图3中的电路操作的描述从前述初始状态开始，并从时钟PHI为低时开始。电路中各个器件和各个节点的状态需要在时钟信号PHI刚好从低转换到高之前确定。在时钟信号PHI刚好从高转换到低之前的这种情况，也要完成同样的事情。以下总结记录了这两种情况中每一种情况的电路状态：
【0019】当信号PHI为低时：
晶体管MN29接通，晶体管MN30关断。
电容器C13的下极板接地。
由于电容器C11的下极板的电压为VDD，节点N5被提高至两倍的电源电压VDD。
因此晶体管MN26将接通从而将位于节点N7的电容器C12的上极板充电到电压VDD。
节点N4的电压为VDD，且电容器C12的下极板接地。
晶体管MN27是关断的，晶体管MN24是接通的，并且晶体管MN23是关断的。
晶体管MN28是接通的从而将自举NMOS开关MN20接地。
由于节点N5被提高至两倍的电源电压VDD，所以电容器C12的上极板将被充电到电压VDD。
由于电容器C14的下极板被提高至电压VIN，所以节点N6被提高至电压VDD+VIN。
由于节点N6(晶体管MN25的漏极)的电压高于其源极和其基极(bulk)的电压，晶体管MN25是关断的，并且没有体二极管被导通。
晶体管MP13是关断的，这是因为其栅极(节点N6)的电压为VDD+VIN而其源极(节点N7)的电压为VDD。(晶体管MP13必须具有小于输入电压VIN的栅-源电压(Vgs)击穿电压)。同样，没有体二极管会被导通，原因是晶体管MP13的漏极电压为0。
【0020】如果输入电压VIN为低，晶体管MN21将完成晶体管MP11的工作并且将电容器C14的下极板充电到输入电压VIN。
【0021】当PHI为高时：
晶体管MN30接通，晶体管MN29关断。
于是电容器C13的下极板被提高至输入电压VIN。
由于电容器C12的下极板被提高至电压VDD，所以节点N14被提高至两倍的电源电压VDD。
节点N5的电压为VDD并且电容器C11的下极板接地。
晶体管MN23是接通的，且晶体管MN24是关断的。
晶体管MN25是接通的，电容器C14的上极板将充电至电压VDD。
晶体管MN28是关断的，因此驱动自举开关(节点N1)的节点被释放。
由于电容器C13的下极板被提高至电压VIN，所以节点N7被提高至电压VDD+VIN。
由于节点N7(晶体管MN26的漏极)的电压高于其源极和其基极(bulk)的电压，所以晶体管MN26是关断的，并且没有体二极管被导通。
晶体管MN27把节点N1充电到电压VDD-Vtn(Vtn是NMOS晶体管的阈值电压)。晶体管MN27是接通的，但是只在其它方向导电(例如，从源极到漏极)直到节点N1到达电压VDD-Vtn。
晶体管MP13是接通的，因为其栅极(节点N6)的电压为VDD，同时其源极(节点N7)的电压为VDD+VIN。因而MP13的电压Vgs等于VIN。这将使节点N1和N7短路，其中，对于所有大于晶体管MP13的阈值电压Vt的输入电压VIN，节点N7的电压为VDD+VIN。
在节点N1达到高于电压VDD的电压时(例如，如果晶体管MP13是接通的)，晶体管MN27将关断并且没有体二极管被导通。
在晶体管MP13的Vgs等于电压VDD-(VDD+VIN)＝VIN，其不足以使晶体管MP13(低电压VIN值)导通时，晶体管MN27仍然会将节点N1充电到电压VDD-Vt。
【0022】从上面所述可以看出，自举开关的Vgs将至少等于电压VDD-2Vt(其中2Vt是阈值电压的两倍)。这种情况发生于当输入电压VIN稍稍小于晶体管MP13的阈值电压Vt时。由于最坏情况的自举开关的栅极电压是VDD-Vt而电压VIN为Vt，最坏情况的Vgs的电压至少是VDD-2Vt。当信号PHI为高时，这足以使自举开关导通。对于大于晶体管MP13的Vt的VIN值，自举开关的Vgs将总是电压VDD。同样可以看出对于整个输入电压VIN范围没有体二极管被激活，并且当开关变换状态以及在电路中对电容节点进行充放电时，开关中的能量损耗被限制在直通电流。
【0023】图3所示的电路是能以最小的功率损耗对大于电源电压的输入电压进行转换的鲁棒开关。此外，电路是可靠的并且相比传统自举电路的那些应力，不会对器件的栅极氧化物引入更坏的应力状态。
【0024】尽管已经参考示意性的实施例对本发明进行了描述，但不应该把这些描述认为是限制意义上的描述。参考这些描述，对这些示意的实施例以及本发明的其它实施例的各种修改和结合对于本领域技术人员是显而易见的。因此，要求保护的发明旨在包括任何此类的修改和实施例。

Claims (12)

1.一种能够对超过电源电压的输入进行采样的自举电路，包括：
自举开关，其耦联在输入节点和输出节点之间；
第一晶体管，其具有耦联到所述自举开关的控制节点的第一端；
第一电容器，其具有耦联到所述第一晶体管的第二端的第一端；
第二晶体管，其耦联在所述第一晶体管的所述第一端与电源节点之间，并且具有耦联到第一时钟信号节点的控制节点；
第三晶体管，其耦联在所述第一晶体管的所述第二端和所述电源节点之间；
电荷泵，其具有耦联到所述第三晶体管的控制节点的第一输出；以及
电平移位器，其具有与所述第一电容器的第二端相耦联的第一输出。
2.根据权利要求1所述的电路，进一步包括第四晶体管，其耦联在所述电源节点和所述第一晶体管的控制节点之间，并且具有耦联到所述电荷泵的第二输出的控制节点。
3.根据权利要求1或者2所述的电路，进一步包括第二电容器，其耦联在所述电平移位器的第二输出和所述第一晶体管的控制节点之间。
4.根据权利要求1，2或者3所述的电路，进一步包括第五晶体管，其耦联在所述自举开关的所述控制节点和公用节点之间。
5.根据权利要求1所述的电路，其中所述电平移位器包括：
第一电平移位器晶体管，其耦联在所述输入节点以及所述第一电容器的所述第二端之间；以及
第二电平移位器晶体管，其耦联到所述输入节点并且与所述第一电平移位器晶体管交叉耦合。
6.根据权利要求5所述的电路，其中所述电平移位器进一步包括：
第三电平移位器晶体管，其耦联在所述第一电平移位器晶体管与公共节点之间，并且具有耦联到第二时钟信号节点的控制节点；以及
第四电平移位器晶体管，其耦联在所述第二电平移位器晶体管以及所述公共节点之间，并且具有耦联到所述第一时钟信号节点的控制节点。
7.根据权利要求5或者6所述的电路，其中所述电平移位器进一步包括：
第五电平移位器晶体管，其并联耦联到所述第一电平移位器晶体管并且具有耦联到所述第一时钟信号节点的控制节点；以及
第六电平移位器晶体管，其并联耦联到所述第二电平移位器晶体管并且具有耦联到第二时钟信号节点的控制节点。
8.根据权利要求5或者6所述的电路，进一步包括耦联在所述第二电平移位器晶体管和所述第一晶体管的控制节点之间的第二电容器。
9.根据权利要求8所述的电路，进一步包括耦联在所述电源节点和所述第一晶体管的所述控制节点之间的第四晶体管。
10.根据权利要求7所述的电路，其中所述第一以及第二电平移位器晶体管为PMOS晶体管，并且所述第五以及第六电平移位器晶体管为NMOS晶体管。
11.根据权利要求1所述的电路，其中所述自举开关为NMOS晶体管，所述第一晶体管为PMOS晶体管，并且所述第二和第三晶体管为NMOS晶体管。
12.根据权利要求1或者11所述的电路，其中所述电荷泵包括：
耦联到所述电源节点的第一电荷泵晶体管；以及
第二电荷泵晶体管，其耦联到所述电源节点，并且与所述第一电荷泵晶体管交叉耦合；
第一电荷泵电容器，其耦联在所述第一电荷泵晶体管和所述第一时钟信号节点之间；以及
第二电荷泵电容器，其耦联在所述第二电荷泵晶体管以及第二时钟信号节点之间；并且
其中所述第三晶体管的控制节点耦联到所述第一电荷泵晶体管的控制节点。
CN200680015607A 2005-03-08 2006-03-08 能够对超过电源电压的输入进行采样的自举电路 Active CN100578418C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US65970505P 2005-03-08 2005-03-08
US60/659,705 2005-03-08
US11/159,005 2005-06-22

Publications (2)

Publication Number Publication Date
CN101171558A true CN101171558A (zh) 2008-04-30
CN100578418C CN100578418C (zh) 2010-01-06

Family

ID=39391381

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200680015607A Active CN100578418C (zh) 2005-03-08 2006-03-08 能够对超过电源电压的输入进行采样的自举电路

Country Status (2)

Country Link
US (3) US7176742B2 (zh)
CN (1) CN100578418C (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101540600B (zh) * 2009-04-09 2011-12-07 复旦大学 一种应用于开关电容电路的双自举开关
CN103905022A (zh) * 2014-03-04 2014-07-02 东莞博用电子科技有限公司 一种可实现电压信号无损失传递的模拟开关电路
CN104836552A (zh) * 2015-05-13 2015-08-12 中国电子科技集团公司第二十四研究所 一种高压窄脉冲产生电路
CN106067805A (zh) * 2016-08-04 2016-11-02 成都博思微科技有限公司 一种时钟信号电平位移电路
CN113098455A (zh) * 2021-04-14 2021-07-09 广东工业大学 一种具有低导通电阻的高速自举开关

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100397277C (zh) 2001-11-21 2008-06-25 马格技术公司 具有可控制阻抗的器件
US7253675B2 (en) * 2005-03-08 2007-08-07 Texas Instruments Incorporated Bootstrapping circuit capable of sampling inputs beyond supply voltage
US7176742B2 (en) * 2005-03-08 2007-02-13 Texas Instruments Incorporated Bootstrapped switch with an input dynamic range greater than supply voltage
WO2006102631A2 (en) * 2005-03-24 2006-09-28 Siport, Inc. Low power digital media broadcast receiver with time division
US7916711B2 (en) * 2005-03-24 2011-03-29 Siport, Inc. Systems and methods for saving power in a digital broadcast receiver
WO2006138598A2 (en) * 2005-06-16 2006-12-28 Siport, Inc. Systems and methods for dynamically controlling a tuner
US8335484B1 (en) * 2005-07-29 2012-12-18 Siport, Inc. Systems and methods for dynamically controlling an analog-to-digital converter
TWI315929B (en) * 2006-10-31 2009-10-11 Au Optronics Corp Charge pump
US7492207B2 (en) * 2006-12-08 2009-02-17 Infineon Technologies Ag Transistor switch
US7397284B1 (en) * 2007-04-03 2008-07-08 Xilinx, Inc. Bootstrapped circuit
US8199769B2 (en) * 2007-05-25 2012-06-12 Siport, Inc. Timeslot scheduling in digital audio and hybrid audio radio systems
US7928794B2 (en) * 2008-07-21 2011-04-19 Analog Devices, Inc. Method and apparatus for a dynamically self-bootstrapped switch
KR101447917B1 (ko) * 2008-08-01 2014-10-14 삼성전자주식회사 차지 펌핑 동작을 수행하는 반도체 장치
US8502594B2 (en) * 2008-12-31 2013-08-06 Linear Technology Corporation Bootstrap transistor circuit
US8320823B2 (en) * 2009-05-04 2012-11-27 Siport, Inc. Digital radio broadcast transmission using a table of contents
KR20110008955A (ko) * 2009-07-21 2011-01-27 삼성전자주식회사 트랙-앤-홀드 회로, 및 이를 구비한 폴딩 아날로그-디지탈 변환기
SG169941A1 (en) * 2009-09-11 2011-04-29 Agency Science Tech & Res Circuit arrangement
US7952419B1 (en) * 2009-11-16 2011-05-31 Analog Devices, Inc. Bootstrapped switch circuit
US8604862B2 (en) 2009-11-16 2013-12-10 Analog Devices, Inc. Four-quadrant bootstrapped switch circuit
JP5457826B2 (ja) * 2009-12-28 2014-04-02 株式会社ジャパンディスプレイ レベルシフト回路、信号駆動回路、表示装置および電子機器
US20110254569A1 (en) 2010-04-15 2011-10-20 Peter Bogner Measurement apparatus
US8489053B2 (en) 2011-01-16 2013-07-16 Siport, Inc. Compensation of local oscillator phase jitter
US8674863B2 (en) 2011-06-07 2014-03-18 Microchip Technology Incorporated Distributed bootstrap switch
US8710896B2 (en) 2012-05-31 2014-04-29 Freescale Semiconductor, Inc. Sampling switch circuit that uses correlated level shifting
CN103095302B (zh) * 2012-12-19 2016-04-13 天津大学 一种应用于高速高精度电路的采样保持电路
US8866652B2 (en) 2013-03-07 2014-10-21 Analog Devices, Inc. Apparatus and method for reducing sampling circuit timing mismatch
US9378844B2 (en) 2013-07-31 2016-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor whose gate is electrically connected to capacitor
JP6581765B2 (ja) 2013-10-02 2019-09-25 株式会社半導体エネルギー研究所 ブートストラップ回路、およびブートストラップ回路を有する半導体装置
US9172364B2 (en) 2013-10-23 2015-10-27 Linear Technology Corporation Isolated bootstrapped switch
US8890577B1 (en) 2013-10-29 2014-11-18 Linear Technology Corporation Bipolar isolated high voltage sampling network
US9484905B1 (en) 2016-01-22 2016-11-01 Freescale Semiconductor, Inc. Voltage sampling switch and method therefor
TWI739796B (zh) 2016-02-12 2021-09-21 日商半導體能源硏究所股份有限公司 半導體裝置及電子裝置及半導體晶圓
CN107196658B (zh) * 2016-03-14 2020-11-13 创意电子股份有限公司 模拟数字转换器与数据转换方法
TWI849512B (zh) 2016-09-12 2024-07-21 美商美國亞德諾半導體公司 自舉式切換電路
US10727828B2 (en) 2016-09-12 2020-07-28 Analog Devices, Inc. Input buffer
US10163521B2 (en) * 2016-10-11 2018-12-25 Microchip Technology Incorporated High voltage bootstrap sampling circuit
CN107241088A (zh) * 2017-06-07 2017-10-10 中国电子科技集团公司第二十四研究所 一种消除衬偏效应的深亚微米cmos自举开关
US10295572B1 (en) 2018-04-12 2019-05-21 Nxp Usa, Inc. Voltage sampling switch
US10771082B1 (en) * 2019-09-04 2020-09-08 Stmicroelectronics International N.V. Circuitry for low input charge analog to digital conversion
US10812082B1 (en) * 2019-09-27 2020-10-20 Apple Inc. Bi-directional single supply level shifter circuit
US11561601B2 (en) 2020-06-05 2023-01-24 Apple Inc. Method for performing system and power management over a serial data communication interface
TWI806169B (zh) * 2021-09-23 2023-06-21 瑞昱半導體股份有限公司 靴帶式開關
TWI774563B (zh) 2021-09-23 2022-08-11 瑞昱半導體股份有限公司 靴帶式開關
TWI774564B (zh) 2021-09-23 2022-08-11 瑞昱半導體股份有限公司 靴帶式開關
US11581884B1 (en) 2022-05-31 2023-02-14 Realtek Semiconductor Corporation Bootstrapped switch
US20240048108A1 (en) * 2022-08-05 2024-02-08 Cirrus Logic International Semiconductor Ltd. Beyond-the-rails bootstrapped sampling switch
US20240257847A1 (en) * 2023-01-31 2024-08-01 Avago Technologies International Sales Pte. Limited Sample and hold circuit and method for analog-to-digital conversion

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100507701B1 (ko) * 2001-12-06 2005-08-09 주식회사 하이닉스반도체 부스트랩 회로
DE60203039T2 (de) * 2002-07-19 2006-01-12 Infineon Technologies Ag Geschaltete Pegelschiebeschaltung in einem Analogschalter
DE60308346D1 (de) * 2003-07-03 2006-10-26 St Microelectronics Srl Mit Spannungserhöhung betriebene Abtastschaltung und zugehöriges Ansteuerverfahren
US7078677B2 (en) * 2004-01-21 2006-07-18 Chee Keong Chong Optical encoder disk having a region that continuously increases in size
JP4128545B2 (ja) * 2004-05-20 2008-07-30 富士通株式会社 サンプリングスイッチ
US7176742B2 (en) * 2005-03-08 2007-02-13 Texas Instruments Incorporated Bootstrapped switch with an input dynamic range greater than supply voltage
US7253675B2 (en) * 2005-03-08 2007-08-07 Texas Instruments Incorporated Bootstrapping circuit capable of sampling inputs beyond supply voltage

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101540600B (zh) * 2009-04-09 2011-12-07 复旦大学 一种应用于开关电容电路的双自举开关
CN103905022A (zh) * 2014-03-04 2014-07-02 东莞博用电子科技有限公司 一种可实现电压信号无损失传递的模拟开关电路
CN104836552A (zh) * 2015-05-13 2015-08-12 中国电子科技集团公司第二十四研究所 一种高压窄脉冲产生电路
CN104836552B (zh) * 2015-05-13 2018-02-13 中国电子科技集团公司第二十四研究所 一种高压窄脉冲产生电路
CN106067805A (zh) * 2016-08-04 2016-11-02 成都博思微科技有限公司 一种时钟信号电平位移电路
CN113098455A (zh) * 2021-04-14 2021-07-09 广东工业大学 一种具有低导通电阻的高速自举开关
CN113098455B (zh) * 2021-04-14 2022-05-10 广东工业大学 一种具有低导通电阻的高速自举开关

Also Published As

Publication number Publication date
US7385440B2 (en) 2008-06-10
US20060202735A1 (en) 2006-09-14
US7176742B2 (en) 2007-02-13
CN100578418C (zh) 2010-01-06
US7233275B2 (en) 2007-06-19
US20060202879A1 (en) 2006-09-14
US20060202736A1 (en) 2006-09-14

Similar Documents

Publication Publication Date Title
CN100578418C (zh) 能够对超过电源电压的输入进行采样的自举电路
KR100926590B1 (ko) 전원 전압을 초과하는 입력을 샘플링할 수 있는부트스트래핑 회로
US7061299B2 (en) Bidirectional level shifter
US9306553B2 (en) Voltage level shifter with a low-latency voltage boost circuit
JPH11214962A (ja) 半導体集積回路装置
CN101557209A (zh) 计时d型正反器电路
US20060226874A1 (en) Interface circuit including voltage level shifter
KR101712211B1 (ko) 레벨 쉬프터
TW202036577A (zh) 位準移位電路與顯示面板
US20070014390A1 (en) Shift register
US20230132469A1 (en) Level shift circuit
US6788121B2 (en) Adiabatic charging register circuit
CN214504253U (zh) 一种低输入电源幅度的电平转换电路
CN100468934C (zh) 电压转换器及其方法
US8198918B1 (en) Capacitor cell supporting circuit operation at higher-voltages while employing capacitors designed for lower voltages
KR102296454B1 (ko) 전류 메모리 장치
CN107817378B (zh) 使用在io上的电压检测电路
CN108932006B (zh) 位准转换电路
CN115865091A (zh) 一种栅压自举开关电路
CN115882719A (zh) 具有时钟控制初始级和移位时钟控制附加级的多级电荷泵
CN113078896A (zh) 一种低输入电源幅度的电平转换电路
CN117949808A (zh) 一种基于电势变化的芯片引脚悬空检测电路及其检测方法
US20020043999A1 (en) Complementary passive analog logic
JPH07183783A (ja) スイッチ回路
JPS6182530A (ja) Ｃｍｏｓ回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant