CN115882719A - 具有时钟控制初始级和移位时钟控制附加级的多级电荷泵 - Google Patents

具有时钟控制初始级和移位时钟控制附加级的多级电荷泵 Download PDF

Info

Publication number
CN115882719A
CN115882719A CN202211040178.XA CN202211040178A CN115882719A CN 115882719 A CN115882719 A CN 115882719A CN 202211040178 A CN202211040178 A CN 202211040178A CN 115882719 A CN115882719 A CN 115882719A
Authority
CN
China
Prior art keywords
clock signal
stage
charge pump
output
inverted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211040178.XA
Other languages
English (en)
Inventor
S·K·钦图
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries US Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries US Inc filed Critical GlobalFoundries US Inc
Publication of CN115882719A publication Critical patent/CN115882719A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/071—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps adapted to generate a negative voltage output from a positive voltage source
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H02M3/076—Charge pumps of the Schenkel-type the clock signals being boosted to a value being higher than the input voltage value
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H02M3/077—Charge pumps of the Schenkel-type with parallel connected charge pump stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明涉及具有时钟控制初始级和移位时钟控制附加级的多级电荷泵，公开了一种多级电荷泵。第一级由第一时钟信号控制。第二级由第二时钟信号控制，第二时钟信号具有相对于第一时钟信号的高和低状态移位的高和低状态。对于正电荷泵，第二时钟信号的高和低状态可以分别高于第一时钟信号的高和低状态，并且对于负电荷泵反之亦然。任何附加级类似地由附加时钟信号控制，该附加时钟信号相对于控制前一级的时钟信号移位。通过使控制下游级的时钟信号的高和低状态移位，消除了下游级中对于串联或高压电容器的需要，降低了电路复杂性和面积消耗。

Description

具有时钟控制初始级和移位时钟控制附加级的多级电荷泵
技术领域
本发明涉及电荷泵(charge pump)，更具体地，涉及提高可靠性和面积效率(areaefficient)的电荷泵的实施例。
背景技术
现代集成电路设计通常需要比可用的正和负供电电压更高的正或负电压(例如，分别为Vdd和GND)。通常，多级正电荷泵用于产生相对较高的正电压，尤其是大于Vdd的正电压(例如，2*Vdd、3*Vdd等的正电压)。类似地，多级负电荷泵用于产生相对较高的负电压(例如，-1*Vdd，-2*Vdd等的负电压)。然而，在这种多级电荷泵中，每个较高(即下游)级需要比前一级更多的电容器(例如，更多串联电容器)或更高的电压电容器。此外，在下游级采用串联电容器的多级正和负电荷泵需要对内部电容器节点进行偏置。因此，此类多级正和负电荷泵相对复杂，并消耗大量芯片面积。
发明内容
鉴于上述内容，本文公开了一种可靠性提高且面积效率高的多级电荷泵的实施例。在所公开的每个实施例中，电荷泵可以包括多个级(例如，第一级、第二级和可选的一个或多个附加级)。第一级可以是时钟控制的(例如，由第一时钟信号控制)，并且可以响应于输入电压输出第一输出电压。第二级可以被移位时钟控制(例如，由已经相对于第一时钟信号移位的第二时钟信号控制)。具体地，第二时钟信号可以具有与第一时钟信号相同的振幅，但是第二时钟信号的高和低状态可以相对于第一时钟信号的高和低状态移位。例如，对于正电荷泵，第二时钟信号的高和低状态可以高于第一时钟信号的高和低状态，对于负电荷泵，反之亦然。在任何情况下，第二级可以响应于从第一级接收的第一输出电压输出第二输出电压。类似地，任何附加级可以被移位时钟控制(例如，由相对于控制前一级的时钟信号移位的附加时钟信号控制)。通过使多级电荷泵内控制下游级的时钟信号的高和低状态移位，而不是对所有级使用相同的时钟信号，这些实施例消除了在下游级中对串联或高压电容器的需求，从而降低了电路复杂性和芯片面积消耗，同时也提高了可靠性。
更具体地，本文公开了多级电荷泵的实施例。在每个实施例中，电荷泵可包括第一级。第一级可被配置为接收输入电压和具有第一高和低状态的第一时钟信号。第一级还可以被配置为响应于输入电压和第一时钟信号输出第一输出电压。第一输出电压的绝对值可以大于输入电压。在每个实施例中，电荷泵还可以包括时钟信号移位电路。时钟信号移位电路可被配置为接收输入电压和第一时钟信号。时钟信号移位电路还可以被配置为响应于输入电压和第一时钟信号，输出具有不同于第一高和低状态的第二高和低状态的第二时钟信号。如下文更详细地讨论的，在正电荷泵的情况下，第二时钟信号的第二高和低状态可移位到高于第一时钟信号的第一高和低状态的位置，而在负电荷泵的情况下，可移位到低于第一时钟信号的第一高和低状态的位置。在任何情况下，电荷泵可进一步包括第二级。第二级可被配置为接收来自第一级的第一输出电压和来自时钟信号移位电路的第二时钟信号。第二级还可以被配置为响应于第一输出电压和第二时钟信号输出具有大于第一输出电压的绝对值的第二输出电压。
本文公开的一些实施例包括多级正电荷泵。多级正电荷泵可包括反相器。反相器可被配置为接收具有第一高和低状态的第一时钟信号。反相器还可以被配置为响应于第一时钟信号输出反相第一时钟信号。多级正电荷泵还可以包括第一级。第一级可被配置为接收正输入电压、第一时钟信号和反相第一时钟信号。第一级还可以被配置为响应于正输入电压、第一时钟信号和反相第一时钟信号，输出大于正输入电压的第一正输出电压。多级正电荷泵还可以包括时钟信号移位电路。时钟信号移位电路可被配置为接收正输入电压、第一时钟信号和反相第一时钟信号。时钟信号移位电路还可以被配置为响应于正输入电压、第一时钟信号和反相第一时钟信号输出第二时钟信号，该第二时钟信号具有不同于第一高和低状态的第二高和低状态，更具体地说，它们分别被移位到高于第一高和低状态的位置，以及输出反相第二时钟信号。多级正电荷泵还可以包括第二级。第二级可被配置为接收第一正输出电压、第二时钟信号和反相第二时钟信号。第二级还可以被配置为响应于第一正输出电压、第二时钟信号和反相第二时钟信号，输出大于第一正输出电压的第二正输出电压。
本文公开的一些实施例包括多级负电荷泵。多级负电荷泵可包括反相器。反相器可被配置为接收具有第一高和低状态的第一时钟信号。反相器还可以被配置为响应于第一时钟信号输出反相第一时钟信号。
多级负电荷泵还可以包括第一级。第一级可配置为接收0伏的输入电压、第一时钟信号和反相第一时钟信号。第一级还可以被配置为响应于输入电压、第一时钟信号和反相第一时钟信号输出第一负输出电压。多级负电荷泵还可以包括时钟信号移位电路。时钟信号移位电路可被配置为接收输入电压、第一时钟信号和反相第一时钟信号。时钟信号移位电路还可以被配置为响应于输入电压、第一时钟信号和反相第一时钟信号输出第二时钟信号，该第二时钟信号具有不同于第一高和低状态的第二高和低状态，更具体地，它们分别被移位到低于第一高和低状态的位置，以及输出反相第二时钟信号。多级负电荷泵还可以包括第二级。第二级可被配置为接收第一负输出电压、第二时钟信号和反相第二时钟信号。第二级还可以配置为响应于第一负输出电压、第二时钟信号和反相第二时钟信号，输出小于第一负输出电压的第二负输出电压。
附图说明
通过以下参考附图的详细说明，可以更好地理解本发明，这些附图不一定按比例绘制，其中：
图1为多级电荷泵的公开实施例的示意图；
图1A为可生成并用于正电荷泵的CLK1、CLK1b、CLK2、CLK2b、CLK3和CLK3b的示例性波形的示意图；
图1B为可生成并用于负电荷泵的CLK1、CLK1b、CLK2、CLK2b、CLK3和CLK3b的示例性波形的示意图；
图2为多级正电荷泵的公开实施例的示意图；
图2A为说明当CLK1处于高状态(例如，在Vdd)时多级正电荷泵的操作的示意图；
图2B为说明当CLK1处于低状态(例如，在0伏)时多级正电荷泵的操作的示意图；
图3为多级负电荷泵的公开实施例的示意图；
图3A为说明当CLK1处于高状态(例如，在Vdd)时多级负电荷泵的操作的示意图；以及
图3B为说明当CLK1处于低状态(例如，在0伏)时多级负电荷泵的操作的示意图。
具体实施方式
如上所述，现代集成电路设计通常需要比可用的正和负供电电压更高的正或负电压(例如，分别为Vdd和GND)。通常，多级正电荷泵用于产生相对较高的正电压，尤其是大于Vdd的正电压(例如，2*Vdd、3*Vdd等的正电压)。类似地，多级负电荷泵用于产生相对较高的负电压(例如，-1*Vdd，-2*Vdd等的负电压)。然而，在这种多级电荷泵中，每个较高(即下游)级需要比前一级更多的电容器(例如，更多串联电容器)或更高的电压电容器。此外，在下游级采用串联电容器的多级正和负电荷泵需要对内部电容器节点进行偏置。因此，此类多级正和负电荷泵相对复杂，并消耗大量芯片面积。
鉴于上述情况，本文公开了一种可靠性提高且面积效率高的多级电荷泵的实施例。在所公开的每个实施例中，电荷泵可以包括多个级(例如，第一级、第二级和可选的一个或多个附加级)。第一级可以是时钟控制的(例如，由第一时钟信号控制)，并且可以响应于输入电压输出第一输出电压。第二级可以被移位时钟控制(例如，由已经相对于第一时钟信号移位的第二时钟信号控制)。具体地，第二时钟信号可以具有与第一时钟信号相同的振幅，但是第二时钟信号的高和低状态可以相对于第一时钟信号的高和低状态移位。例如，对于正电荷泵，第二时钟信号的高和低状态可以高于第一时钟信号的高和低状态，对于负电荷泵，反之亦然。在任何情况下，第二级可以响应于从第一级接收的第一输出电压输出第二输出电压。类似地，任何附加级可以被移位时钟控制(例如，由相对于控制前一级的时钟信号移位的附加时钟信号控制)。通过使多级电荷泵内控制下游级的时钟信号的高和低状态移位，而不是对所有级使用相同的时钟信号，这些实施例消除了在下游级中对串联或高压电容器的需要，从而降低了电路复杂性和芯片面积消耗，同时也提高了可靠性。
更具体地，参考图1，本文公开了多级电荷泵100的实施例。电荷泵100可以是正电荷泵，其产生相对较高的正电压，尤其是大于Vdd的正电压(例如，2*Vdd、3*Vdd的正电压等)。或者，电荷泵100可以是产生相对高的负电压(例如，-1*Vdd，-2*Vdd的负电压等)的负电荷泵。
在任何情况下，电荷泵100可包括第一级110和反相器115。反相器115可以被配置为接收第一时钟信号(CLK1)(例如，从传统时钟生成电路)。CLK1可以在第一个高和低状态之间振荡。在一些实施例中，第一高状态可以处于正供电电压电平(例如，在Vdd处)，第一低状态可以处于接地(例如，在0伏处)。反相器115还可以被配置为将CLK1反相，响应于第一时钟信号输出反相第一时钟信号(CLK1b)。因此，当CLK1处于第一高状态(例如，在Vdd处)时，CLK1b将处于第一低状态(例如0伏)，反之亦然。第一级110可被配置为在电压输入节点处接收输入电压(Vin)。例如，在正电荷泵的情况下，Vin可以处于正供电电压电平(例如，在Vdd处)；而在负电荷泵的情况下，Vin可能位于接地(例如，在0伏处)。第一级110还可以被配置为接收CLK1和CLK1b。第一级110还可以被配置为响应于Vin、CLK1和CLK1b，在电压输出节点处输出第一输出电压(Vout1)。Vout1的绝对值可能大于Vin。例如，在Vin为Vdd的正电荷泵的情况下，Vout1可以是正供电电压电平的两倍(即，2*Vdd)；而在Vin为0伏的负电荷泵的情况下，Vout1可能为正供电电压电平的负一倍(即-1*Vdd)。
电荷泵100还可以包括第一时钟信号移位电路125和第二级120。第一时钟信号移位电路125可被配置为接收Vin、CLK1和CLK1b。第一时钟信号移位电路125还可以被配置为响应于Vin、CLK1和CLK1b输出第二时钟信号(CLK2)和反相第二时钟信号(CLK2bar)。具体地，第一时钟信号移位电路125可以被配置成生成CLK2，其在分别不同于CLK1的第一高和低状态的第二高和低状态之间振荡。在正电荷泵的情况下，CLK2可以相对于CLK1移位，使得第二高和低状态分别高于第一高和低状态(例如，使得第二高和低状态分别为2*Vdd和Vdd，而不是分别为Vdd和0伏)；而在负电荷泵的情况下，CLK2可以相对于CLK1移位，使得第二高和低状态分别低于第一高和低状态(例如，使得第二高和低状态分别为0伏和-1*Vdd，而不是分别为Vdd和0伏)。在任何情况下，可以配置第一时钟信号移位电路125，使得当CLK2处于第二高状态时，CLK2b将处于第二低状态，反之亦然。第二级120可被配置为在电压输入节点处从第一级110接收Vout1。第二级120还可以被配置为从第一时钟信号移位电路125接收CLK2和CLK2b。第二级120还可以被配置为响应于Vout1、CLK2和CLK2bar，在电压输出节点处输出第二输出电压(Vout2)。Vout2的绝对值可以大于Vout1。例如，在Vout1为2*Vdd的正电荷泵的情况下，Vout2可以处于正供电电压电平的三倍(即，处于3*Vdd)；而在Vout1处于-1*Vdd的负电荷泵的情况下，Vout2可能处于正供电电压电平的负两倍(即-2*Vdd)。
可选地，电荷泵100还可以包括一个或多个附加下游级和对应的时钟信号移位电路140。
例如，可选地，电荷泵100还可以包括第二时钟信号移位电路135和第三级130。第二时钟信号移位电路135可以被配置为接收Vout1、CLK2和CLK2b。第二时钟信号移位电路135还可以被配置为响应于Vout1、CLK2和CLK2b输出第三时钟信号(CLK3)和反相第三时钟信号(CLK3bar)。具体地，第二时钟信号移位电路135可以被配置成生成CLK3，其在分别不同于CLK1的第一高和低状态并且也分别不同于CLK2的第二高和低状态的第三高和低状态之间振荡。具体地，在正电荷泵的情况下，CLK3可以相对于CLK2移位，使得第三高和低状态分别高于第二高和低状态(例如，使得第三高和低状态分别处于3*Vdd和2*Vdd)；而在负电荷泵的情况下，CLK3可以相对于CLK2移位，使得第三高和低状态分别低于第二高和低状态(例如，使得第三高和低状态分别处于-1*Vdd和-2*Vdd)。在任何情况下，可以配置第二时钟信号移位电路135，使得当CLK3处于第三高状态时，CLK3b将处于第三低状态，反之亦然。第三级130可以被配置为在电压输入节点处从第二级120接收Vout2，并且还从第二时钟信号移位电路135接收CLK3和CLK3b两者。第三级130还可以被配置为响应于Vout2、CLK3和CLK3bar，在电压输出节点处输出第三输出电压(Vout3)。Vout3的绝对值可以大于Vout2。例如，在Vout2为3*Vdd的正电荷泵的情况下，Vout3可以处于正供电电压电平的四倍(即，处于4*Vdd)；而在Vout2处于-2*Vdd负电荷泵的情况下，Vout3可以处于正供电电压电平的负三倍(即，处于-3*Vdd)。
图1A为CLK1、CLK1b、CLK2、CLK2b、CLK3和CLK3b的示例性波形的示意图，如上文所述，所述示例性波形可被生成并用于正电荷泵。图1B为CLK1、CLK1b、CLK2、CLK2b、CLK3和CLK3b的示例性波形的示意图，如上文所述，所述示例性波形可被生成并用于负电荷泵中。因此，如图所示，无论电荷泵是正电荷泵还是负电荷泵，在每一级使用的时钟信号(即CLK1、CLK2、CLK3等)具有相等的峰值振幅。也就是说，在每个阶段使用的时钟信号基本上具有相同的峰值振幅，其作为高状态和低状态之间的距离进行测量，并等于Vdd的绝对值。
可选地，电荷泵100还可包括第三时钟信号移位电路和第四级(未示出)。第三时钟信号移位电路可配置为接收Vout2、CLK3和CLK3b。第三时钟信号移位电路还可被配置为响应于Vout2、CLK3和CLK3b输出第四时钟信号(CLK4)和反相第四时钟信号(CLK4bar)。具体地，第三时钟信号移位电路可被配置为产生在第四高和低状态之间振荡的CLK4。在正电荷泵的情况下，CLK4可以相对于CLK3移位，使得第四高和低状态分别高于第三高和低状态(例如，使得第四高和低状态分别处于4*Vdd和3*Vdd)；而在负电荷泵的情况下，CLK4可以相对于CLK3移位，使得第四高和低状态分别低于第三高和低状态(例如，使得第四高和低状态分别位于-2*Vdd和-3*Vdd)。在任何情况下，可以配置第三时钟信号移位电路，以便当CLK4处于第四高状态时，CLK4b将处于第四低状态，反之亦然。第四级可配置为从第三级130接收Vout3，并从第三时钟信号移位电路接收CLK4和CLK4b两者。第四级还可以被配置为响应于Vout3、CLK4和CLK4bar，输出具有比Vout3更大绝对值的第四输出电压(Vout4)。例如，在Vout3为4*Vdd的正电荷泵的情况下，Vout4可处于正供电电压电平的五倍(即，处于5*Vdd)；而在Vout3处于-3*Vdd的负电荷泵的情况下，Vout4可能处于正供电电压电平的负四倍(即，处于-4*Vdd)。
可选地，电荷泵100还可包括附加时钟信号移位电路和附加级，其配置方式基本上与上述相同，但未示出。
在任何情况下，最后一级的电压输出节点都可以连接到电气负载150。
应注意，在电荷泵100的每个级110、120、130等中，当控制CLK信号在高和低状态之间振荡时，输出电压(例如，分别为Vout1、Vout2、Vout3等)将基本保持恒定。本领域已知各种不同的电荷泵级配置，其中基于输入电压、时钟信号和反相时钟信号在每个级的输出节点处基本上不断地产生相对较高的正或负输出电压。这些电荷泵级配置中的任何一个都可用于本文公开的电荷泵100的级。然而，应当理解，在所公开的电荷泵100的实施例中，不是使用相同的时钟信号/反相时钟信号对(通常情况下)控制所有级，只有第一级110由来自时钟信号发生器的时钟信号控制，而来自反相器115和所有其他下游级120、130等的反相时钟信号由已相对于控制前一级的时钟信号/反相时钟信号对移位的不同的时钟信号/反相时钟信号对控制。通过使多级电荷泵内控制下游级的时钟信号的高和低状态移位，而不是对所有级使用相同的时钟信号，本实施例消除了在下游级中对串联或高压电容器的需要，从而降低了电路复杂性和芯片面积消耗。
为了说明的目的，图2为更详细地说明示例性正电荷泵200的示意图。图2A和图2B为分别进一步图示当CLK1处于高状态和当CLK1处于低状态时图2的正电荷泵200的操作的示意图。如上所述，图1A为可生成并用于这种正电荷泵的CLK1、CLK1b、CLK2、CLK2b、CLK3和CLK3b的示例性波形的示意图。
更具体地，参考图2，本文公开了多级正电荷泵200的实施例，其产生相对较高的正电压，尤其是高于Vdd的正电压(例如，2*Vdd、3*Vdd等的正电压)。
正电荷泵200还可包括多个级，包括第一级210、第二级220和可选的一个或多个附加级(例如，第三级230、第四级等)。每个级210、220、230等可包括电压输入节点和电压输出节点。每个级210、220、230还可以包括第一反相器以及第二反相器，第一反相器包括在电压输入节点和电压输出节点之间串联连接的p型场效应晶体管(PFET)211a、221a、231a和n型场效应晶体管(NFET)211b、221b、231b，第二反相器类似地包括在电压输入节点和电压输出节点之间串联连接的PFET212a、222a、232a和NFET 212b、222b、232b，使得第一和第二反相器并联连接。第一和第二反相器还可以交叉耦合。也就是说，第一反相器的PFET和NFET211a-211b、221a-221b、231a-231b的栅极可以连接到第二反相器的PFET和NFET 212a-212b、222a-222b、232a-232b之间的结，反之亦然。每个级210、220、230等还可以包括第一电容器213、223、233和第二电容器214、224、234。第一电容器213、223、233可以包括由介电层隔开的第一电容器板，其中一个第一电容器板连接到第一反相器的PFET和NFET之间的结，另一个第一电容器板连接以接收时钟信号(如下文关于每个特定级更详细地讨论的)。类似地，第二电容器214、224、234可以包括由介电层隔开的第二电容器板，其中一个第二电容器板连接到第二反相器的PFET和NFET之间的结，另一个第二电容器板被连接以接收反相时钟信号(如下文关于每个特定级更详细地讨论的)。
正电荷泵200还可包括反相器215。反相器215可被配置为接收第一时钟信号(CLK1)(例如，从传统时钟生成电路)。CLK1可以在第一个高和低状态之间振荡。在一些实施例中，第一高状态可以处于正供电电压电平(例如，在Vdd处)，第一低状态可以处于接地(例如，在0伏处)。反相器215还可以被配置为将CLK1反相，响应于第一时钟信号输出反相第一时钟信号(CLK1b)。因此，当CLK1处于第一高状态(例如Vdd)时，CLK1b将处于第一低状态(例如0伏)，反之亦然。
第一级210可在电压输入节点处接收正输入电压(Vin)。Vin可以处于正供电电压电平(例如Vdd)。另外，CLK1可以应用于第一电容器213，CLK1b可以应用于第二电容器214。因此，第一级210的电压输出节点处的第一输出电压(Vout1)将为正供电电压电平的两倍(即，在2*Vdd处)，并且无论CLK1处于高状态还是低状态，它都将保持基本恒定。
正电荷泵200还可包括第一时钟信号移位电路225。第一时钟信号移位电路225可以包括一对PFET 226和227，其中一个PFET 226连接在电压输入节点和第二时钟信号输出节点之间，另一个PFET 227连接在电压输入节点和反相第二时钟信号输出节点之间。PFET226和227的栅极可分别连接到反相第二时钟信号输出节点和第二时钟信号输出节点。第一时钟信号移位电路225还可以包括一对电容器228和229，其中一个电容器228连接在第一时钟信号输入节点和第二时钟信号输出节点之间，另一个电容器229连接在反相第一时钟信号输入节点和反相第二时钟信号输出节点之间。通过这种配置，第一时钟信号移位电路225可以在电压输入节点处接收Vin，在第一时钟信号输入节点处接收CLK1，在反相第一时钟信号输入节点处接收CLK1b，并且响应于Vin、CLK1和CLK1b，可以在第二时钟信号输出节点处输出第二时钟信号(CLK2)，以及在反相第二时钟信号输出节点处输出反相第二时钟信号(CLK2bar)。CLK2将在分别高于CLK1的第一高和低状态的第二高和低状态之间振荡(例如，将分别在2*Vdd和Vdd之间振荡，而不是分别在Vdd和0伏之间振荡)，当CLK2处于第二高状态时，CLK2b将处于第二低状态，反之亦然。
第二级220可在电压输入节点处从第一级210接收Vout1(例如，在2*Vdd处)。另外，CLK2可以应用于第一电容器223，CLK2b可以应用于第二电容器224。因此，第二级220的电压输出节点处的第二输出电压(Vout2)将为正供电电压电平的三倍(即，在3*Vdd处)，并且无论CLK2处于高状态还是低状态，它都将保持基本恒定。
可选地，正电荷泵200还可以包括一个或多个附加下游级和对应的时钟信号移位电路240。
例如，可选地，正电荷泵200还可以包括第二时钟信号移位电路235和第三级230。第二时钟信号移位电路235可以包括一对PFET 236和237，其中一个PFET 236连接在输入节点和第三时钟信号输出节点之间，另一个PFET 237连接在输入节点和反相第三时钟信号输出节点之间。PFET 236和237的栅极可分别连接到反相第三时钟信号输出节点和第三时钟信号输出节点。第二时钟信号移位电路235还可以包括一对电容器238和239，其中一个电容器238连接在第二时钟信号输入节点和第三时钟信号输出节点之间，另一个电容器239连接在反相第二时钟信号输入节点和反相第三时钟信号输出节点之间。利用此配置，第二时钟信号移位电路235可以在电压输入节点处接收Vout1，在第二时钟信号输入节点处接收CLK2，在反相第二时钟信号输入节点处接收CLK2b，并且响应于Vout1、CLK2和CLK2b，可以在第三时钟信号输出节点处输出第三时钟信号(CLK3)和在反相第三时钟信号输出节点处输出反相第三时钟信号(CLK3bar)。CLK3将在分别高于CLK2的第二高和低状态的第三高和低状态之间振荡(例如，将分别在3*Vdd和2*Vdd之间振荡)，并且当CLK3处于第三高状态时，CLK3b将处于第三低状态，反之亦然。
可选地，正电荷泵200还可以包括第三时钟信号移位电路和第四级(未示出)。第三时钟信号移位电路可以包括一对PFET，其中一个PFET连接在输入节点和第四时钟信号输出节点之间，另一个PFET连接在输入节点和反相第四时钟信号输出节点之间。PFET的栅极可分别连接到反相第四时钟信号输出节点和第四时钟信号输出节点。第三时钟信号移位电路还可以包括一对电容器，其中一个电容器连接在第三时钟信号输入节点和第四时钟信号输出节点之间，另一个电容器连接在反相第三时钟信号输入节点和反相第四时钟信号输出节点之间。通过这种配置，第三时钟信号移位电路可以在电压输入节点处接收Vout2，在第三时钟信号输入节点处接收CLK3，在反相第三时钟信号输入节点处接收CLK3b，并且响应于Vout2、CLK3和CLK3b，可以在第四时钟信号输出节点处输出第四时钟信号(CLK4)和在反相第四时钟信号输出节点处输出反相第四时钟信号(CLK4bar)。CLK4将在分别高于CLK3的第三高和低状态的第四高和低状态之间振荡(例如，将分别在4*Vdd和3*Vdd之间振荡)，并且当CLK4处于第四高状态时，CLK4b将处于第四低状态，反之亦然。
可选地，正电荷泵200还可包括附加时钟信号移位电路和附加级，其配置方式与上述方式基本相同，但未示出。在任何情况下，最后级的电压输出节点可以连接到电气负载250。例如，电气负载250可以是在最后级的电压输出节点和接地之间并联连接的电阻器和电容器。或者，电气负载250可以是消耗功率或能量的任何其他合适的电气负载。
应注意，在现有技术的正电荷泵中，所有级均由相同的时钟信号/反相时钟信号对控制，每个下游级中的每个电容器必须是更高的电压电容器，或者必须包括比前一级中的对应电容器更大的电容器串联组合，以实现所需的电压输出。例如，在没有时钟信号移位电路的情况下，第二级220的电容器223和224必须是比第一级210的电容器213和214更高的电压电容器或必须是更大的电容器串联组合；否则，第三级230的电容器233和234必须是比第二级220的电容器223和224更高的电压电容器，或者必须是更大的电容器串联组合，并以此类推。然而，通过使正电荷泵200内控制下游级的时钟信号的高和低状态移位，而不是对所有级使用相同的时钟信号，图2所示的结构消除了在下游级中对串联或高压电容器的需要，从而降低了电路复杂性和芯片面积消耗。
为了说明的目的，图3为更详细地说明示例性负电荷泵300的示意图。图3A和图3B是分别进一步图示当CLK1处于高状态和当CLK1处于低状态时图3的负电荷泵300的操作的示意图。如上所述，图1B为可生成并用于这种负电荷泵的CLK1、CLK1b、CLK2、CLK2b、CLK3和CLK3b的示例性波形的示意图。
更具体地，参考图3，本文公开了多级负电荷泵300的实施例，其产生相对较高的负电压(例如，-1*Vdd，-2*Vdd的负电压等)。
负电荷泵300还可以包括多个级，包括第一级310、第二级320和可选的一个或多个附加级(例如，第三级330、第四级等)。每个级310、320、330等可包括电压输入节点和电压输出节点。每级310、220、330还可以包括第一反相器以及第二反相器，第一反相器包括串联在电压输入节点和电压输出节点之间的NFET 311a、321a、331a和PFET311b、321b、331b，第二反相器类似地包括串联连接在电压输入节点和电压输出节点之间的NFET 312a、322a、332a和PFET 312b、322b，332b，使得第一和第二反相器并联连接。第一和第二反相器还可以交叉耦合。即，第一反相器的NFET和PFET 311a-311b、321a-321b、331a-231b的栅极可连接到第二反相器的NFET和PFET 312a-312b、
322a-322b、332a-332b之间的结处，反之亦然。每个级310、320、330等还可以包括第一电容器313、323、333和第二电容器314、324、334。第一电容器313、323、333可以包括由介电层隔开的第一电容器板，其中一个第一电容器板连接到第一反相器的NFET和PFET之间的结，另一个第一电容器板连接以接收时钟信号(如下文关于每个特定级的更详细讨论)。类似地，第二电容器314、324、334可以包括由介电层隔开的第二电容器板，其中一个第二电容器板连接到第二反相器的NFET和PFET之间的结，另一个第二电容器板连接以接收反相时钟信号(如下文关于每个特定级的更详细讨论)。
负电荷泵300还可包括反相器315。反相器315可被配置为接收第一时钟信号(CLK1)(例如，从传统时钟生成电路)。CLK1可以在第一高和低状态之间振荡。在一些实施例中，第一高状态可以处于正供电电压电平(例如，在Vdd处)，第一低状态可以处于接地(例如，在0伏处)。反相器315还可以被配置为将CLK1反相，响应于第一时钟信号输出反相第一时钟信号(CLK1b)。因此，当CLK1处于第一高状态(例如Vdd)时，CLK1b将处于第一低状态(例如0伏)，反之亦然。
第一级310可在电压输入节点处接收例如0伏的输入电压(Vin)。另外，CLK1可以应用于第一电容器313，CLK1b可以应用于第二电容器314。因此，第一级310的电压输出节点处的第一输出电压(Vout1)将处于正供电电压电平的负一倍(即，处于-1*Vdd)，并且无论CLK1处于高状态还是低状态，它都将保持基本恒定。
负电荷泵300还可以包括第一时钟信号移位电路325。第一时钟信号移位电路325可以包括一对NFET 326和327，其中一个NFET 326连接在电压输入节点和第二时钟信号输出节点之间，另一个NFET 327连接在电压输入节点和反相第二时钟信号输出节点之间。NEFT 326和327的栅极可分别连接到反相第二时钟信号输出节点和第二时钟信号输出节点。第一时钟信号移位电路325还可以包括一对电容器328和329，其中一个电容器328连接在第一时钟信号输入节点和第二时钟信号输出节点之间，另一个电容器329连接在反相第一时钟信号输入节点和反相第二时钟信号输出节点之间。通过这种配置，第一时钟信号移位电路325可以在电压输入节点处接收Vin，在第一时钟信号输入节点处接收CLK1，在反相第一时钟信号输入节点处接收CLK1b，并且响应于Vin、CLK1和CLK1b，可以在第二时钟信号输出节点处输出第二时钟信号(CLK2)，以及在反相第二时钟信号输出节点处输出反相第二时钟信号(CLK2bar)。CLK2将在分别低于CLK1的第一高和低状态的第二高和低状态之间振荡(例如，将分别在0伏和-1*Vdd之间振荡，而不是分别在Vdd和0伏处振荡)，并且当CLK2处于第二高状态时，CLK2b将处于第二低状态，反之亦然。
第二级320可在电压输入节点处从第一级310接收Vout1(例如，在-1*Vdd)。另外，CLK2可以应用于第一电容器323，CLK2b可以应用于第二电容器324。因此，第二级320的电压输出节点处的第二输出电压(Vout2)将处于正供电电压电平的负两倍(即，处于-2*Vdd)，并且无论CLK2处于高状态还是低状态，它都将保持基本恒定。
可选地，负电荷泵300还可以包括一个或多个附加下游级和对应的时钟信号移位电路340。
例如，可选地，负电荷泵300还可以包括第二时钟信号移位电路335和第三级330。第二时钟信号移位电路335可以包括一对NFET 336和337，其中一个NFET 336连接在输入节点和第三时钟信号输出节点之间，另一个NFET 337连接在输入节点和反相第三时钟信号输出节点之间。NFET 336和337的栅极可分别连接到反相第三时钟信号输出节点和第三时钟信号输出节点。第二时钟信号移位电路335还可以包括一对电容器338和339，其中一个电容器338连接在第二时钟信号输入节点和第三时钟信号输出节点之间，另一个电容器339连接在反相第二时钟信号输入节点和反相第三时钟信号输出节点之间。通过该配置，第二时钟信号移位电路335可以在电压输入节点处接收Vout1，在第二时钟信号输入节点处接收CLK2，在反相第二时钟信号输入节点处接收CLK2b，并且响应于Vout1、CLK2和CLK2b，可以输出在第三时钟信号输出节点处输出第三时钟信号(CLK3)和在反相第三时钟信号输出节点处输出反相第三时钟信号(CLK3bar)。CLK3将在分别低于CLK2第二高和低状态的第三高和低状态之间振荡(例如，可分别在-1*Vdd和-2*Vdd之间振荡)，并且当CLK3处于第三高状态时，CLK3b将处于第三低状态，反之亦然。
可选地，负电荷泵300还可以包括第三时钟信号移位电路和第四级(未示出)。第三时钟信号移位电路可以包括一对NFET，其中一个NFET连接在输入节点和第四时钟信号输出节点之间，另一个NFET连接在输入节点和反相第四时钟信号输出节点之间。NFET的栅极可分别连接到反相第四时钟信号输出节点和第四时钟信号输出节点。第三时钟信号移位电路还可以包括一对电容器，其中一个电容器连接在第三时钟信号输入节点和第四时钟信号输出节点之间，另一个电容器连接在反相第三时钟信号输入节点和反相第四时钟信号输出节点之间。通过这种配置，第三时钟信号移位电路可以在电压输入节点处接收Vout2，在第三时钟信号输入节点处接收CLK3，在反相第三时钟信号输入节点处接收CLK3b，并且响应于Vout2、CLK3和CLK3b，可以在第四时钟信号输出节点处输出第四时钟信号(CLK4)和在反相第四时钟信号输出节点处输出反相第四时钟信号(CLK4bar)。CLK4将在分别高于CLK3的第三高和低状态的第四高和低状态之间振荡(例如，将分别在-2*Vdd和-3*Vdd之间振荡)，并且当CLK4处于第四高状态时，CLK4b将处于第四低状态，反之亦然。
可选地，负电荷泵300还可以包括附加时钟信号移位电路和附加级，其配置方式基本上与上述相同，但未示出。在任何情况下，最后级的电压输出节点可以连接到电气负载350。例如，电气负载350可以是在最后级的电压输出节点和接地之间并联连接的电阻器和电容器。或者，电气负载350可以是消耗功率或能量的任何其他合适的电气负载。
应注意，在现有技术的负电荷泵中，所有级均由相同的时钟信号/反相时钟信号对控制，每个下游级中的每个电容器必须是更高的电压电容器，或者必须包括比前一级中的对应电容器更大的电容器串联组合，以实现所需的电压输出。例如，在没有时钟信号移位电路的情况下，第二级320的电容器323和324否则必须是比第一级310的电容器313和314更高的电压电容器或必须是更大的电容器串联组合；否则，第三级330的电容器333和334必须是比第二级320的电容器323和324更高的电压电容器，或者必须是更大的电容器串联组合；等等。然而，通过使负电荷泵300内控制下游级的时钟信号的高和低状态移位，而不是对所有级使用相同的时钟信号，图3所示的结构消除了在下游级中对串联或高压电容器的需要，从而降低了电路复杂性和芯片面积消耗。
在上述多级电荷泵实施例中，电容器的总数，包括级内和时钟信号移位电路内的电容器(但不包括负载电容)，可使用以下等式计算：
电容器总数＝2(2n-1),其中n等于多级电荷泵内的总级数。这明显少于现有技术中的电容器总数，其中，例如，两级电荷泵可能需要10个电容器，三级电荷泵可能需要28个电容器，四级电荷泵可能需要60个电容器，依此类推。综上所述，与上述和图中所示的上述公开的多级电荷泵实施例中的每一个相关联的优点包括但不限于使用低压电容器和/或晶体管的实施、在每级中仅使用两个低电压电容器(而不是两个高压电容器或两个串联电容器组合)以减少面积消耗的实施、无需偏置每级中的电容器串联组合的内部电容器节点以提高可靠性的实施、以及通过安全工作区(SOA)规范。
应当理解，本文使用的术语是为了描述所公开的结构和方法，并不打算限制。例如，如本文所使用的，除非上下文另有明确指示，否则单数形式“一”、“一个”和“该”也意在包括复数形式。此外，如本文所用，术语“包括”、“包括”和/或“包括”指定所述特征、整数、步骤、操作、元件和/或组件的存在，但不排除一个或多个其他特征、整数、步骤、操作、元件、组件和/或其群组的存在或添加。此外，如本文所用，诸如“右”、“左”、“垂直”、“水平”、“顶部”、“底部”、“上”、“下方”、“之下”、“下方的”、“上方”、“上方的”、“平行”、“垂直”等，旨在描述它们在图中的相对位置(除非另有说明)，而诸如“碰触”、“直接接触”、“邻接”、“直接相邻”、“紧邻”等之类的术语旨在表示至少一个元件与另一个元件物理接触(没有其他元件分隔所描述的元件)。术语“横向”在本文中用于描述元件的相对位置，更具体地，表示一个元件位于另一个元件的一侧，而不是在另一个元件的上方或下方，因为这些元件是定向和图示在图纸中。例如，与另一个元件横向相邻的元件将在另一个元件旁边，与另一个元件横向紧邻的元件将直接在另一个元件旁边，而横向围绕另一个元件的元件将是与另一个元件的外侧壁相邻并与之接壤。以下权利要求中的所有装置或步骤加上功能元件的相应结构、材料、动作和等同物旨在包括用于与如具体要求保护的其他要求保护的元件组合来执行功能的任何结构、材料或动作。
本发明的各种实施例的描述是出于说明的目的而呈现的，但并不旨在穷举或限于所公开的实施例。在不脱离所描述实施例的范围和精神的情况下，许多修改和变化对于本领域普通技术人员来说将是显而易见的。选择此处使用的术语以最好地解释实施例的原理、实际应用或对市场中发现的技术的技术改进，或者使本领域普通技术人员能够理解此处公开的实施例。

Claims (20)

1.一种电荷泵，其特征在于，包括：
第一级，被配置为接收输入电压和具有第一高状态和第一低状态的第一时钟信号，并且进一步被配置为输出第一输出电压；
时钟信号移位电路，被配置为接收所述输入电压和所述第一时钟信号，并且进一步被配置为输出具有不同于所述第一高状态和所述第一低状态的第二高状态和第二低状态的第二时钟信号；以及
第二级，被配置为接收所述第一输出电压和所述第二时钟信号，并进一步被配置为输出具有大于所述第一输出电压的绝对值的第二输出电压。
2.根据权利要求1所述的电荷泵，其特征在于，所述第一时钟信号和所述第二时钟信号具有相等的峰值振幅。
3.根据权利要求1所述的电荷泵，其特征在于，所述第一时钟信号的所述第一高状态和所述第一低状态分别处于正供电电压电平和0伏。
4.根据权利要求3所述的电荷泵，其特征在于，所述电荷泵包括正电荷泵，且其中，所述第二时钟信号的所述第二高状态和所述第二低状态分别为所述正供电电压电平的两倍和所述正供电电压电平。
5.根据权利要求3所述的电荷泵，其特征在于，所述电荷泵包括负电荷泵，且其中，所述第二时钟信号的所述第二高状态和所述第二低状态分别处于0伏和所述正供电电压电平的负一倍。
6.根据权利要求1所述的电荷泵，其特征在于，还包括：
第二时钟信号移位电路，被配置为接收所述第一输出电压和所述第二时钟信号，并且进一步被配置为输出具有不同于所述第一时钟信号的所述第一高状态和所述第一低状态以及所述第二时钟信号的所述第二高状态和所述第二低状态的第三高状态和第三低状态的第三时钟信号；以及
第三级，被配置为接收所述第二输出电压和所述第三时钟信号，并且进一步被配置为输出具有大于所述第二输出电压的绝对值的第三输出电压。
7.一种电荷泵，其特征在于，包括：
反相器，被配置为接收具有第一高状态和第一低状态的第一时钟信号，并且进一步被配置为输出反相第一时钟信号；
第一级，被配置为接收正输入电压、所述第一时钟信号和所述反相第一时钟信号，并且进一步被配置为输出大于所述正输入电压的第一正输出电压；
时钟信号移位电路，被配置为接收所述正输入电压、所述第一时钟信号和所述反相第一时钟信号，并且进一步被配置为输出具有不同于所述第一高状态和所述第一低状态的第二高状态和第二低状态的第二时钟信号，以及输出反相第二时钟信号；以及
第二级，被配置为接收所述第一正输出电压、所述第二时钟信号和所述反相第二时钟信号，并且进一步被配置为输出大于所述第一正输出电压的第二正输出电压。
8.根据权利要求7所述的电荷泵，其特征在于，
每一级包括：输入节点；输出节点；第一反相器；第二反相器；第一电容器；和第二电容器，
其中，所述第一反相器和所述第二反相器各自包括与所述输入节点和所述输出节点间的n型场效应晶体管串联连接的p型场效应晶体管，使得所述第一反相器和所述第二反相器并联连接；
其中，所述第一反相器和所述第二反相器进一步交叉耦合，
其中，所述第一电容器包括：一个第一电容器板，连接到所述第一反相器的所述p型场效应晶体管和所述n型场效应晶体管间的结；以及另一个第一电容器板，连接以接收时钟信号，以及
其中，所述第二电容器包括：一个第二电容器板，连接到所述第二反相器的所述p型场效应晶体管和所述n型场效应晶体管间的结；以及另一个第二电容器板，连接以接收反相时钟信号。
9.根据权利要求7所述的电荷泵，其特征在于，所述第一时钟信号和所述第二时钟信号具有相等的峰值振幅。
10.根据权利要求7所述的电荷泵，其特征在于，所述第一时钟信号的所述第一高状态和所述第一低状态分别处于正供电电压电平和0伏。
11.根据权利要求10所述的电荷泵，其特征在于，所述第二时钟信号的所述第二高状态和所述第二低状态分别为所述正供电电压电平的两倍和所述正供电电压电平。
12.根据权利要求11所述的电荷泵，其特征在于，所述第一正输出电压是所述正供电电压电平的两倍，且其中，所述第二正输出电压是所述正供电电压电平的三倍。
13.根据权利要求12所述的电荷泵，其特征在于，还包括：
第二时钟信号移位电路，被配置为接收所述第一正输出电压、所述第二时钟信号和所述反相第二时钟信号，以及进一步被配置为输出具有不同于所述第一时钟信号的所述第一高状态和所述第一低状态以及所述第二时钟信号的所述第二高状态和所述第二低状态的第三高状态和第三低状态的第三时钟信号，并输出反相第三时钟信号；以及
第三级，被配置为接收所述第二正输出电压、所述第三时钟信号和所述反相第三时钟信号，并且进一步被配置为输出大于所述第二正输出电压的第三正输出电压。
14.根据权利要求13所述的电荷泵，其特征在于，所述第三时钟信号的所述第三高状态和所述第三低状态分别为所述正供电电压电平的三倍和所述正供电电压电平的两倍，且其中，所述第三正输出电压为所述正供电电压电平的四倍。
15.一种电荷泵，其特征在于，包括：
反相器，被配置为接收具有第一高状态和第一低状态的第一时钟信号，并且进一步被配置为输出反相第一时钟信号；
第一级，被配置为接收0伏的输入电压、所述第一时钟信号和所述反相第一时钟信号，并进一步被配置为输出第一负输出电压；
时钟信号移位电路，被配置为接收所述输入电压、所述第一时钟信号和所述反相第一时钟信号，并且进一步被配置为输出具有不同于所述第一高状态和所述第一低状态的第二高状态和第二低状态的第二时钟信号，以及输出反相第二时钟信号；以及
第二级，被配置为接收所述第一负输出电压、所述第二时钟信号和所述反相第二时钟信号，并且进一步被配置为输出小于所述第一负输出电压的第二负输出电压。
16.根据权利要求15所述的电荷泵，其特征在于，
每一级包括：输入节点；输出节点；第一反相器；第二反相器；第一电容器；和第二电容器；
其中，所述第一反相器和所述第二反相器各自包括与所述输入节点和所述输出节点间的p型场效应晶体管串联连接的n型场效应晶体管，使得所述第一反相器和所述第二反相器并联连接；
其中，所述第一反相器和所述第二反相器进一步交叉耦合，
其中，所述第一电容器包括：一个第一电容器板，连接到所述第一反相器的所述n型场效应晶体管和所述p型场效应晶体管间的结；以及另一个第一电容器板，连接以接收时钟信号，以及
其中，所述第二电容器包括：一个第二电容器板，连接到所述第二反相器的所述n型场效应晶体管和所述p型场效应晶体管间的结；以及另一个第二电容器板，连接以接收反相时钟信号。
17.根据权利要求15所述的电荷泵，其特征在于，所述第一时钟信号和所述第二时钟信号具有相等的峰值振幅。
18.根据权利要求15所述的电荷泵，其特征在于，所述第一时钟信号的所述第一高状态和所述第一低状态分别处于正供电电压电平和0伏。
19.根据权利要求18所述的电荷泵，其特征在于，
所述第二时钟信号的所述第二高状态和所述第二低状态分别为0伏和所述正供电电压电平的负一倍；以及
其中，所述第一负输出电压为所述正供电电压电平的负一倍，且其中，所述第二负输出电压为所述正供电电压电平的负两倍。
20.根据权利要求19所述的电荷泵，其特征在于，还包括：
第二时钟信号移位电路，被配置为接收所述第一负输出电压、所述第二时钟信号和所述反相第二时钟信号，以及进一步被配置为输出具有不同于所述第一时钟信号的所述第一高状态和所述第一低状态以及所述第二时钟信号的所述第二高状态和所述第二低状态的第三高状态和第三低状态的第三时钟信号，并输出反相第三时钟信号；以及
第三级，被配置为接收所述第二负输出电压、所述第三时钟信号和所述反相第三时钟信号，并且进一步被配置为输出小于所述第二负输出电压的第三负输出电压；
其中，所述第三时钟信号的所述第三高状态和所述第三低状态分别为所述正供电电压电平的负一倍和所述正供电电压电平的负两倍；以及
其中，所述第三负输出电压为所述正供电电压电平的负三倍。
CN202211040178.XA 2021-09-29 2022-08-29 具有时钟控制初始级和移位时钟控制附加级的多级电荷泵 Pending CN115882719A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/488,380 2021-09-29
US17/488,380 US11569738B1 (en) 2021-09-29 2021-09-29 Multi-stage charge pump with clock-controlled initial stage and shifted clock-controlled additional stage

Publications (1)

Publication Number Publication Date
CN115882719A true CN115882719A (zh) 2023-03-31

Family

ID=85040329

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211040178.XA Pending CN115882719A (zh) 2021-09-29 2022-08-29 具有时钟控制初始级和移位时钟控制附加级的多级电荷泵

Country Status (3)

Country Link
US (1) US11569738B1 (zh)
CN (1) CN115882719A (zh)
DE (1) DE102022121223A1 (zh)

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4149232A (en) * 1977-12-16 1979-04-10 Rca Corporation Voltage boosting circuits
US5059815A (en) 1990-04-05 1991-10-22 Advanced Micro Devices, Inc. High voltage charge pumps with series capacitors
JP3643385B2 (ja) * 1993-05-19 2005-04-27 株式会社東芝 半導体回路装置
US6028473A (en) 1995-03-09 2000-02-22 Macronix International Co., Ltd. Series capacitor charge pump with dynamic biasing
JP3488587B2 (ja) * 1997-01-09 2004-01-19 株式会社東芝 昇圧回路及びこれを備えたｉｃカード
US6160723A (en) * 1999-03-01 2000-12-12 Micron Technology, Inc. Charge pump circuit including level shifters for threshold voltage cancellation and clock signal boosting, and memory device using same
US6191963B1 (en) * 2000-01-19 2001-02-20 Lucent Technologies Inc. Charge pump with no diode drop at output stage
US6570434B1 (en) 2000-09-15 2003-05-27 Infineon Technologies Ag Method to improve charge pump reliability, efficiency and size
US6356469B1 (en) * 2000-09-14 2002-03-12 Fairchild Semiconductor Corporation Low voltage charge pump employing optimized clock amplitudes
US6525949B1 (en) * 2000-12-22 2003-02-25 Matrix Semiconductor, Inc. Charge pump circuit
ITTO20020158A1 (it) 2002-02-25 2003-08-25 St Microelectronics Srl Pompa di carica per tensioni negative.
TW200505162A (en) * 2003-04-14 2005-02-01 Sanyo Electric Co Charge pump circuit
US6995603B2 (en) * 2004-03-03 2006-02-07 Aimtron Technology Corp. High efficiency charge pump with prevention from reverse current
KR20100138146A (ko) * 2009-06-24 2010-12-31 삼성전자주식회사 고효율의 차지 펌프
US8476963B2 (en) * 2011-01-04 2013-07-02 Freescale Semiconductor, Inc. Exponential charge pump
US9013229B2 (en) * 2013-07-15 2015-04-21 Texas Instruments Incorporated Charge pump circuit
EP3007341B1 (en) * 2014-10-06 2018-08-01 Nxp B.V. Differential dynamic charge pump circuit

Also Published As

Publication number Publication date
DE102022121223A1 (de) 2023-03-30
US11569738B1 (en) 2023-01-31

Similar Documents

Publication Publication Date Title
US5625544A (en) Charge pump
KR100399693B1 (ko) 챠지 펌프 회로
JP4849907B2 (ja) チャージポンプ回路
CN109274263B (zh) 操作用于同时生成正电压和负电压的多级电荷泵电路
US7671660B2 (en) Single threshold and single conductivity type logic
US11183924B2 (en) Voltage multiplier circuit with a common bulk and configured for positive and negative voltage generation
US9634562B1 (en) Voltage doubling circuit and charge pump applications for the voltage doubling circuit
JPH07326957A (ja) Ｃｍｏｓ回路
CN112769319B (zh) 电平转换模块、驱动电路及控制芯片
US6850090B2 (en) Level shifter
JPH1118417A (ja) 半導体集積回路装置
US20090072891A1 (en) Varactor-based charge pump
US8421522B2 (en) High voltage generator and method of generating high voltage
KR20060067772A (ko) 레벨 쉬프터 및 레벨 쉬프팅 방법
US7683699B2 (en) Charge pump
Alameh et al. A wide voltage range charge pump in 0.13 μm CMOS for biasing of MEMS resonators
CN115882719A (zh) 具有时钟控制初始级和移位时钟控制附加级的多级电荷泵
KR100573780B1 (ko) 전하펌프
Takahashi et al. Two-phase clocked CMOS adiabatic logic
Anuar et al. Adiabatic logic versus CMOS for low power applications
KR20010009333A (ko) 전하 펌프
US8779850B2 (en) Bootstrap circuit
KR100349349B1 (ko) 승압 전압 발생기
US6215344B1 (en) Data transmission circuit
JP3475164B2 (ja) チャージポンプ回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination