CN107196658B - 模拟数字转换器与数据转换方法 - Google Patents

模拟数字转换器与数据转换方法 Download PDF

Info

Publication number
CN107196658B
CN107196658B CN201610141932.7A CN201610141932A CN107196658B CN 107196658 B CN107196658 B CN 107196658B CN 201610141932 A CN201610141932 A CN 201610141932A CN 107196658 B CN107196658 B CN 107196658B
Authority
CN
China
Prior art keywords
signal
bit
comparison
clock signal
generating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610141932.7A
Other languages
English (en)
Other versions
CN107196658A (zh
Inventor
汪鼎豪
蔡仁威
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Global Unichip Corp
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Global Unichip Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd, Global Unichip Corp filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority to CN201610141932.7A priority Critical patent/CN107196658B/zh
Priority to US15/208,623 priority patent/US9577658B1/en
Publication of CN107196658A publication Critical patent/CN107196658A/zh
Application granted granted Critical
Publication of CN107196658B publication Critical patent/CN107196658B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
    • H03M1/362—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
    • H03M1/362—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
    • H03M1/365—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider the voltage divider being a single resistor string

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明揭露一种模拟数字转换器与数据转换方法。模拟数字转换器包含多个比较器模块以及编码器模块。多个比较器模块中每一者用以根据第一时脉信号比较参考电压与输入信号，以产生第一比较信号与第二比较信号，并根据第二时脉信号、第一比较信号以及第二比较信号产生侦测信号，其中第一时脉信号与第二时脉信号之间具有一延迟期间。编码器模块用以根据多个比较器模块产生的多个第一比较信号产生数字数据中的第一位，并根据多个比较器模块产生的多个侦测信号以及第一位产生数字数据中的第二位。本发明所提供的模拟数字转换器与其数据转换方法可透过比较器模块的操作产生额外的位。

Description

模拟数字转换器与数据转换方法
技术领域
本发明是有关于一种模拟数字转换器，且特别是有关于快闪式模拟数字转换器与其数据转换方法。
背景技术
模拟数字转换器常见于各种电子产品中，例如显示器的信号输入接口、音效卡等等。随着不同的产品应用，模拟数字转换器的解析度、操作频率或是动态范围等参数往往决定了整个产品的效能。
快闪式模拟数字转换器通常具有较快的操作速度，故常应用于高速应用的产品中。一般的快闪式模拟数字转器(Flash ADC)利用多个比较器同时比较多个参考电压与输入信号，以并行输出多组位数据。然而，随着解析度要求变高，快闪式模拟数字转换器中的比较器个数与参考电压的组数亦越来越多。如此，快闪式模拟数字转换器的电路面积会过大，并造成其功率消耗亦大幅上升。
发明内容
为了解决上述问题，本发明的一方面在于提供一种模拟数字转换器，其包含多个比较器模块以及编码器模块。多个比较器模块中每一者用以根据第一时脉信号比较参考电压与输入信号，以产生第一比较信号与第二比较信号，并根据第二时脉信号、第一比较信号以及第二比较信号产生侦测信号，其中第一时脉信号与第二时脉信号之间具有一延迟期间。编码器模块用以根据多个比较器模块产生的多个第一比较信号产生数字数据中的第一位，并根据多个比较器模块产生的多个侦测信号以及第一位产生数字数据中的第二位。
于一些实施例中，多个比较器模块中的一者包含比较器与逻辑电路。比较器用以在第一时脉信号的致能期间内比较参考电压与输入信号，以产生第一比较信号与第二比较信号。逻辑电路用以在第二时脉信号的致能期间内根据第一比较信号与第二比较信号产生侦测信号。
于一些实施例中，比较器为一全差动式电路。
于一些实施例中，延迟期间设置于第一时脉信号的上升边缘与第二时脉信号的上升边缘之间。
于一些实施例中，逻辑电路包含逻辑门以及正反器。逻辑门用以根据第一比较信号以及第二比较信号产生信号。正反器用以在第二时脉信号的上升边缘时撷取信号，以输出侦测信号。
于一些实施例中，多个比较器模块中的一者还包含延迟时间电路。延迟时间电路用以延迟第一时脉信号，以产生第二时脉信号。
于一些实施例中，编码器模块包含编码器以及逻辑电路。编码器用以根据多个比较器模块的多个第一比较信号产生数字数据中的第一位。逻辑电路用以根据多个比较器模块的多个侦测信号以及第一位产生数字数据中的第二位。
于一些实施例中，逻辑电路包含反相器、或门以及多工器。反相器用以根据第一位输出反相输出信号。或门用以根据多个比较器模块的多个侦测信号产生控制信号。多工器根据控制信号选择第一位与反相输出信号中的一者，以输出第二位。
于一些实施例中，模拟数字转换器还包含参考电压电路。参考电压电路用以对第一电压进行分压，以产生参考电压。
本发明的又一方面在于提供一种数据转换方法。数据转换方法包含下列操作：根据第一时脉信号将输入信号与多个参考电压分别进行比较，以产生多个第一比较信号与多个第二比较信号；根据第二时脉信号、多个第一比较信号以及多个第二比较信号产生侦测信号，其中第一时脉信号与第二时脉信号之间具有延迟期间；对多个第一比较信号进行编码，以产生数字数据中的第一位以及根据多个侦测信号以及第一位产生数字数据中的第二位。
于一些实施例中，产生多个第一比较信号与多个第二比较信号的步骤包含：在第一时脉信号的致能期间内，将输入信号分别与多个参考电压比较，以产生多个第一比较信号与多个第二比较信号。
于一些实施例中，产生多个侦测信号的步骤包含：经由多个逻辑门根据多个第一比较信号与多个第二比较信号产生多个信号；以及在第二时脉信号的上升边缘时，经由多个正反器撷取前述多个信号，以输出多个侦测信号，其中延迟期间设置于第一时脉信号的上升边缘与第二时脉信号的上升边缘之间。
于一些实施例中，数据转换方法还包含：经由延迟时间电路延迟第一时脉信号，以产生第二时脉信号。
于一些实施例中，产生第二位的步骤包含：根据第一位输出反相输出信号，其中第一位的逻辑状态与反相输出信号的逻辑状态相反；根据多个比较器模块的多个侦测信号产生控制信号；以及根据控制信号选择第一位与反相输出信号中的一者，以输出第二位。
于一些实施例中，数据转换方法还包含：经由对第一电压分压，以产生多个参考电压。
综上所述，本发明所提供的模拟数字转换器与其数据转换方法可透过比较器模块的操作产生额外的位，以明显节省模拟数字转换器的电路面积以及功率消耗。
附图说明
为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附附图的说明如下：
图1为根据本发明中的一些实施例所绘示一种模拟数字转换器的示意图；
图2为根据本发明的一些实施例所绘示如图1中的比较器模块的电路示意图；
图3为根据本发明的一些实施例所绘示如图2中的比较器的电路示意图；
图4为根据本发明的一些实施例所绘示如图1中的编码器模块的电路示意图；
图5为根据本发明的一些实施例所绘示的一种数据转换方法的流程图；
图6为根据本发明的一些实施例所绘示图2的比较器模块于图5所示的方法中的操作的信号时序的部分放大示意图；以及
图7为根据本发明的一些实施例所绘示数字数据的产生示意图。
具体实施方式
下文是举实施例配合所附附图作详细说明，但所提供的实施例并非用以限制本发明所涵盖的范围，而结构操作的描述非用以限制其执行的顺序，任何由元件重新组合的结构，所产生具有均等功效的装置，皆为本发明所涵盖的范围。此外，附图仅以说明为目的，并未依照原尺寸作图。为使便于理解，下述说明中相同元件将以相同的符号标示来说明。
关于本文中所使用的“第一”、“第二”、…等，并非特别指称次序或顺位的意思，亦非用以限定本发明，其仅仅是为了区别以相同技术用语描述的元件或操作而已。
另外，关于本文中所使用的“耦接”或“连接”，均可指二或多个元件相互直接作实体或电性接触，或是相互间接作实体或电性接触，亦可指二或多个元件相互操作或动作。
请参照图1，图1为根据本发明中的一些实施例所绘示一种模拟数字转换器100的示意图。如图1所示，模拟数字转换器100包含参考电压电路120、多个比较器模块140以及编码器模块160。
参考电压电路120用以对电压VREF进行分压，以产生多个参考电压VREF1～VREFN。于一些实施例中，参考电压电路120包含多个电阻R1～RN+1。多个电阻R1～RN+1串联耦接至地，以对电压VREF分压而产生多个参考电压VREF1～VREFN。上述仅为示例，其他各种可实现相同功能的参考电压电路亦为本发明所涵盖的范围。
多个比较器模块140耦接至参考电压电路120，以接收多个参考电压VREF1～VREFN。多个比较器模块140用以比较输入信号VIN以及多个参考电压VREF1～VREFN，以输出多个比较信号VC1+～VCN+以及多个侦测信号VD1～VDN。
编码器模块160耦接至多个比较器模块140，以接收多个比较信号VC1+～VCN+以及多个侦测信号VDN1～VDN。编码器模块160用以对多个比较信号VC1+～VCN+进行编码，以产生数字数据DATA的前X位DATA[X]～DATA[1]，并根据多个侦测信号VD1～VDN以及位DATA[1]产生数字数据DATA的最低位DATA[0]。
于一些技术中，当快闪式模拟数字转换器欲产生具有(X+1)位的数字数据时，需设置2(X+1)-1个比较器模块。相较于前述技术，通过本发明的上述设置方式，当产生(X+1)位的数字数据，仅需2X-1个比较器模块140(亦即N＝2X-1)。如此一来，相较于前述技术，在产生相同位数的情况下，模拟数字转换器100的电路面积可明显降低。
以下段落将提出各个实施例，来说明上述比较器模块140的功能与应用，但本发明并不仅以下所列的实施例为限。
请参照图2，图2为根据本发明的一些实施例所绘示如图1中的比较器模块140的电路示意图。
如图2所示，比较器模块140包含比较器210、逻辑电路220以及延迟时间电路230。比较器210用以根据时脉信号CLK1进行重置，或对输入信号VIN以及多个参考电压VREF1～VREFN中的一对应者进行比较，以输出多个比较信号VC1+～VCN+中的一对应者与多个比较信号VC1-～VCN-中的一对应者。为易于理解，后述段落以及图2皆以图1中的第N个比较器模块140为例说明。
于一些实施例中，比较器210可由全差动式比较器电路实现。通过此设置方式，在比较操作完成时，比较器210所输出的比较信号VCN+的状态与比较信号VCN-的状态为互相相反。
于一些实施例中，逻辑电路220包含同或门(XNOR gate)221以及正反器222。同或门221耦接至比较器210的两个输出端，以接收比较信号VCN+以及比较信号VCN-。同或门221根据比较信号VCN+以及比较信号VCN-产生信号VD。
于一些实施例中，比较器210可由全差动式比较器电路实现。通过此设置方式，当输入信号VIN与参考电压VREFN差异较大时，比较器210所输出的比较信号VCN+的状态与比较信号VCN-的状态互相相反。或者，输入信号VIN与参考电压VREFN差异较小时，比较器210无法即时比较出两者差异，于暂态期间内比较信号VCN+的状态与比较信号VCN-的状态会维持相同。如此一来，同或门221可根据比较信号VCN+与比较信号VCN-而输出具有不同状态的信号VD，以反映目前比较的输入信号VIN与参考电压VREFN之间的关系。
正反器222耦接于同或门221，以接收信号VD。正反器222用以在时脉信号CLKD的上升边缘时撷取同或门221输出的信号VD，以输出为侦测信号VDN。
于一些实施例中，正反器222为正缘触发。于另一些实施例中，正反器222为负缘触发。各种类型的设置方式皆可适用于正反器222，故皆应为本发明所涵盖的范围内。为易于理解，本发明后续段落以正反器222为正缘触发为例说明。
再者，延迟时间电路230用以延迟时脉信号CLK1一延迟期间TD，以产生时脉信号CLKD。于一些实例中，如后图6所示，延迟期间TD存在于时脉信号CLK1的上升边缘(例如于时间TR1的转态点)与时脉信号CLKD的上升边缘(例如于时间TR2的转态点)之间。于一些实施例中，延迟时间电路230可由多级串接的反相器实现，但本发明并不仅以此为限。
于另一些实施例中，延迟时间电路230可独立于比较器模块140。例如，于另一些实施例中，图1的模拟数字转换器100还包含延迟时间电路，以根据时脉信号CLK1产生时脉信号CLKD至所有的比较器模块140。上述仅为示例，各种延迟时间电路230的设置方式皆为本发明所涵盖的范围内。
上述同或门221的设置方式仅为示例。各种可与同或门221执行相同操作的逻辑门皆为本发明所涵盖的范围。举例而言，于另一些实施例中，前述的同或门221可替换为与门。于又一些实施例中，前述的同或门221可替换为或非门。上述仅为示例，本发明并不仅以此为限。
请参照图3，图3为根据本发明的一些实施例所绘示如图2中的比较器210的电路示意图。于一些实施例中，比较器210为全差动式电路。
例如，如图3所示，比较器210包含多个开关M1～M9。开关M1的第一端用以输出比较信号VCN-，开关M1的第二端耦接至开关M8的第一端，且开关M1的控制端用以接收输入信号VIN。开关M2的第一端用以输出比较信号VCN+，开关M2的第二端耦接至开关M9的第一端，且开关M2的控制端用以接收参考电压VREFN。开关M3的第一端耦接至开关M8的第二端以及开关M9的第二端，开关M3的第二端耦接至地，且开关M3的控制端用以接收时脉信号CLK1。开关M4的第一端用以接收电压VDD，开关M4的第二端耦接至开关M1的第一端，且开关M4的控制端用以接收时脉信号CLK1。开关M5的第一端用以接收电压VDD，开关M5的第二端耦接至开关M1的第一端，且开关M5的控制端耦接至开关M2的第一端。开关M6的第一端用以接收电压VDD，开关M6的第二端耦接至开关M2的第一端，且开关M6的控制端耦接至开关M1的第一端。开关M7的第一端用以接收电压VDD，开关M7的第二端耦接至开关M2的第一端，且开关M7的控制端用以接收时脉信号CLK1。开关M8的控制端耦接至开关M2的第一端，且开关M9的控制端耦接至开关M1的第一端。
通过上述设置方式，当处于时脉信号CLK1的禁能期间(亦即处于低位准的期间)时，开关M4以及开关M7为导通，而传送电压VDD至开关M1的第一端以及开关M2的第一端。等效而言，比较信号VCN+与比较信号VCN-皆被重置至电压VDD。而当处于时脉信号CLK1的致能期间(亦即处于高位准的期间)时，开关M4与开关M7为关断，开关M3为导通。据此，比较器210可比较输入信号VIN以及参考电压VREFN。
另外，如图3所示，开关M1、M2、M5、M6、M8、M9的设置方式形成正回授。通过此设置方式，当输入信号VIN与参考电压VREF之间存在足够差异，比较器210可快速输出具有相反状态的比较信号VCN+与比较信号VCN-。
上述比较器210的设置方式仅为示例。各种类型的全差动式比较器亦应为于本发明所涵盖的范围内。
图4为根据本发明的一些实施例所绘示如图1中的编码器模块160的电路示意图。
于一些实施例中，编码器模块160包含编码器420与逻辑电路430。编码器420用以对多个比较信号VC1+～VCN+进行编码，以产生数字数据DATA的前X位DATA[X]～DATA[1]。
于各个实施例中，编码器420可由各种数字电路实现，并执行各种类型的数字编码，例如为二进制码或温度计码等等。上述仅为示例，其他各种可实现相同功能的编码器亦为本发明所涵盖的范围。
逻辑电路430包含反相器432、或门434以及多工器436。反相器432根据位DATA[1]输出反相输出信号VON，其中反相输出信号VON的状态与位DATA[1]的状态互相相反。或门434根据多个比较器模块140产生的多个侦测信号VD1～VDN产生控制信号VC。多工器436根据控制信号VC而选择位DATA[1]与反相输出信号VON中的一者，以输出为位DATA[0]。
上述逻辑电路430的设置方式仅为示例。各种可实现与逻辑电路430具有相同功能的设置方式亦应为于本发明所涵盖的范围内。
图5为根据本发明的一些实施例所绘示的一种数据转换方法500的流程图。图6为根据本发明的一些实施例绘示图2所示的比较器模块于图5所示的方法中的操作的信号时序的部分放大示意图。为了易于理解，请一并参照图1、图2、图4、图5与图6，比较器模块140的操作将与数据转换方法500一并说明。
如图5所示，数据转换方法500包含步骤S510～S570。于步骤S510中，于时脉信号CLK1的致能期间T1内，比较器210比较输入信号VIN以及参考电压VREFN，以产生比较信号VCN+以及比较信号VCN-。于步骤S520中，同或门221根据比较信号VCN+以及比较信号VCN-产生信号VD。于步骤S530中，正反器222根据时脉信号CLKD撷取信号VD，以输出侦测信号VDN至或门434。
如图6所示，于时脉信号CLK1的禁能期间T0时，比较信号VCN+与比较信号VCN-皆被重置到电压VDD的位准。于时脉信号CLK1的致能期间T1时，比较器210比较输入信号VIN与参考电压VREFN。若输入信号VIN与参考电压VREFN之间的差异足够大时，比较信号VCN+与比较信号VCN-两者可在延迟期间TD内被拉开为不同状态。
举例而言，当输入信号VIN大于参考电压VREFN，且两者之间的差异足够大时，比较信号VCN+为逻辑1，而比较信号VCN-为逻辑0。此时，如波形601所示，侦测信号VDN于延迟期间TD就转态至低电压位准，故正反器222于延迟期间TD后(亦即时间TR2)输出具有低电压位准(对应至逻辑0)的侦测信号VDN。
反之，若输入信号VIN与参考电压VREFN之间的差异不够大时，比较信号VCN+与比较信号VCN-在延迟期间TD内无法被拉开为不同状态。此时，比较信号VCN+与比较信号VCN-皆为逻辑1。如波形602所示，侦测信号VDN于延迟期间TD仍处于高电压位准，而需要到时间TA时才转态至低电压位准。据此，正反器222于时间TR2输出具有高电压位准(对应至逻辑1)的侦测信号VDN。因此，通过侦测信号VDN于延迟期间TD后(亦即时间TR2)的状态，可获取输入信号VIN与参考电压VREFN之间的关系。
请继续参照图5，于步骤S540中，编码器420根据多个比较器模块140输出的多个比较信号VC1+～VCN+产生数字数据DATA中的前X位DATA[X]～DATA[1]。于步骤S550中，反相器432根据位DATA[1]产生反相输出信号VON。于步骤S560中，或门434根据多个侦测信号VD1～VDN产生控制信号VC。于步骤S570中，多工器436根据控制信号VC选择位DATA[1]与反相输出信号VON中的一者，以输出为位DATA[0]。
举例而言，如先前所述，当输入信号VIN与参考电压VREFN之间的差异足够大时，比较信号VCN+已为逻辑1，且侦测信号VDN于延迟期间TD内已为逻辑0(例如为图6的波形601)。依此类推，当输入信号VIN与每一组参考电压VREF1～VREFN之间的差异皆足够大时，多个侦测信号VD1～VDN于延迟期间TD内皆为逻辑0。
于此条件下，编码器420会输出具有逻辑1的前X位DATA[X]～DATA[1]。由于DATA[1]为逻辑1，反相器432将输出具有逻辑0的反相输出信号VON。同时，由于多个侦测信号VD1～VDN皆为逻辑0，或门434据此输出具有逻辑0的控制信号VC。如此一来，多工器436根据控制信号VC选择位DATA[1]，而输出具有逻辑1的位DATA[0]。
或者，输入信号VIN与参考电压VREFN之间的差异不够大，且输入信号VIN与前N-1个参考电压VREF1～VREFN-1之间的差异皆足够大。于此条件下，比较信号VCN+为逻辑1，而侦测信号VDN于延迟时间TD内仍为逻辑1(例如为图6的波形602)。如先前所述，当输入信号VIN与前N-1个参考电压VREF1～VREFN-1之间的差异皆足够大时，多个侦测信号VD1～VDN-1于延迟期间TD内皆为逻辑0。
于此条件下，编码器420会输出具有逻辑1的前X位DATA[X]～DATA[1]。由于DATA[1]为逻辑1，反相器432将输出具有逻辑0的反相输出信号VON。同时，由于侦测信号VDN为逻辑1，或门434据此输出具有逻辑1的控制信号VC。如此一来，多工器436根据控制信号VC选择反相输出信号VON，而输出具有逻辑0的位DATA[0]。
图7为根据本发明的一些实施例所绘示数字数据DATA的产生示意图。例如，图1中的模拟数字转换器100用于产生4位的数字数据DATA，亦即X＝3。通过上述方法500的操作，编码器模块160可通过比较信号VC1+～VCN+产生数字数据DATA的前三位DATA[3]～DATA[1]。编码器模块160可根据多个侦测信号VD1～VDN决定数字数据DATA的最低位DATA[0]。
举例而言，如图7所示，输入信号VIN对应的数字数据DATA的前三位范围已决定为“011”。若当输入信号VIN与对应的参考电压VREFN差异足够大时，如先前所述，控制信号VC为逻辑0，多工器436选择位DATA[1]而输出具有逻辑1的位DATA[0]。编码器模块160据此结合前三位“011”与DATA[0]，以产生完整的4位数字数据DATA为“0111”。同理，若当输入信号VIN与对应的参考电压VREFN差异不够大时，如先前所述，控制信号VC为逻辑1，多工器436选择反向输出信号VON而输出具有逻辑0的位DATA[0]。编码器模块160据此结合前三位“011”与位DATA[0]，以产生完整的4位数字数据DATA为“0110”。
等效而言，通过上述比较器模块140的设置方式，可通过内插运算决定数字数据DATA的最后一位的数据。因此，于本发明中的模拟数字转换器100仅需2X-1个比较器210，即可产生具有X+1位的数字数据DATA。如先前所述，于已知的快闪式模拟数字转换器中，需设置2(X+1)-1个比较器以及相对应数目的参考电压以产生具有X+1位的数字数据DATA。相较于已知的快闪式模拟数字转换器，模拟数字转换器100的电路面积以及功率消耗皆可降低。
上述数据转换方法500的多个步骤仅为示例，并非限于上述示例的顺序执行。在不违背本发明的各实施例的操作方式与范围下，在数据转换方法500下的各种操作当可适当地增加、替换、省略或以不同顺序执行。
综上所述，本发明所提供的模拟数字转换器100与其数据转换方法500可透过比较器模块140的操作产生额外的位，以明显节省模拟数字转换器的电路面积以及功率消耗。
虽然本发明已以实施方式揭露如上，然其并非用以限定本发明，任何熟悉此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视所附的权利要求书所界定的范围为准。

Claims (15)

1.一种模拟数字转换器，其特征在于，包含：
多个比较器模块，所述比较器模块中每一者用以根据一第一时脉信号比较一参考电压与一输入信号，以产生一第一比较信号与一第二比较信号，并根据一第二时脉信号、该第一比较信号以及该第二比较信号产生一侦测信号，其中该第一时脉信号与该第二时脉信号之间具有一延迟期间；以及
一编码器模块，用以根据所述比较器模块的所述第一比较信号产生一数字数据中的一第一位，并根据所述比较器模块的所述侦测信号以及该第一位产生该数字数据中的一第二位。
2.根据权利要求1所述的模拟数字转换器，其特征在于，所述比较器模块中的一者包含：
一比较器，用以在该第一时脉信号的致能期间内比较该参考电压与该输入信号，以产生该第一比较信号与该第二比较信号；以及
一逻辑电路，用以在该第二时脉信号的致能期间内根据该第一比较信号与该第二比较信号产生该侦测信号。
3.根据权利要求2所述的模拟数字转换器，其特征在于，该比较器为一全差动式电路。
4.根据权利要求2所述的模拟数字转换器，其特征在于，该延迟期间设置于该第一时脉信号的上升边缘与该第二时脉信号的上升边缘之间。
5.根据权利要求2所述的模拟数字转换器，其特征在于，该逻辑电路包含：
一逻辑门，用以根据该第一比较信号以及该第二比较信号产生一信号；以及
一正反器，用以在该第二时脉信号的上升边缘时撷取该信号，以输出该侦测信号。
6.根据权利要求5所述的模拟数字转换器，其特征在于，所述比较器模块中的该者还包含：
一延迟时间电路，用以延迟该第一时脉信号，以产生该第二时脉信号。
7.根据权利要求1所述的模拟数字转换器，其特征在于，该编码器模块包含：
一编码器，用以根据所述比较器模块的所述第一比较信号产生该数字数据中的该第一位；以及
一逻辑电路，用以根据所述比较器模块的所述侦测信号以及该第一位产生该数字数据中的该第二位。
8.根据权利要求7所述的模拟数字转换器，其特征在于，该逻辑电路包含：
一反相器，用以根据该第一位输出一反相输出信号；
一或门，用以根据所述比较器模块的所述侦测信号产生一控制信号；以及
一多工器，用以根据该控制信号选择该第一位与该反相输出信号中的一者，以输出该第二位。
9.根据权利要求1所述的模拟数字转换器，其特征在于，还包含：
一参考电压电路，用以对一第一电压进行分压，以产生该参考电压。
10.一种数据转换方法，其特征在于，包含：
根据一第一时脉信号将一输入信号与多个参考电压信号分别进行比较，以产生多个第一比较信号与多个第二比较信号；
根据一第二时脉信号、所述第一比较信号以及所述第二比较信号产生多个侦测信号，其中该第一时脉信号与该第二时脉信号之间具有一延迟期间；
对所述第一比较信号进行编码，以产生一数字数据中的一第一位；以及
根据所述侦测信号以及该第一位产生该数字数据中的一第二位。
11.根据权利要求10所述的数据转换方法，其特征在于，产生所述第一比较信号与所述第二比较信号的步骤包含：
在该第一时脉信号的致能期间内，将该输入信号分别与所述多个参考电压信号比较，以产生所述第一比较信号与所述第二比较信号。
12.根据权利要求11所述的数据转换方法，其特征在于，产生所述侦测信号的步骤包含：
经由多个逻辑门根据所述第一比较信号与所述第二比较信号产生多个信号；以及
在该第二时脉信号的上升边缘时，经由多个正反器撷取所述信号，以输出所述侦测信号，
其中该延迟期间设置于该第一时脉信号的上升边缘与该第二时脉信号的上升边缘之间。
13.根据权利要求10所述的数据转换方法，其特征在于，还包含：
经由一延迟时间电路延迟该第一时脉信号，以产生该第二时脉信号。
14.根据权利要求10所述的数据转换方法，其特征在于，产生该第二位的步骤包含：
根据该第一位输出一反相输出信号，其中该第一位的逻辑状态与该反相输出信号的逻辑状态相反；
根据所述侦测信号产生一控制信号；以及
根据该控制信号选择该第一位与该反相输出信号中的一者，以输出该第二位。
15.根据权利要求10所述的数据转换方法，其特征在于，还包含：
经由对一第一电压分压，以产生所述多个参考电压信号。
CN201610141932.7A 2016-03-14 2016-03-14 模拟数字转换器与数据转换方法 Active CN107196658B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201610141932.7A CN107196658B (zh) 2016-03-14 2016-03-14 模拟数字转换器与数据转换方法
US15/208,623 US9577658B1 (en) 2016-03-14 2016-07-13 Analog to digital converter and data conversion method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610141932.7A CN107196658B (zh) 2016-03-14 2016-03-14 模拟数字转换器与数据转换方法

Publications (2)

Publication Number Publication Date
CN107196658A CN107196658A (zh) 2017-09-22
CN107196658B true CN107196658B (zh) 2020-11-13

Family

ID=58017576

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610141932.7A Active CN107196658B (zh) 2016-03-14 2016-03-14 模拟数字转换器与数据转换方法

Country Status (2)

Country Link
US (1) US9577658B1 (zh)
CN (1) CN107196658B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110504969B (zh) * 2018-05-18 2023-03-24 创意电子股份有限公司 模拟数字转换器装置与待测信号产生方法
TWI779967B (zh) * 2021-12-14 2022-10-01 瑞昱半導體股份有限公司 具有適應性比較機制的比較電路及其運作方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5072220A (en) * 1990-02-14 1991-12-10 Siemens Aktiengesellschaft Analog/digital converter operating by the expanded parallel method
JPH06303041A (ja) * 1993-04-15 1994-10-28 Sony Tektronix Corp 比較器及び比較装置
US6570523B1 (en) * 2002-02-13 2003-05-27 Intersil Americas Inc. Analog to digital converter using subranging and interpolation
CN1783725A (zh) * 2004-11-29 2006-06-07 台湾积体电路制造股份有限公司 模拟数字转换器与转换模拟信号至数字信号的方法
CN101326723A (zh) * 2005-12-12 2008-12-17 Nxp股份有限公司 闪速模拟-数字转换器
WO2011121683A1 (ja) * 2010-03-29 2011-10-06 パナソニック株式会社 逐次比較型ａｄ変換器用クロック生成回路
CN104796145A (zh) * 2015-04-23 2015-07-22 西安电子科技大学 一种高精度低失真数模转换器
CN104852741A (zh) * 2014-02-13 2015-08-19 财团法人成大研究发展基金会 非同步逐渐逼近式模拟至数字转换器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7176742B2 (en) * 2005-03-08 2007-02-13 Texas Instruments Incorporated Bootstrapped switch with an input dynamic range greater than supply voltage
WO2007015442A1 (ja) * 2005-08-02 2007-02-08 Matsushita Electric Industrial Co., Ltd. 半導体集積回路
US7688237B2 (en) * 2006-12-21 2010-03-30 Broadcom Corporation Apparatus and method for analog-to-digital converter calibration
US8232905B2 (en) * 2009-11-19 2012-07-31 Linear Technology Corporation Sequentially configured analog to digital converter
TWI440312B (zh) * 2010-11-15 2014-06-01 Anpec Electronics Corp 類比數位轉換的功能裝置
US8487659B2 (en) * 2011-04-22 2013-07-16 Analog Devices, Inc. Comparator with adaptive timing
TWI462487B (zh) * 2011-12-23 2014-11-21 Ind Tech Res Inst 類比數位轉換裝置及其轉換方法
WO2014061117A1 (ja) * 2012-10-17 2014-04-24 ルネサスエレクトロニクス株式会社 Ａｄ変換器
GB2529686A (en) * 2014-08-29 2016-03-02 Ibm High-speed comparator for analog-to-digital converter
US9467133B2 (en) * 2015-02-27 2016-10-11 Huawei Technologies Co., Ltd. Comparator apparatus and method

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5072220A (en) * 1990-02-14 1991-12-10 Siemens Aktiengesellschaft Analog/digital converter operating by the expanded parallel method
JPH06303041A (ja) * 1993-04-15 1994-10-28 Sony Tektronix Corp 比較器及び比較装置
US6570523B1 (en) * 2002-02-13 2003-05-27 Intersil Americas Inc. Analog to digital converter using subranging and interpolation
CN1783725A (zh) * 2004-11-29 2006-06-07 台湾积体电路制造股份有限公司 模拟数字转换器与转换模拟信号至数字信号的方法
CN101326723A (zh) * 2005-12-12 2008-12-17 Nxp股份有限公司 闪速模拟-数字转换器
WO2011121683A1 (ja) * 2010-03-29 2011-10-06 パナソニック株式会社 逐次比較型ａｄ変換器用クロック生成回路
CN104852741A (zh) * 2014-02-13 2015-08-19 财团法人成大研究发展基金会 非同步逐渐逼近式模拟至数字转换器
CN104796145A (zh) * 2015-04-23 2015-07-22 西安电子科技大学 一种高精度低失真数模转换器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A 10-bit 5=Msample/s CMOS Two-step Flash ADC;JOEY DOERNBERG;《IEEE JOURNAL OF SOLID-STATE CIRCUITS》;19890430;第24卷(第2期);241-249页 *
THE QUANTIZED DIFFERENTIAL COMPARATOR IN FLASH ANALOG TO DIGITAL CONVERTER DESIGN;Meghana Kulkarni;《International Journal of Computer Networks & Communications (IJCNC)》;20100731;第2卷(第4期);37-45页 *

Also Published As

Publication number Publication date
US9577658B1 (en) 2017-02-21
CN107196658A (zh) 2017-09-22

Similar Documents

Publication Publication Date Title
JP4705858B2 (ja) アナログ・ディジタル変換回路
EP2225830B1 (en) Time domain interpolation scheme for flash a/d converters
US7053810B2 (en) Successive approximation analog/digital converter with reduced chip area
US9191011B2 (en) Double data rate counter, and analog-digital converting apparatus and CMOS image sensor using the same
US20120032824A1 (en) Successive approximation register analog-to-digital converter, and operating clock adjustment method therefor
US20070290915A1 (en) Pipeline A/D converter conterting analog signal to digital signal
US20100109707A1 (en) Low power, self-gated, pulse triggered clock gating cell
JP2019516314A (ja) 時間インタリーブ型逐次比較アナログ−デジタル変換器のための非同期クロック生成
CN110832779A (zh) 脉冲数字转换器
JPWO2014061117A1 (ja) Ａｄ変換器
JPH1041822A (ja) アナログ−デジタル変換器及びこれに用いるメモリセル
CN107196658B (zh) 模拟数字转换器与数据转换方法
CN114095027A (zh) 一种低压低功耗的异步逐次逼近式模数转换器装置
CN104378089A (zh) 数字脉冲宽度产生器及其产生方法
CN110768674A (zh) 模数转换装置、设备以及转换方法
CN108429552B (zh) 模数转换器和利用该模数转换器的半导体装置
TWI492547B (zh) 連續近似式類比至數位轉換器
US9357151B1 (en) Shared counter circuit with low-voltage signal output for a column-parallel single slope ADC
CN114759926A (zh) 逐次逼近寄存器模数转换器电路
CN110855293A (zh) 一种sar adc
CN101517896B (zh) A/d变换器
TWI594580B (zh) 類比數位轉換器與資料轉換方法
EP3696983A1 (en) Analog to digital converter
US11101813B2 (en) Multiple input analog-to-digital converter device and corresponding method
KR19990045472A (ko) 동기 출력 신호를 갖는 아날로그-디지털 변환 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant