TWI774564B

TWI774564B - 靴帶式開關

Info

Publication number: TWI774564B
Application number: TW110135351A
Authority: TW
Inventors: 吳彥霆
Original assignee: 瑞昱半導體股份有限公司
Priority date: 2021-09-23
Filing date: 2021-09-23
Publication date: 2022-08-11
Also published as: TW202315331A; US20230086244A1; US20230370054A1; US11757440B2

Abstract

本發明揭露了一種靴帶式開關，包含：第一電晶體、第二電晶體、第一電容、三個開關以及一個開關電路。開關電路包含第一開關、第二開關、第二電容以及反相器電路。第一電晶體接收輸入電壓並且輸出輸出電壓。第二電晶體的第一端接收輸入電壓，且第二端耦接第一電容的第一端。第一開關的控制端接收時脈。第二開關耦接於第一電晶體的控制端與第一開關之間。反相器電路的輸入端耦接第一開關的控制端。第二電容耦接於第一電晶體的控制端與反相器電路的輸出端之間。

Description

靴帶式開關

本案是關於靴帶式開關（bootstrapped switch），尤其是關於快速導通與快速關閉的靴帶式開關。

圖1為習知的靴帶式開關的電路圖。靴帶式開關10包含開關101、開關102、開關103、開關104、開關105、N型金氧半場效電晶體（metal-oxide-semiconductor field-effect transistor, MOSFET）（以下簡稱NMOS電晶體）106以及抬舉電容（bootstrap capacitor）107。靴帶式開關10的輸入端VI及輸出端VO分別耦接NMOS電晶體106的源極（source）與汲極（drain）。NMOS電晶體106的閘極（gate）一方面透過開關105耦接至電壓源V3，另一方面透過開關104耦接至抬舉電容107的其中一端及開關101的其中一端。開關101的另一端耦接電壓源V1。抬舉電容107的另一端透過開關102耦接至電壓源V2，以及透過開關103耦接至NMOS電晶體106的源極與靴帶式開關10的輸入端VI。電壓源V1為高電壓準位VDD，而電壓源V2及電壓源V3則為接地準位。靴帶式開關10的操作為本技術領域具有通常知識者所熟知，故不再贅述。

開關105的狀態（導通或不導通）決定NMOS電晶體106的狀態（導通或不導通）。換言之，開關105的反應時間愈短（即，使NMOS電晶體106的閘極愈快到達目標電壓），NMOS電晶體106的狀態愈能夠與系統時脈一致，使得靴帶式開關10的表現更佳（例如，速度更快、取樣的結果更準確）。換言之，開關105的設計在靴帶式開關10扮演重要的角色。

鑑於先前技術之不足，本發明之一目的在於提供一種靴帶式開關以改善先前技術的不足。

本發明之一實施例提供一種靴帶式開關，用來接收一輸入電壓並且輸出一輸出電壓，包含：一第一電晶體、一第一電容、一第二電晶體、一第一開關、一第二開關、一第三開關、一第四開關、一第五開關、一反相器電路以及一第二電容。第一電晶體具有一第一端、一第二端及一第一控制端，其中，該第一電晶體由該第一端接收該輸入電壓，且由該第二端輸出該輸出電壓。第一電容具有一第三端及一第四端。第二電晶體具有一第五端、一第六端及一第二控制端，其中，該第二電晶體由該第五端接收該輸入電壓，該第六端電連接該第一電容的該第三端，且該第二控制端電連接該第一電晶體的該第一控制端。第一開關耦接於該第一電容的該第三端與一第一參考電壓之間。第二開關耦接於該第一電容的該第四端與一第二參考電壓之間。第三開關耦接於該第一電容的該第四端與該第一電晶體的該第一控制端之間。第四開關具有一第三控制端且耦接於該第一參考電壓。第五開關耦接於該第一電晶體的該第一控制端與該第四開關之間。反相器電路具有一輸入端及一輸出端，其中，該輸入端耦接該第四開關之該第三控制端，且該反相器電路用來反相該第三控制端之一電壓。第二電容具有一第七端及一第八端，其中，該第七端耦接該反相器電路之該輸出端，且該第八端耦接該第一控制端。

本發明之另一實施例提供一種靴帶式開關，用來接收一輸入電壓並且輸出一輸出電壓，包含：一第一電晶體、一第一電容、一第二電晶體、一第一開關、一第二開關、一第三開關、一第四開關、一第五開關、一第六開關、一第七開關、一第八開關、一第九開關以及一第二電容。第一電晶體具有一第一端、一第二端及一第一控制端，其中，該第一電晶體由該第一端接收該輸入電壓，且由該第二端輸出該輸出電壓；第一電容具有一第三端及一第四端；第二電晶體具有一第五端、一第六端及一第二控制端，其中，該第二電晶體由該第五端接收該輸入電壓，該第六端電連接該第一電容的該第三端，且該第二控制端電連接該第一電晶體的該第一控制端；第一開關耦接於該第一電容的該第三端與一第一參考電壓之間；第二開關耦接於該第一電容的該第四端與一第二參考電壓之間；第三開關耦接於該第一電容的該第四端與該第一電晶體的該第一控制端之間；第四開關具有一第三控制端且耦接於該第一參考電壓；第五開關耦接於該第一電晶體的該第一控制端與該第四開關之間；第二電容具有一第七端及一第八端，其中，該第七端透過該第六開關耦接該第一參考電壓以及透過該第七開關耦接該第一控制端，且該第八端透過該第八開關接收該輸入電壓以及透過該第九開關耦接該第一參考電壓。該第六開關及該第七開關不同時導通，以及該第八開關及該第九開關不同時導通。

本發明之靴帶式開關能夠快速導通及/或快速關閉。相較於傳統技術，本發明之靴帶式開關能夠操作在更高速。

有關本發明的特徵、實作與功效，茲配合圖式作實施例詳細說明如下。

以下說明內容之技術用語係參照本技術領域之習慣用語，如本說明書對部分用語有加以說明或定義，該部分用語之解釋係以本說明書之說明或定義為準。

本發明之揭露內容包含靴帶式開關。由於本發明之靴帶式開關所包含之部分元件單獨而言可能為已知元件，因此在不影響該裝置發明之充分揭露及可實施性的前提下，以下說明對於已知元件的細節將予以節略。

圖2為本發明靴帶式開關之一實施例的電路圖。靴帶式開關100從輸入端IN接收輸入電壓Vin並且從輸出端OUT輸出輸出電壓Vout，靴帶式開關100包含開關110、開關120、開關130、開關140、開關150、開關160、開關170、抬舉電容Cb、電容Cq以及反相器電路180。開關電路SW1對應圖1的開關105。開關110、開關120、開關130、開關140、開關150、開關160及開關170可以分別以電晶體M1、電晶體M7、電晶體M2、電晶體M3、電晶體M8、電晶體M4及電晶體M11實作。每個電晶體具有一第一端、一第二端以及一控制端；第一端及第二端是該電晶體所形成之開關的兩端。對金氧半場效電晶體（Metal-Oxide-Semiconductor Field-Effect Transistor, MOSFET）而言，第一端可以是源極及汲極的其中一者，第二端是源極及汲極的另一者，而控制端是閘極。對雙極性接面型電晶體（bipolar junction transistor, BJT）而言，第一端可以是集極（collector）及射極（emitter）的其中一者，第二端是集極及射極另一者，而控制端是基極（base）。

如圖2所示，電晶體M1的控制端與電晶體M7的控制端互相電連接。電晶體M1以第一端接收輸入電壓Vin，並且從第二端輸出輸出電壓Vout。電晶體M7的第一端接收輸入電壓Vin，而電晶體M7的第二端電連接抬舉電容Cb的第一端。電晶體M2的第一端耦接抬舉電容Cb的第一端，且電晶體M2的第二端耦接第一參考電壓（在圖2的例子中為接地準位GND）。電晶體M3的第一端耦接第二參考電壓（在圖2的例子中為電源電壓VDD，電源電壓VDD高於接地準位GND），且電晶體M3的第二端耦接抬舉電容Cb的第二端。電晶體M8的第一端耦接電晶體M1的控制端，且電晶體M8的第二端耦接抬舉電容Cb的第二端。電晶體M4的第一端耦接或電連接電晶體M1的控制端及電晶體M7的控制端，且電晶體M4的控制端耦接或電連接電源電壓VDD。電晶體M11的第一端耦接電晶體M4的第二端，電晶體M11的第二端耦接或電連接第一參考電壓（接地準位GND）。電晶體M11的控制端接收時脈Φ1b。電容Cq的第一端耦接或電連接電晶體M1的控制端。反相器電路180的輸入端接收時脈Φ1b，反相器電路180的輸出端耦接或電連接電容Cq的第二端。

開關130、開關140、開關150及開關170根據時脈Φ1及時脈Φ1b而呈現導通（對應的電晶體開啟）或不導通（對應的電晶體關閉）。圖3顯示時脈Φ1及時脈Φ1b的一個例子，時脈Φ1及時脈Φ1b互為反相訊號。受時脈Φ1及時脈Φ1b的控制，靴帶式開關100交替操作於第一時脈相位Ph1（時脈Φ1為第一準位（例如低準位）且時脈Φ1b為第二準位（例如高準位）的期間）及第二時脈相位Ph2（時脈Φ1為第二準位且時脈Φ1b為第一準位的期間）。以下將詳細說靴帶式開關100的操作細節。

參考圖2及圖3。在第一時脈相位Ph1期間（當時脈Φ1為低準位且時脈Φ1b為高準位時），開關130、開關140、開關160及開關170導通，且開關150不導通。當開關160及開關170導通時，電晶體M1的控制端及電晶體M7的控制端上的電壓實質上等於第一參考電壓（接地準位GND），使得開關110及開關120不導通；換言之，開關110及開關120在第一時脈相位Ph1期間不導通。當開關130及開關140導通時，抬舉電容Cb兩端的電壓實質上分別為第一參考電壓（接地準位GND）及第二參考電壓（電源電壓VDD）；換言之，抬舉電容Cb在第一時脈相位Ph1期間充電，且第一時脈相位Ph1結束後抬舉電容Cb上的跨壓Vcb實質上等於第一參考電壓及第二參考電壓的電壓差。

在第二時脈相位Ph2期間（當時脈Φ1為高準位且時脈Φ1b為低準位時），開關130、開關140、開關160及開關170不導通，且開關150導通。當開關150導通時，電晶體M1及電晶體M7的控制端實質上與抬舉電容Cb的第二端等電位，使得電晶體M1及電晶體M7因為抬舉電容Cb上的跨壓Vcb而開啟。當電晶體M7開啟時，抬舉電容Cb的第二端及電晶體M1的控制端的電壓實質上等於輸入電壓Vin與跨壓Vcb之和。當電晶體M1開啟時，輸出電壓Vout實質上等於輸入電壓Vin，亦即靴帶式開關100導通。

電晶體M1的控制端的電壓有可能大於電源電壓VDD（甚至接近2倍的電源電壓VDD）。電晶體M4的目的之一是用來阻隔電晶體M1的控制端與電晶體M11，以防止電晶體M11的第一端承受此高電壓。因為電晶體M4的控制端耦接或電連接電源電壓VDD，所以電晶體M4可以承受此高電壓。然而，電晶體M4會使得電晶體M1的控制端從第二準位（例如高準位）轉換到第一準位（例如低準位）的速度變慢，造成靴帶式開關100無法在進入第一時脈相位Ph1後立即由導通狀態變成不導通狀態；換言之，電晶體M4可能會造成靴帶式開關100的切換速度變慢。

電容Cq及反相器電路180的目的之一在於快速拉高或拉低電晶體M1之控制端的電壓，以提高電晶體M1的控制端的電壓轉換速度（即，加快靴帶式開關100的切換速度）。

當時脈Φ1b由第一準位轉換至第二準位時（電晶體M11開始導通但尚未完全導通），反相器電路180輸出與時脈Φ1b反相的輸出訊號（即第一準位的訊號），然後該輸出訊號經由電容Cq耦合至電晶體M1的控制端，使得電晶體M1的控制端的電壓可以在電晶體M11及電晶體M4完全導通前便開始下降。換言之，反相器電路180及電容Cq能幫助電晶體M1的控制端的電壓更快下降（即，加快靴帶式開關100的關閉速度）。

當時脈Φ1b由第二準位轉換至第一準位時（電晶體M11開始關閉但尚未完全關閉），反相器電路180輸出與時脈Φ1b反相的輸出訊號（即第二準位的訊號），然後該輸出訊號經由電容Cq耦合至電晶體M1的控制端，使得電晶體M1的控制端的電壓可以在電晶體M11及電晶體M4完全關閉前便開始上升。換言之，反相器電路180及電容Cq能幫助電晶體M1的控制端的電壓更快上升（即，加快靴帶式開關100的導通速度）。

綜上所述，反相器電路180及電容Cq有助於電晶體M1的控制端的電壓提早上升或下降，使得靴帶式開關有更快的反應速度（即，可以操作在更高速）。

在一些實施例中，反相器電路180包含奇數個反相器，而電容Cq的電容值可以約為抬舉電容Cb的電容值的十分之一至十分之二。

圖4為本發明靴帶式開關之另一實施例的電路圖。靴帶式開關200與靴帶式開關100相似，差別在於圖2之開關電路SW1由圖4之開關電路SW2取代。類似地，開關電路SW2對應圖1的開關105。靴帶式開關的特徵之一是，當靴帶式開關導通時，電晶體M1的控制端上的電壓為輸入電壓Vin加上一個直流電壓（例如電源電壓VDD）。然而此輸入電壓Vin的成份會阻礙電晶體M1快速關閉。

開關電路SW2包含電容Cq、開關201、開關202、開關203及開關204。電容Cq的第一端透過開關201耦接接地準位GND，電容Cq的第一端透過開關202耦接或電連接電晶體M1的控制端，電容Cq的第二端透過開關204耦接接地準位GND，以及電容Cq的第二端透過開關203接收輸入電壓Vin（等效於透過開關203耦接或電連接輸入端IN）。

當時脈Φ1為高準位時，開關201及開關203導通且開關202及開關204不導通，以充電電容Cq。充電結束（即，時脈Φ1變為低準位）後，電容Cq的跨壓理想上等於輸入電壓Vin。

當時脈Φ1為低準位時，開關201及開關203不導通且開關202及開關204導通，因此，電容Cq上的跨壓會被反向地施加到電晶體M1的控制端（即，等效於在電晶體M1的控制端加上-Vin），以抵消電晶體M1的控制端上的輸入電壓Vin，這有助於電晶體M1的控制端的電壓更快下降（即，有助於電晶體M1快速關閉，等效於加快靴帶式開關100的關閉速度）。

圖5為本發明靴帶式開關之另一實施例的電路圖。靴帶式開關500包含開關電路SWx、開關185、開關190及開關195。開關185、開關190及開關195分別由電晶體M9、電晶體M5及電晶體M6實作。開關185耦接於第二參考電壓與電晶體M8的控制端之間，且受到時脈Φ1控制。開關190耦接於抬舉電容Cb的第一端與電晶體M8的控制端之間，且受到時脈Φ1控制。開關195耦接於抬舉電容Cb的第一端與電晶體M8的控制端之間，且電晶體M6的控制端電連接電晶體M1的控制端及電晶體M7的控制端。電晶體M5、電晶體M6及電晶體M9用來提供靴帶式開關500操作過程中的過電壓保護，用以延長元件之使用壽命，其動作原理為本技術領域具有通常知識者所熟知，故不再贅述。本技術領域具有通常知識者可以根據以上的說明以圖2及圖4的開關電路SW1或開關電路SW2取代圖5的開關電路SWx。

在其他的實施例中，前述實施例中的PMOS電晶體及NMOS電晶體可以分別以NMOS電晶體及PMOS電晶體取代，本技術領域具有通常知識者知道如何順應地調整時脈Φ1及時脈Φ1b的相位或準位，以及順應地調整第一參考電壓及第二參考電壓，來實現上揭的實施內容。

請注意，前揭圖示中，元件之形狀、尺寸及比例僅為示意，係供本技術領域具有通常知識者瞭解本發明之用，非用以限制本發明。

雖然本發明之實施例如上所述，然而該些實施例並非用來限定本發明，本技術領域具有通常知識者可依據本發明之明示或隱含之內容對本發明之技術特徵施以變化，凡此種種變化均可能屬於本發明所尋求之專利保護範疇，換言之，本發明之專利保護範圍須視本說明書之申請專利範圍所界定者為準。

10,100,200,500:靴帶式開關 101,102,103,104,105,110,120,130,140,150,160,170,201,202,203,204,185,190,195:開關 106:N型金氧半場效電晶體 M1,M7,M2,M3,M8,M4,M11,M9,M5,M6:電晶體 107,Cb:抬舉電容 V1,V2,V3:電壓源 VI,IN:輸入端 Vin:輸入電壓 VO,OUT:輸出端 Vout:輸出電壓 Cq:電容 180:反相器電路 SW1,SW2,SWx:開關電路 GND:接地準位 VDD:電源電壓 Φ1,Φ1b:時脈 Ph1:第一時脈相位 Ph2:第二時脈相位 Vcb:跨壓

圖1為習知的靴帶式開關的電路圖；圖2為本發明靴帶式開關之一實施例的電路圖；圖3顯示時脈Φ1及時脈Φ1b的一個例子；圖4為本發明靴帶式開關之另一實施例的電路圖；以及圖5為本發明靴帶式開關之另一實施例的電路圖。

100:靴帶式開關

110,120,130,140,150,160,170:開關

M1,M7,M2,M3,M8,M4,M11:電晶體

Cb:抬舉電容

IN:輸入端

Vin:輸入電壓

OUT:輸出端

Vout:輸出電壓

Cq:電容

180:反相器電路

SW1:開關電路

GND:接地準位

VDD:電源電壓

Φ1,Φ1b:時脈

Vcb:跨壓

Claims

一種靴帶式開關，用來接收一輸入電壓並且輸出一輸出電壓，包含：一第一電晶體，具有一第一端、一第二端及一第一控制端，其中，該第一電晶體由該第一端接收該輸入電壓，且由該第二端輸出該輸出電壓；一第一電容，具有一第三端及一第四端；一第二電晶體，具有一第五端、一第六端及一第二控制端，其中，該第二電晶體由該第五端接收該輸入電壓，該第六端電連接該第一電容的該第三端，且該第二控制端電連接該第一電晶體的該第一控制端；一第一開關，耦接於該第一電容的該第三端與一第一參考電壓之間；一第二開關，耦接於該第一電容的該第四端與一第二參考電壓之間；一第三開關，耦接於該第一電容的該第四端與該第一電晶體的該第一控制端之間；一第四開關，具有一第三控制端且耦接於該第一參考電壓；一第五開關，耦接於該第一電晶體的該第一控制端與該第四開關之間；一反相器電路，具有一輸入端及一輸出端，其中，該輸入端耦接該第四開關之該第三控制端，且該反相器電路用來反相該第三控制端之一電壓；以及一第二電容，具有一第七端及一第八端，其中，該第七端耦接該反相器電路之該輸出端，且該第八端耦接該第一控制端。
如請求項1之靴帶式開關，其中，於一第一時脈相位時，該第一開關、該第二開關、該第四開關及該第五開關導通且該第三開關不導通，以充電該第一電容；於一第二時脈相位時，該第三開關導通且該第一開關、該第二開關、該第四開關及該第五開關不導通。
如請求項1之靴帶式開關，其中，該第五開關具有一第四控制端，且該第四控制端電連接該第二參考電壓。
如請求項1之靴帶式開關，其中，該反相器電路包含奇數個反相器。
一種靴帶式開關，用來接收一輸入電壓並且輸出一輸出電壓，包含：一第一電晶體，具有一第一端、一第二端及一第一控制端，其中，該第一電晶體由該第一端接收該輸入電壓，且由該第二端輸出該輸出電壓；一第一電容，具有一第三端及一第四端；一第二電晶體，具有一第五端、一第六端及一第二控制端，其中，該第二電晶體由該第五端接收該輸入電壓，該第六端電連接該第一電容的該第三端，且該第二控制端電連接該第一電晶體的該第一控制端；一第一開關，耦接於該第一電容的該第三端與一第一參考電壓之間；一第二開關，耦接於該第一電容的該第四端與一第二參考電壓之間；一第三開關，耦接於該第一電容的該第四端與該第一電晶體的該第一控制端之間；一第四開關，具有一第三控制端且耦接於該第一參考電壓；一第五開關，耦接於該第一電晶體的該第一控制端與該第四開關之間；一第六開關；一第七開關；一第八開關；一第九開關；以及一第二電容，具有一第七端及一第八端，其中，該第七端透過該第六開關耦接該第一參考電壓以及透過該第七開關耦接該第一控制端，且該第八端透過該第八開關接收該輸入電壓以及透過該第九開關耦接該第一參考電壓；其中，該第六開關及該第七開關不同時導通，以及該第八開關及該第九開關不同時導通。
如請求項5之靴帶式開關，其中，於一第一時脈相位時，該第一開關、該第二開關、該第四開關及該第五開關導通且該第三開關不導通，以充電該第一電容；於一第二時脈相位時，該第三開關導通且該第一開關、該第二開關、該第四開關及該第五開關不導通。
如請求項6之靴帶式開關，其中，該第七開關及該第九開關於該第一時脈相位導通，且該第六開關及該第八開關與該第二時脈相位導通。
如請求項5之靴帶式開關，其中，該第五開關具有一第四控制端，且該第四控制端電連接該第二參考電壓。