CN112383292A - 一种高速高线性度栅压自举开关电路 - Google Patents

Abstract

本发明涉及一种高速高线性度栅压自举开关电路。与传统的栅压自举开关电路相比而言，有效减少了采样输入管的栅极寄生电容，并且加入负压自举电容C2设计，有效提高了栅压自举采样开关采样的线性度和速度。该发明在高速高线性度模数转换器中拥有巨大的应用前景。

Description

一种高速高线性度栅压自举开关电路

技术领域

本发明涉及一种高速高线性度栅压自举开关电路。

背景技术

随着模数转换器的发展，模数转换器能够实现的有效精度越来越高，例如数字音频等应用，他们要求高线性度模数转换器。采样/保持电路作为大部分模数转换器的第一个模块直接对输入信号进行处理，因此采样开关的线性度直接影响到整个模数转换器的性能。

采样开关一般可以单个MOS管或者CMOS管组成，尽管CMOS管可以有效降低导通电阻随输入电压的变化量，但是它的导通电阻与输入信号仍然是有关的，这导致了电压采样出现非线性。解决非线性常用的办法是使用栅压自举开关电路，使得栅源电压与输入电压不相关，从而提高采样线性度和速度；但是传统的采样开关由于速度和线性度往往比较低，不能满足许多高性能的应用，为了解决线性度和速度不高的缺点，研究学者们致力于研究高线性度栅压自举开关电路设计。

发明内容

本发明的目的在于提供一种高速高线性度栅压自举开关电路，与传统的栅压自举开关对比，在M3开关管的栅极加入负电压自举电容C2，使得M3的导通电阻更小，提高了线性度和采样速度。

为实现上述目的，本发明的技术方案是：一种高速高线性度栅压自举开关电路，包括包括晶体管M1、M2、M3、M4、M5、MN6、MP6、M7、M8、M9、M10、M11、M12，电容C1、C2；M1的源极、M4的源极、M7的源极、M9的栅极连接至电源电位，M1的栅极与M3的漏极、M9的源极、M11的栅极、M12的栅极相连接，M1的漏极与M3的源极、C1的一端相连接，M2的漏极与C1的另一端、M11的源极相连接，M2的栅极、M10的栅极连接时钟信号CLKB，M2的源极、M8的源极、M10的漏极连接至地电位，M3的栅极与M4的漏极、M5的漏极、MN6的栅极相连接，M4的栅极、M5的栅极、MP6的栅极、M7的栅极、M8的栅极连接至与时钟信号CLKB反相的时钟信号CLK，M5的源极与MN6的漏极、MP6的源极、C2的一端连接，M7的漏极与C2的另一端、M8的漏极相连接，M9的漏极与M10的源极相连接，M11的漏极与MN6的源极、MP6的漏极、M12的源极相连接作为所述高速高线性度栅压自举开关电路的输入端，M12的漏极作为所述高速高线性度栅压自举开关电路的输出端。

在本发明一实施例中，所述高速高线性度栅压自举开关电路的控制方式如下：

在给定时钟信号CLK和CLKB的情况下，模拟输入信号VIN通过所述高速高线性度栅压自举开关电路的输入端进行采样；CLK为低电平，CLKB为高电平时，所述高速高线性度栅压自举开关电路处于保持状态，反之，所述高速高线性度栅压自举开关电路处于采样状态；

在保持状态时，M1、M2、M4、MN6、MP6、M7、M9、M10 导通，C1两端的电压被充电到电源电位和地电位；C2两端的电压被充电到输入电压电位和电源电位；M3，M5、M8、M11、M12关闭，所述高速高线性度栅压自举开关电路输出电压VOUT保持不变；

在采样状态时， M1、M2、M4、MN6、MP6、M7、M9、M10关闭，M3，M5、M8、M11、M12导通，C1对M12的栅极进行充电，所述高速高线性度栅压自举开关电路输出电压VOUT随输入信号VIN的变化而变化。

相较于现有技术，本发明具有以下有益效果：本发明一种高速高线性度栅压自举开关电路，与传统的栅压自举开关电路相比而言，有效减少了采样输入管的栅极寄生电容，并且加入负压自举电容C2设计，有效提高了栅压自举采样开关采样的线性度和速度。本发明在高速高线性度模数转换器中拥有巨大的应用前景。

附图说明

图1为本发明高速高线性度栅压自举开关电路图。

具体实施方式

下面结合附图，对本发明的技术方案进行具体说明。

以下为本发明具体实现实例。

如图1所示，本发明一种高速高线性度栅压自举开关电路，包括包括晶体管M1、M2、M3、M4、M5、MN6、MP6、M7、M8、M9、M10、M11、M12，电容C1、C2；M1的源极、M4的源极、M7的源极、M9的栅极连接至电源电位，M1的栅极与M3的漏极、M9的源极、M11的栅极、M12的栅极相连接，M1的漏极与M3的源极、C1的一端相连接，M2的漏极与C1的另一端、M11的源极相连接，M2的栅极、M10的栅极连接时钟信号CLKB，M2的源极、M8的源极、M10的漏极连接至地电位，M3的栅极与M4的漏极、M5的漏极、MN6的栅极相连接，M4的栅极、M5的栅极、MP6的栅极、M7的栅极、M8的栅极连接至与时钟信号CLKB反相的时钟信号CLK，M5的源极与MN6的漏极、MP6的源极、C2的一端连接，M7的漏极与C2的另一端、M8的漏极相连接，M9的漏极与M10的源极相连接，M11的漏极与MN6的源极、MP6的漏极、M12的源极相连接作为所述高速高线性度栅压自举开关电路的输入端，M12的漏极作为所述高速高线性度栅压自举开关电路的输出端。

所述高速高线性度栅压自举开关电路的控制方式如下：

在给定时钟信号CLK和CLKB的情况下，模拟输入信号VIN通过所述高速高线性度栅压自举开关电路的输入端进行采样；CLK为低电平，CLKB为高电平时，所述高速高线性度栅压自举开关电路处于保持状态，反之，所述高速高线性度栅压自举开关电路处于采样状态；

在保持状态时，M1、M2、M4、MN6、MP6、M7、M9、M10 导通，C1两端的电压被充电到电源电位和地电位；C2两端的电压被充电到输入电压电位和电源电位；M3，M5、M8、M11、M12关闭，所述高速高线性度栅压自举开关电路输出电压VOUT保持不变；

在采样状态时， M1、M2、M4、MN6、MP6、M7、M9、M10关闭，M3，M5、M8、M11、M12导通，C1对M12的栅极进行充电，所述高速高线性度栅压自举开关电路输出电压VOUT随输入信号VIN的变化而变化。

综上所述，当CLK为低电平,CLKB为高电平时，栅压自举开关处于保持状态，输出电压VOUT保持不变。反之，当CLK为高电平，CLKB为低电平时，栅压自举开关处于采样状态，输出电压VOUT跟随输入信号VIN的变化而变化。

在比较过程中，与传统的栅压自举开关电路相比而言， 有效减少了采样输入管的栅极寄生电容，并且加入负压自举电容C2设计，有效提高了栅压自举采样开关采样的线性度和速度。

以上是本发明的较佳实施例，凡依本发明技术方案所作的改变，所产生的功能作用未超出本发明技术方案的范围时，均属于本发明的保护范围。

Claims (2)

1.一种高速高线性度栅压自举开关电路，其特征在于，包括晶体管M1、M2、M3、M4、M5、MN6、MP6、M7、M8、M9、M10、M11、M12，电容C1、C2；M1的源极、M4的源极、M7的源极、M9的栅极连接至电源电位，M1的栅极与M3的漏极、M9的源极、M11的栅极、M12的栅极相连接，M1的漏极与M3的源极、C1的一端相连接，M2的漏极与C1的另一端、M11的源极相连接，M2的栅极、M10的栅极连接时钟信号CLKB，M2的源极、M8的源极、M10的漏极连接至地电位，M3的栅极与M4的漏极、M5的漏极、MN6的栅极相连接，M4的栅极、M5的栅极、MP6的栅极、M7的栅极、M8的栅极连接至与时钟信号CLKB反相的时钟信号CLK，M5的源极与MN6的漏极、MP6的源极、C2的一端连接，M7的漏极与C2的另一端、M8的漏极相连接，M9的漏极与M10的源极相连接，M11的漏极与MN6的源极、MP6的漏极、M12的源极相连接作为所述高速高线性度栅压自举开关电路的输入端，M12的漏极作为所述高速高线性度栅压自举开关电路的输出端。

2.根据权利要求1所述的一种高速高线性度栅压自举开关电路，其特征在于，所述高速高线性度栅压自举开关电路的控制方式如下：

在给定时钟信号CLK和CLKB的情况下，模拟输入信号VIN通过所述高速高线性度栅压自举开关电路的输入端进行采样；CLK为低电平，CLKB为高电平时，所述高速高线性度栅压自举开关电路处于保持状态，反之，所述高速高线性度栅压自举开关电路处于采样状态；

在保持状态时，M1、M2、M4、MN6、MP6、M7、M9、M10 导通，C1两端的电压被充电到电源电位和地电位；C2两端的电压被充电到输入电压电位和电源电位；M3，M5、M8、M11、M12关闭，所述高速高线性度栅压自举开关电路输出电压VOUT保持不变；

在采样状态时， M1、M2、M4、MN6、MP6、M7、M9、M10关闭，M3，M5、M8、M11、M12导通，C1对M12的栅极进行充电，所述高速高线性度栅压自举开关电路输出电压VOUT随输入信号VIN的变化而变化。

Images