CN217486472U - 一种自举采样开关电路 - Google Patents

一种自举采样开关电路 Download PDF

Info

Publication number
CN217486472U
CN217486472U CN202221181522.2U CN202221181522U CN217486472U CN 217486472 U CN217486472 U CN 217486472U CN 202221181522 U CN202221181522 U CN 202221181522U CN 217486472 U CN217486472 U CN 217486472U
Authority
CN
China
Prior art keywords
tube
module
pmos
bootstrap
noms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202221181522.2U
Other languages
English (en)
Inventor
张屹
胡伟波
冯景彬
崔海涛
杨尚争
石方敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Gutai Microelectronics Co ltd
Original Assignee
Jiangsu Gutai Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Gutai Microelectronics Co ltd filed Critical Jiangsu Gutai Microelectronics Co ltd
Priority to CN202221181522.2U priority Critical patent/CN217486472U/zh
Application granted granted Critical
Publication of CN217486472U publication Critical patent/CN217486472U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electronic Switches (AREA)

Abstract

本实用新型提供的自举采样开关电路，包括：互补驱动模块、栅压自举模块、电荷泄放模块和采样开关传输控制模块；互补驱动模块根据第一控制信号，产生控制所述栅压自举模块充放电的驱动电压；栅压自举模块根据驱动电压，产生一自举电压以控制所述采样开关传输控制模块的导通电阻；电荷泄放模块根据第二控制信号，给所述栅压自举模块的电荷泄放提供通道；采样开关传输控制模块根据第二控制信号以及所述栅压自举模块输出的所述自举电压，产生恒定的导通电阻。本实用新型通过对采样开关传输模块进行改进，使其能够根据第二控制信号、自举电压产生恒定的导通电阻，达到了自举采样开关导通电阻不随输入电压变化而变化的目的，提高了采样信号的线性度。

Description

一种自举采样开关电路
技术领域
本实用新型涉及模拟电路技术领域，特别涉及一种自举采样开关电路。
背景技术
在模数转换器的设计当中，自举采样开关相对恒定且较小的导通阻抗有利于提高ADC的采样精度。传统的自举采样开关由自举电容，采样开关管和其他控制管组成。截止状态时，采样管栅压拉低，电容上、下极板分别充电到VDD和GND；导通状态时，电容下极板接输入信号，上极板采样管的栅极，从而确保了采样开关相对恒定且较小的导通阻抗。
Ron＝1/(μn*Cox*W/L*(Vgs-Vth))
其中，μn为电子迁移率，Cox为单位面积栅氧化层电容，W为管子宽，L为管子长，Vgs为栅源电压，Vth为阈值电压。故此，在一定的宽长下，能影响采样开关管导通阻抗的主要参数为Vgs和Vth。
针对上述参数，传统自举采样开关主要存在以下两个问题：
①由于体效应，固定衬底电压的采样开关管阈值电压会随源极输入信号变化而变化。这将会影响其导通阻抗，导致ADC采样过程中引入很强的信号谐波分量，而使ADC的采样精度降低。
Figure BDA0003646997050000011
其中，VTH0、γ和φF主要由工艺生产决定，VSB是MOS管的源和衬底电压差。
②由于寄生电容在导通状态下会分享自举电容的电荷，这会导致Vgs的大小会随输入信号大小发生变化，而影响采样管的导通阻抗。该现象同①会严重破坏采样信号的线性度。
Figure BDA0003646997050000012
其中，VDD为电源高电压，VIP为输入信号，C自举为自举电容，C寄生为采样管栅极上寄生电容总和。
针对问题①现有解决办法是专利CN 108777579 A中提出的加入衬底开关的方案。该方案通过调整衬底电压偏置解决由于阈值电压变化导致开关线性度差的问题。采样阶段采样管的衬底和源极短接；截止时，采样管衬底接地。但是该方案要求工艺支持NMOS多阱工艺，且该电路设计更为复杂和会大大增加自举采样电路的版图面积。针对问题②暂无解决办法。
实用新型内容
本实用新型的目的是为了解决上述问题，提供了一种自举采样开关电路。
为解决上述技术问题，本实用新型提供一种自举采样开关电路，互补驱动模块、栅压自举模块、电荷泄放模块和采样开关传输控制模块；其中，
所述互补驱动模块根据外部的第一控制信号，产生控制所述栅压自举模块充放电的驱动电压；
所述栅压自举模块根据所述驱动电压，产生一自举电压以控制所述采样开关传输控制模块的导通电阻；
所述电荷泄放模块根据外部的第二控制信号，给所述栅压自举模块的电荷泄放提供通道，外部的所述第一控制信号与外部的所述第二控制信号互补；
所述采样开关传输控制模块根据外部的第二控制信号以及所述栅压自举模块输出的所述自举电压，产生恒定的导通电阻。
进一步的，所述互补驱动模块包括第一PMOS管和第一NOMS管，所述第一PMOS管的漏极与所述第一NOMS管的漏极相连并向所述栅压自举模块输出所述驱动电压，所述第一PMOS管的栅极和第一NOMS管的栅极均与外部的第一控制信号源相连。
进一步的，所述栅压自举模块包括：第二PMOS管、第三PMOS管、第二NMOS管、第三NMOS管和电容器，其中，所述第二PMOS管的漏极分别与所述第三PMOS管的源极、所述电容器的第一端相连；所述第三NMOS管的栅极分别与所述第二PMOS管的源极、所述第一PMOS管的源极相连；所述第二PMOS管的栅极分别与所述第三NMOS管的漏极、所述第三PMOS管的漏极、所述第二NMOS管的栅极相连；所述第三PMOS管的栅极分别与所述第二NMOS管的漏极、所述第一NOMS管的漏极相连；所述第二NMOS管的源极分别与所述电容器的第二端、所述第一NOMS管的源极相连，其中，所述第三NMOS管的源极向所述电荷泄放模块输出第一中间电信号，所述电容器的第二端向所述电荷泄放模块输出第二中间电信号。
进一步的，所述电荷泄放模块包括：第四NMOS管和第五NMOS管，其中，所述第五NMOS管的漏极与所述第三NMOS管的源极相连以接收所述第一中间电信号，所述第四NMOS管与所述电容器的第二端相连以接收所述第二中间电信号，所述第五NMOS管的栅极和所述第四NMOS管的栅极均与外部的第二控制信号源相连，所述第五NMOS管的源极和所述第四NMOS管的源极均接地端。
进一步的，所述采样开关传输控制模块包括：第六NOMS管、第七NOMS管和第四PMOS管，所述第六NOMS管的漏极和所述第七NOMS管的源极相连，所述第六NOMS管的栅极和所述第七NOMS管的栅极相连并接收所述第三PMOS管的漏极输出的自举电压，所述第六NOMS管的源极与所述第二NMOS管的源极相连，所述第四PMOS管的漏极与所述第六NOMS管的漏极相连，所述第四PMOS管的源极与所述第七NOMS管的漏极相连，所述第四PMOS管的栅极接外部的第二控制信号源。
综上所述，本实用新型提供的自举采样开关电路，通过设置互补驱动模块，产生能够控制自举的驱动电压，并进而产生导通电阻，通过设置电荷泄放模块，为栅压自举提供电荷泄放通道，通过设置采样开关传输模块产生了恒定的导通电阻，本实用新型打破了常规自举采样开关导通电阻随输入信号变化的关系，在对工艺设计无要求和无需添加太多版图面积的情况下，通过对采样开关传输模块进行改进，使其能够根据与第一控制信号互补的第二控制信号以及自举电压产生恒定的导通电阻，达到了自举采样开关导通电阻不随输入电压变化而变化的目的，提高了采样开关采样信号的线性度。
附图说明
图1是本实用新型中自举采样开关的结构示意图；
图2是本实用新型中R1、R2和R随输入信号变化曲线。
其中，附图标记为：
10-互补驱动模块；20-栅压自举模块；30-电荷泄放模块；40-采样开关传输控制模块。
具体实施方式
为使本实用新型的目的、优点和特征更加清楚，以下结合附图和具体实施例对本实用新型作进一步详细说明。
如图1所示，一种自举采样开关电路，互补驱动模块10、栅压自举模块20、电荷泄放模块30和采样开关传输控制模块40；其中，
所述互补驱动模块10根据外部的第一控制信号SAMP，产生控制所述栅压自举模块充放电的驱动电压，互补驱动模块包括第一PMOS管P1和第一NOMS管N1，所述第一PMOS管P1的漏极与所述第一NOMS管N1的漏极相连并向所述栅压自举模块输出所述驱动电压，所述第一PMOS管P1的栅极和第一NOMS管N1的栅极均与外部的第一控制信号源相连；
所述栅压自举模块20根据所述驱动电压，产生一自举电压以控制所述采样开关传输控制模块的导通电阻，栅压自举模块包括：第二PMOS管P2、第三PMOS管P3、第二NMOS管N2、第三NMOS管N3和电容器，其中，所述第二PMOS管P2的漏极分别与所述第三PMOS管P3的源极、所述电容器的第一端相连；所述第三NMOS管P3的栅极分别与所述第二PMOS管P2的源极、所述第一PMOS管P1的源极相连；所述第二PMOS管P2的栅极分别与所述第三NMOS管N3的漏极、所述第三PMOS管P3的漏极、所述第二NMOS管N2的栅极相连；所述第三PMOS管P3的栅极分别与所述第二NMOS管N2的漏极、所述第一NOMS管N1的漏极相连；所述第二NMOS管N2的源极分别与所述电容器的第二端、所述第一NOMS管N1的源极相连，其中，所述第三NMOS管N3的源极向所述电荷泄放模块输出第一中间电信号，所述电容器的第二端向所述电荷泄放模块输出第二中间电信号；
所述电荷泄放模块30根据外部的第二控制信号SAMPB，外部的所述第一控制信号与外部的所述第二控制信号互补，给所述栅压自举模块的电荷泄放提供通道，电荷泄放模块包括：第四NMOS管N4和第五NMOS管N5，其中，所述第五NMOS管N5的漏极与所述第三NMOS管N3的源极相连以接收所述第一中间电信号，所述第四NMOS管N4与所述电容器的第二端相连以接收所述第二中间电信号，所述第五NMOS管N5的栅极和所述第四NMOS管N4的栅极均与外部的第二控制信号源相连，所述第五NMOS管N5的源极和所述第四NMOS管N4的源极均接地端；
所述采样开关传输控制模块40根据外部的第二控制信号SAMPB以及所述栅压自举模块输出的所述自举电压，产生恒定的导通电阻，采样开关传输控制模块包括：第六NOMS管N6、第七NOMS管N7和第四PMOS管P4，所述第六NOMS管N6的漏极和所述第七NOMS管N7的源极相连，所述第六NOMS管N6的栅极和所述第七NOMS管N7的栅极相连并接收所述第三PMOS管P3的漏极输出的自举电压，所述第六NOMS管N6的源极与所述第二NMOS管N2的源极相连，所述第四PMOS管P4的漏极与所述第六NOMS管P6的漏极相连，所述第四PMOS管P4的源极与所述第七NOMS管N7的漏极相连，所述第四PMOS管P4的栅极接外部的第二控制信号源。
其中，第一控制信号SAMP和第二控制信号SAMPB均为采样控制信号，且SAMPB为SAMP的反，VIP为输入信号，VOUT为输出信号
工作原理：当第一控制信号SAMP为低电平时，第一PMOS管P1和第五NMOS管N5间导通，紧接着第三PMOS管P3被拉进截止区，VG电压被拉到低电平，第二NMOS管N2、第六NOMS管N6和开关管MSW进入截止区。与此同时，第四NMOS管N4和第二PMOS管P2进入深线性区，自举电容C1上下极板被充电到VDD和GND,第四PMOS管P4处于截止区。
当第一控制信号SAMP由低电平变成高电平时，第一PMOS管P1、第四NMOS管N4和第五NMOS管N5关断，第一NOMS管N1导通。第三PMOS管P3的栅极电荷逐渐减少，电压下降直至导通。第三PMOS管P3导通后VG电压抬升，第六NOMS管N6导通。输入信号经过第六NOMS管N6、C1和第三PMOS管P3组成自举电路环。开关管MSW的Vgs电压约等于一个VDD的电压。此时，第四PMOS管P4处于导通状态。设MSW的导通阻抗为R1，第四PMOS管P4的导通阻抗为R2，则总的采样开关的导通阻抗为R＝(R1+R2)/(R1*R2)。如图2所示，可知，随输入信号的增大导通电阻实现一定程度的减小效果。
表1为本实用新型实施例中的采用自举采样开关电路与传统采样开关下动态性能的数据对比，由表中结果可知在不同信号频率下，采用本发明的自举采样开关电路精度高于传统方法，且随着输入信号频率的提高，采用本发明对精度提升程度也逐渐增大。
表1为本实用新型与传统方式的数据对比表
实验组 信号频率/kHz 传统精度/bit 本实用精度/bit 对比差值/bit
1 11.71875 16.36 16.71 0.35
2 19.53125 16.12 16.57 0.45
3 27.34375 15.86 16.4 0.54
4 42.96875 15.4 16.04 0.64
5 50.78125 15.2 15.87 0.67
6 66.40625 14.86 15.57 0.71
7 74.21875 14.72 15.44 0.72
8 89.84375 14.46 15.19 0.73
9 113.28125 14.14 14.89 0.75

Claims (5)

1.一种自举采样开关电路，其特征在于，包括：互补驱动模块（10）、栅压自举模块（20）、电荷泄放模块（30）和采样开关传输控制模块（40）；其中，
所述互补驱动模块（10）根据外部的第一控制信号SAMP，产生控制所述栅压自举模块充放电的驱动电压；
所述栅压自举模块（20）根据所述驱动电压，产生一自举电压以控制所述采样开关传输控制模块的导通电阻 ；
所述电荷泄放模块（30）根据外部的第二控制信号SAMPB，给所述栅压自举模块的电荷泄放提供通道，外部的所述第一控制信号SAMP与外部的所述第二控制信号SAMPB互补；
所述采样开关传输控制模块（40）根据外部的第二控制信号SAMPB以及所述栅压自举模块输出的所述自举电压，产生恒定的导通电阻。
2.根据权利要求1所述的自举采样开关电路，其特征在于，所述互补驱动模块（10）包括第一PMOS管P1和第一NOMS管N1，所述第一PMOS管P1的漏极与所述第一NOMS管N1的漏极相连并向所述栅压自举模块输出所述驱动电压，所述第一PMOS管P1的栅极和第一NOMS管N1的栅极均与外部的第一控制信号源相连。
3.根据权利要求2所述的自举采样开关电路，其特征在于，所述栅压自举模块（20）包括：第二PMOS管P2、第三PMOS管P3、第二NMOS管N2、第三NMOS管N3和电容器，其中，所述第二PMOS管P2的漏极分别与所述第三PMOS管P3的源极、所述电容器的第一端相连；所述第三NMOS管N3的栅极分别与所述第二PMOS管P2的源极、所述第一PMOS管P1的源极相连；所述第二PMOS管P2的栅极分别与所述第三NMOS管N3的漏极、所述第三PMOS管P3的漏极、所述第二NMOS管N2的栅极相连；所述第三PMOS管P3的栅极分别与所述第二NMOS管N2的漏极、所述第一NOMS管N1的漏极相连；所述第二NMOS管N2的源极分别与所述电容器的第二端、所述第一NOMS管N1的源极相连，其中，所述第三NMOS管N3的源极向所述电荷泄放模块输出第一中间电信号，所述电容器的第二端向所述电荷泄放模块输出第二中间电信号。
4.根据权利要求3所述的自举采样开关电路，其特征在于，所述电荷泄放模块（30）包括：第四NMOS管N4和第五NMOS管N5，其中，所述第五NMOS管N5的漏极与所述第三NMOS管N3的源极相连以接收所述第一中间电信号，所述第四NMOS管N4与所述电容器的第二端相连以接收所述第二中间电信号，所述第五NMOS管N5的栅极和所述第四NMOS管N4的栅极均与外部的第二控制信号源相连，所述第五NMOS管N5的源极和所述第四NMOS管N4的源极均接地端。
5.根据权利要求4所述的自举采样开关电路，其特征在于，所述采样开关传输控制模块（40）包括：第六NOMS管N6、第七NOMS管N7和第四PMOS管P4，所述第六NOMS管N6的漏极和所述第七NOMS管N7的源极相连，所述第六NOMS管N6的栅极和所述第七NOMS管N7的栅极相连并接收所述第三PMOS管P3的漏极输出的自举电压，所述第六NOMS管N6的源极与所述第二NMOS管N2的源极相连，所述第四PMOS管P4的漏极与所述第六NOMS管N6的漏极相连，所述第四PMOS管P4的源极与所述第七NOMS管N7的漏极相连，所述第四PMOS管P4的栅极接外部的第二控制信号源。
CN202221181522.2U 2022-05-17 2022-05-17 一种自举采样开关电路 Active CN217486472U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202221181522.2U CN217486472U (zh) 2022-05-17 2022-05-17 一种自举采样开关电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202221181522.2U CN217486472U (zh) 2022-05-17 2022-05-17 一种自举采样开关电路

Publications (1)

Publication Number Publication Date
CN217486472U true CN217486472U (zh) 2022-09-23

Family

ID=83310683

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202221181522.2U Active CN217486472U (zh) 2022-05-17 2022-05-17 一种自举采样开关电路

Country Status (1)

Country Link
CN (1) CN217486472U (zh)

Similar Documents

Publication Publication Date Title
CN110149111B (zh) 一种自举开关电路及其控制方法
CN107370487B (zh) 一种基于nmos管的栅压自举开关电路
CN101562453B (zh) 一种模拟采样开关及模数转换器
CN105187039B (zh) 一种cmos栅压自举开关电路
CN101977046A (zh) 自举采样开关电路和自举电路
CN112383292B (zh) 一种高速高线性度栅压自举开关电路
CN108777579B (zh) 栅压自举开关
CN108155899B (zh) 一种栅压自举开关电路
CN112671382B (zh) 一种栅压自举开关电路
CN104158526B (zh) 一种提高mos管模拟开关线性度的方法及mos管模拟开关电路
CN111245413B (zh) 一种高速高线性度的栅压自举开关电路
CN112953503B (zh) 一种高线性度的栅压自举开关电路
CN106027030B (zh) 一种高速高线性全差分跟随器
CN111614356B (zh) 栅压自举采样电路
CN110690884A (zh) 一种采用cmos传输门的栅压自举开关电路
CN217486472U (zh) 一种自举采样开关电路
CN101764605A (zh) 负电压电平切换电路
CN115987267A (zh) 一种高线性度采样开关电路
CN112885286B (zh) 一种减少显示缺陷的gip电路及其控制方法
CN213693674U (zh) 应用于超低功耗模数转换器的栅压自举开关电路
CN111835298B (zh) 一种差分跟随器控制电路
CN108075775B (zh) 栅压自举输出开关电路及采样电路
CN110690820B (zh) 一种用于Buck电路的上管栅源电压采样电路
CN112350552B (zh) 一种输出峰值电流不受电源电压变化影响的mosfet驱动器
CN106067805B (zh) 一种时钟信号电平位移电路

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant