CN101533623A - 可抑制临界电压漂移的闸极驱动电路 - Google Patents

Abstract

本发明适用于闸极驱动电路技术领域，提供了一种可抑制临界电压漂移的闸极驱动电路，用以提供多闸极信号至多闸极线，所述闸极驱动电路包括多级移位寄存器，每一级移位寄存器包括上拉单元、储能单元、缓冲单元、放电单元、下拉单元、控制单元与信号切换单元。上拉单元根据驱动控制电压及第一频率上拉闸极信号；缓冲单元用以接收输入信号；储能单元根据输入信号执行充电程序以提供驱动控制电压；放电单元根据控制信号下拉驱动控制电压；下拉单元根据控制信号下拉闸极信号；控制单元根据输入信号及反相于第一频率的第二频率产生控制信号；信号切换单元根据第一频率切换控制信号。

Description

可抑制临界电压漂移的闸极驱动电路

技术领域

本发明属于闸极驱动电路技术领域，尤指涉及一种可抑制临界电压漂移的闸极驱动电路。

背景技术

液晶显示装置(Liquid Crystal Display；LCD)是目前广泛使用的一种平面显示器，其具有外型轻薄、省电以及无辐射等优点。液晶显示装置的工作原理是利用改变液晶层两端的电压差来改变液晶层内的液晶分子的排列状态，用以改变液晶层的透光率，再配合背光模块所提供的光源以显示影像。一般而言，液晶显示装置包括有多个像素单元、闸极驱动电路以及源极驱动电路。源极驱动电路用以提供多个数据信号。闸极驱动电路包括多级移位寄存器，用来提供多个闸极驱动信号以控制多个数据信号写入至多个像素单元。因此，闸极驱动电路即为控制数据信号写入操作的关键性组件。

图1是现有技术提供的闸极驱动电路的示意图。如图1所示，为方便说明，闸极驱动电路100只显示第(N-1)级移位寄存器111、第N级移位寄存器112及第(N+1)级移位寄存器113，其中只有第N级移位寄存器112显示内部功能单元架构。第N级移位寄存器112用以根据第一频率CK1、第二频率CK2与门极信号SGn-1产生闸极信号SGn。闸极信号SGn经由闸极线GLn馈入至像素数组101的对应像素单元，用以控制数据线DLi的数据信号的写入操作。此外，闸极信号SGn另被传输至第(N+1)级移位寄存器113，用以作为储能第(N+1)级移位寄存器113所需的起始脉冲信号。第N级移位寄存器112包括上拉单元120、储能单元135、缓冲单元140、下拉单元150、放电单元155以及控制单元160。储能单元135用来根据缓冲单元140所接收的闸极信号SGn-1执行充电程序，进而产生驱动控制电压VQn。上拉单元120即根据驱动控制电压VQn及第一频率CK1以上拉闸极线GLn的闸极信号SGn。控制单元160包括多个晶体管，用以根据闸极信号SGn-1及反相于第一频率CK1的第二频率CK2产生控制信号SCn。放电单元155即用来根据控制信号SCn，对储能单元135执行放电程序以下拉驱动控制电压VQn至低电源电压Vss。下拉单元150则根据控制信号SCn以下拉闸极信号SGn至低电源电压Vss。

然而，在闸极驱动电路100的运作中，除了第N级移位寄存器112被触发以产生高电压准位的闸极信号SGn的时段，其余时间控制信号SCn均在高电压准位以致能下拉单元150及放电单元155。亦即，下拉单元150及放电单元155的晶体管151，156长时间维持在导通状态，所以容易导致临界电压漂移，进而降低闸极驱动电路100的可靠度及使用寿命。

发明内容

本发明的目的在于提供一种可抑制临界电压漂移的闸极驱动电路，旨在解决现有技术容易导致临界电压漂移，进而降低闸极驱动电路的可靠度及使用寿命的问题。

本发明是这样实现的，一种可抑制临界电压漂移的闸极驱动电路，用以提供多个闸极信号至多条闸极线，所述闸极驱动电路包括多级移位寄存器，所述多级移位寄存器的第N级移位寄存器包括：

上拉单元，电连接于第N闸极线，用以根据驱动控制电压及第一频率将第N闸极信号上拉至高电压准位；

缓冲单元，用以接收输入信号；

储能单元，电连接于上拉单元及缓冲单元，用来根据输入信号执行充电程序，以提供驱动控制电压至上拉单元；

放电单元，电连接于储能单元，用以根据控制信号或第(N+1)级移位寄存器所产生的第(N+1)闸极信号将驱动控制电压下拉至低电源电压；

下拉单元，电连接于第N闸极线，用以根据控制信号将第N闸极信号下拉至低电源电压；

控制单元电连接于放电单元与下拉单元，用以根据输入信号及反相于第一频率的第二频率产生控制信号；

信号切换单元电连接于控制单元，用以根据第一频率将控制信号切换至低电源电压。

本发明的另一目的在于提供另一种可抑制临界电压漂移的闸极驱动电路，用以提供多个闸极信号至多条闸极线，所述闸极驱动电路包括多级移位寄存器，所述多级移位寄存器的第N级移位寄存器包括：

上拉单元，电连接于第N闸极线，用以根据驱动控制电压及第一频率将第N闸极信号上拉至高电压准位；

缓冲单元，用以接收输入信号；

储能单元，电连接于上拉单元及缓冲单元，用来根据输入信号执行充电程序，以提供驱动控制电压至上拉单元；

放电单元，电连接于储能单元，用以根据第(N+1)级移位寄存器所产生的第(N+1)闸极信号将驱动控制电压下拉至低电源电压；

下拉单元，电连接于第N闸极线，用以根据控制信号将第N闸极信号下拉至低电源电压；

控制单元，电连接于下拉单元，用以根据第一频率与第N闸极信号产生控制信号；

信号切换单元电连接于控制单元，用以根据反相于所述第一频率的第二频率将控制信号切换至低电源电压。

在本发明中，闸极驱动电路利用额外的信号切换单元将控制信号周期性地切换于高电压准位与低电压准位之间，所以可显著降低相关晶体管的临界电压漂移，进而提高闸极驱动电路的可靠度及使用寿命。

附图说明

图1是现有技术提供的闸极驱动电路的示意图；

图2是本发明第一实施例提供的闸极驱动电路的示意图；

图3是图2提供的闸极驱动电路的工作相关信号波形图，其中横轴为时间轴；

图4是本发明第二实施例提供的闸极驱动电路的示意图；

图5是本发明第三实施例提供的闸极驱动电路的示意图；

图6是本发明第四实施例提供的闸极驱动电路的示意图；

图7是本发明第五实施例提供的闸极驱动电路的示意图；

图8是图7提供的闸极驱动电路的工作相关信号波形图，其中横轴为时间轴；

图9是本发明第六实施例的闸极驱动电路的示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。

在本发明实施例中，闸极驱动电路利用额外的信号切换单元将控制信号周期性地切换于高电压准位与低电压准位之间，所以可显著降低相关晶体管的临界电压漂移，进而提高闸极驱动电路的可靠度及使用寿命。

图2是本发明第一实施例提供的闸极驱动电路的示意图。如图2所示，闸极驱动电路200包括多级移位寄存器，为方便说明，闸极驱动电路200只显示第(N-1)级移位寄存器211、第N级移位寄存器212及第(N+1)级移位寄存器213，其中只有第N级移位寄存器212显示内部功能单元架构，其余级移位寄存器雷同于第N级移位寄存器212，所以不另赘述。第(N-1)级移位寄存器211用以提供闸极信号SGn-1，第N级移位寄存器212用以提供闸极信号SGn，第(N+1)级移位寄存器213用以提供闸极信号SGn+1。闸极信号SGn-1经由闸极线GLn-1馈入至像素数组201的像素单元205，用以控制数据线DLi的数据信号写入至像素单元205。闸极信号SGn经由闸极线GLn馈入至像素数组201的像素单元305，用以控制数据线DLi的数据信号写入至像素单元305。闸极信号SGn+1经由闸极线GLn+1馈入至像素数组201的像素单元405，用以控制数据线DLi的数据信号写入至像素单元405。

第N级移位寄存器212包括上拉单元220、储能单元235、缓冲单元240、放电单元250、下拉单元255、控制单元260、辅助下拉单元265与信号切换单元270。上拉单元220电连接于闸极线GLn，用以根据驱动控制电压VQn及第一频率CK1以上拉闸极线GLn的闸极信号SGn。缓冲单元240电连接于第(N-1)级移位寄存器211以接收闸极信号SGn-1，亦即，第N级移位寄存器212是以闸极信号SGn-1作为储能所需的起始脉冲信号。储能单元235电连接于上拉单元220及缓冲单元240，用来根据闸极信号SGn-1执行充电程序，并据以提供驱动控制电压VQn至上拉单元220。控制单元260电连接于放电单元250与下拉单元255，用以根据闸极信号SGn-1及反相于第一频率CK1的第二频率CK2产生控制信号SCn。放电单元250电连接于储能单元235，用来根据控制信号SCn执行放电程序以下拉驱动控制电压VQn至低电源电压Vss。下拉单元255电连接于闸极线GLn，用来根据控制信号SCn以下拉闸极信号SGn至低电源电压Vss。辅助下拉单元265亦电连接于闸极线GLn，用来根据闸极信号SGn+1以下拉闸极信号SGn至低电源电压Vss。信号切换单元270电连接于控制单元260，用来根据第一频率CK1以切换控制信号SCn至低电源电压Vss。

在图2的实施例中，缓冲单元240包括缓冲晶体管242，上拉单元220包括第一开关221，储能单元235包括电容236，放电单元250包括第二开关251，下拉单元255包括第三开关256，辅助下拉单元265包括第四开关266，控制单元260包括第五开关261与第六开关262，信号切换单元270包括第七开关271。缓冲晶体管242包括第一端、第二端与门极端，其中第一端电连接于第(N-1)级移位寄存器211以接收闸极信号SGn-1，闸极端电连接于第一端，第二端电连接于电容236。第一开关221包括第一端、第二端与门极端，其中第一端用以接收第一频率CK1，闸极端电连接于缓冲晶体管242的第二端，第二端电连接于闸极线GLn。电容236包括第一端与第二端，其中第一端电连接于第一开关221的闸极端，第二端电连接于第一开关221的第二端。

第二开关251包括第一端、第二端与门极端，其中第一端电连接于电容236的第一端，第二端用以接收低电源电压Vss，闸极端电连接于控制单元260以接收控制信号SCn。第三开关256包括第一端、第二端与门极端，其中第一端电连接于第一开关221的第二端，第二端用以接收低电源电压Vss，闸极端电连接于控制单元260以接收控制信号SCn。第四开关266包括第一端、第二端与门极端，其中第一端电连接于第一开关221的第二端，第二端用以接收低电源电压Vss，闸极端用以接收闸极信号SGn+1。第五开关261包括第一端、第二端与门极端，其中第一端用以接收高电源电压Vdd，第二端电连接于第二开关251的闸极端与第三开关256的闸极端，闸极端用以接收第二频率CK2。第五开关261用以根据第二频率CK2上拉控制信号SCn至高电源电压Vdd。第六开关262包括第一端、第二端与门极端，其中第一端电连接于第五开关261的第二端，第二端用以接收低电源电压Vss，闸极端用以接收闸极信号SGn-1。第六开关262用以根据闸极信号SGn-1下拉控制信号SCn至低电源电压Vss。第七开关271包括第一端、第二端与门极端，其中第一端电连接于第五开关261的第二端，第二端用以接收低电源电压Vss，闸极端用以接收第一频率CK1。第七开关271用以根据第一频率CK1切换控制信号SCn至低电源电压Vss。第一开关221至第七开关271为薄膜晶体管(Thin Film Transistor)、金氧半场效晶体管(Metal Oxide Semiconductor Field Effect Transistor)、或接面场效晶体管(Junction Field Effect Transistor)。

图3为图2提供的闸极驱动电路的工作相关信号波形图，其中横轴为时间轴。在图3中，由上往下的信号分别为第一频率CK1、第二频率CK2、闸极信号SGn-1、闸极信号SGn、闸极信号SGn+1、驱动控制电压VQn以及控制信号SCn。

如图3所示，于时段T1内，闸极信号SGn-1由低准位上升至高准位，缓冲晶体管242切换为导通状态，使驱动控制电压VQn也跟着从低电压上升至第一高电压Vh1。同时，闸极信号SGn-1的高准位可导通第六开关262以下拉控制信号SCn至低电源电压Vss。于时段T2内，因闸极信号SGn-1由高准位降至低准位，缓冲晶体管242切换为截止状态，使驱动控制电压VQn为浮接电压，又因第一频率CK1切换至高准位，所以可通过第一开关221的组件电容耦合作用，将驱动控制电压VQn由第一高电压Vh1上拉至第二高电压Vh2，并据以导通第一开关221，将闸极信号SGn由低准位上拉至高准位。此时，第一频率CK1亦导通第七开关271以切换控制信号SCn至低电源电压Vss，进而使第二开关251截止，用来确保第一开关221的闸极端在浮接状态。

于时段T3内，第二频率CK2切换至高准位，所以第五开关261导通以上拉控制信号SCn至高电源电压Vdd，进而导通第二开关251以下拉驱动控制电压VQn至低电源电压Vss，并导通第三开关256以下拉闸极信号SGn至低电源电压Vss。此外，因第(N+1)级移位寄存器213利用闸极信号SGn作为储能所需的起始脉冲信号而于时段T3内产生高准位的闸极信号SGn+1，所以第四开关266亦导通以下拉闸极信号SGn至低电源电压Vss。

于时段T4内，第二频率CK2切换为低准位使第五开关261截止。此时，第一频率CK1切换至高准位，所以第七开关271导通以切换控制信号SCn至低电源电压Vss，进而截止第二开关251及第三开关256。于时段T5内，第一频率CK1切换为低准位使第七开关271截止。此时，第二频率CK2切换至高准位，所以第五开关261导通以上拉控制信号SCn至高电源电压Vdd，进而导通第二开关251以下拉驱动控制电压VQn至低电源电压Vss，并导通第三开关256以下拉闸极信号SGn至低电源电压Vss。其后，在闸极信号SGn持续低准位的状态下，周期性地执行上述于时段T4及T5内的电路操作，亦即，第五开关261及第七开关271交互导通以将控制信号SCn周期性地切换于高电源电压Vdd与低电源电压Vss的间。所以，通过第五开关261及第七开关271的交互导通工作模式，可显著降低临界电压漂移，进而提高闸极驱动电路200的可靠度及使用寿命。

图4为本发明第二实施例提供的闸极驱动电路的示意图。如图4所示，闸极驱动电路300包括多级移位寄存器，为方便说明，闸极驱动电路300仍只显示第(N-1)级移位寄存器311、第N级移位寄存器312及第(N+1)级移位寄存器313。相较于图2所示的闸极驱动电路200，第(N-1)级移位寄存器311另用以提供起始脉冲信号STn-1，第N级移位寄存器312另用以提供起始脉冲信号STn，第(N+1)级移位寄存器313另用以提供起始脉冲信号STn+1。起始脉冲信号STn-1的波形实质上同于闸极信号SGn-1的波形，起始脉冲信号STn的波形实质上同于闸极信号SGn的波形，起始脉冲信号STn+1的波形实质上同于闸极信号SGn+1的波形。相较于图2所示的第N级移位寄存器212，第N级移位寄存器312另包括进位单元280及重置单元295。进位单元280包括第八开关281，用来根据驱动控制电压VQn及第一频率CK1产生起始脉冲信号STn馈入至第(N+1)级移位寄存器313。第八开关281包括第一端、第二端与门极端，其中第一端用以接收第一频率CK1，闸极端电连接于电容236的第一端，第二端用以输出起始脉冲信号STn至第(N+1)级移位寄存器313。重置单元295包括第九开关296，用来根据重置信号Sre将驱动控制电压VQn重置为低电源电压Vss。第九开关296包括第一端、第二端与门极端，其中第一端电连接于电容236的第一端，闸极端用以接收重置信号Sre，第二端用以接收低电源电压Vss。第八开关281及第九开关296为薄膜晶体管、金氧半场效晶体管、或接面场效晶体管。此外，缓冲晶体管242的第一端则电连接于第(N-1)级移位寄存器311以接收起始脉冲信号STn-1。其余级移位寄存器同理类推。除上述外，每一级移位寄存器的内部电连接关系基本上均雷同于图2所示的第N级移位寄存器212，而闸极驱动电路300的工作相关信号波形也同于图3所示的信号波形，所以不再赘述。

图5为本发明第三实施例提供的闸极驱动电路的示意图。如图5所示，闸极驱动电路400包括多级移位寄存器，为方便说明，闸极驱动电路400仍只显示第(N-1)级移位寄存器411、第N级移位寄存器412及第(N+1)级移位寄存器413。相较于图4所示的第N级移位寄存器312，第N级移位寄存器412另包括稳压单元290。稳压单元290包括第十开关291、第十一开关292及第十二开关293，用来抑制闸极信号SGn的涟波电压。第十开关291包括第一端、第二端与门极端，其中第一端用以接收起始脉冲信号STn-1，第二端电连接于缓冲晶体管242的第二端，闸极端用以接收第二频率CK2。第十一开关292包括第一端、第二端与门极端，其中第一端电连接于第十开关291的第二端，第二端电连接于第一开关221的第二端，闸极端用以接收第一频率CK1。第十二关293包括第一端、第二端与门极端，其中第一端电连接于第十一开关292的第二端，第二端用以接收低电源电压Vss，闸极端用以接收第二频率CK2。第十开关291、第十一开关292及第十二开关293为薄膜晶体管、金氧半场效晶体管、或接面场效晶体管。基本上，稳压单元290为现有技术，所以不再细述其电路工作原理。其余级移位寄存器同理类推。除上述外，每一级移位寄存器的内部电连接关系基本上均雷同于图4所示的第N级移位寄存器312，而闸极驱动电路400的工作相关信号波形也同于图3所示的信号波形，所以不再赘述。

图6为本发明第四实施例提供的闸极驱动电路的示意图。如图6所示，闸极驱动电路500包括多级移位寄存器，为方便说明，闸极驱动电路500仍只显示第(N-1)级移位寄存器511、第N级移位寄存器512及第(N+1)级移位寄存器513，其中只有第N级移位寄存器512显示内部功能单元架构，其余级移位寄存器雷同于第N级移位寄存器512，所以不另赘述。相较于图5所示的第N级移位寄存器412，第N级移位寄存器512是将放电单元250置换为放电单元550，其余不变。放电单元550包括第二开关551，用来根据闸极信号SGn+1执行放电程序以下拉驱动控制电压VQn至低电源电压Vss。第二开关551包括第一端、第二端与门极端，其中第一端电连接于电容236的第一端，第二端用以接收低电源电压Vss，闸极端电连接于闸极线GLn+1以接收闸极信号SGn+1。其余级移位寄存器同理类推。除上述外，每一级移位寄存器的内部电连接关系基本上均雷同于图5所示的第N级移位寄存器412，而闸极驱动电路500的工作相关信号波形也同于图3所示的信号波形，所以不再赘述。

图7为本发明第五实施例提供的闸极驱动电路的示意图。如图7所示，闸极驱动电路600包括多级移位寄存器，为方便说明，闸极驱动电路600仍只显示第(N-1)级移位寄存器611、第N级移位寄存器612及第(N+1)级移位寄存器613，其中只有第N级移位寄存器612显示内部功能单元架构，其余级移位寄存器雷同于第N级移位寄存器612，所以不另赘述。第(N-1)级移位寄存器611用以提供闸极信号SGn-1，第N级移位寄存器612用以提供闸极信号SGn，第(N+1)级移位寄存器613用以提供闸极信号SGn+1。

第N级移位寄存器612包括上拉单元620、储能单元635、缓冲单元640、放电单元650、下拉单元655、控制单元680、辅助下拉单元665、信号切换单元670与稳压单元690。上拉单元620电连接于闸极线GLn，用以根据驱动控制电压VQn及第一频率CK1以上拉闸极线GLn的闸极信号SGn。缓冲单元640电连接于第(N-1)级移位寄存器611以接收闸极信号SGn-1，亦即，第N级移位寄存器612是以闸极信号SGn-1作为储能所需的起始脉冲信号。储能单元635电连接于上拉单元620及缓冲单元640，用来根据闸极信号SGn-1执行充电程序，并据以提供驱动控制电压VQn至上拉单元620。控制单元680电连接于下拉单元655，用以根据第一频率CK1与门极信号SGn产生控制信号SCn。下拉单元655电连接于闸极线GLn，用来根据控制信号SCn以下拉闸极信号SGn至低电源电压Vss。辅助下拉单元665亦电连接于闸极线GLn，用来根据闸极信号SGn+1以下拉闸极信号SGn至低电源电压Vss。信号切换单元670电连接于控制单元680，用来根据第二频率CK2以切换控制信号SCn至低电源电压Vss。放电单元650电连接于储能单元635，用来根据闸极信号SGn+1执行放电程序以下拉驱动控制电压VQn至低电源电压Vss。稳压单元690电连接于储能单元635与门极线GLn，用来抑制闸极信号SGn的涟波电压。

在图7的实施例中，缓冲单元640包括缓冲晶体管642，上拉单元620包括第一开关621，储能单元635包括电容636，放电单元650包括第二开关651，下拉单元655包括第三开关656，辅助下拉单元665包括第四开关666，信号切换单元670包括第五开关671，稳压单元690包括第六开关691、第七开关692与第八开关693，控制单元680包括第九开关681、第十开关682、第十一开关683、第十二开关684、第一电容686以及第二电容688。缓冲晶体管642及第一开关621至第十二开关684为薄膜晶体管、金氧半场效晶体管、或接面场效晶体管。

缓冲晶体管642包括第一端、第二端与门极端，其中第一端电连接于第(N-1)级移位寄存器611以接收闸极信号SGn-1，闸极端电连接于第一端，第二端电连接于电容636。第一开关621包括第一端、第二端与门极端，其中第一端用以接收第一频率CK1，闸极端电连接于缓冲晶体管642的第二端，第二端电连接于闸极线GLn。电容636包括第一端与第二端，其中第一端电连接于第一开关621的闸极端，第二端电连接于第一开关621的第二端。

第二开关651包括第一端、第二端与门极端，其中第一端电连接于电容636的第一端，第二端用以接收低电源电压Vss，闸极端电连接于闸极线GLn+1以接收闸极信号SGn+1。第三开关656包括第一端、第二端与门极端，其中第一端电连接于第一开关621的第二端，第二端用以接收低电源电压Vss，闸极端电连接于控制单元680以接收控制信号SCn。第四开关666包括第一端、第二端与门极端，其中第一端电连接于第一开关621的第二端，第二端用以接收低电源电压Vss，闸极端电连接于闸极线GLn+1以接收闸极信号SGn+1。第五开关671包括第一端、第二端与门极端，其中第一端电连接于第三开关656的闸极端，第二端用以接收低电源电压Vss，闸极端用以接收第二频率CK2。第五开关671用以根据第二频率CK2切换控制信号SCn至低电源电压Vss。

第六开关691包括第一端、第二端与门极端，其中第一端用以接收闸极信号SGn-1，第二端电连接于缓冲晶体管642的第二端，闸极端用以接收第二频率CK2。第七开关692包括第一端、第二端与门极端，其中第一端电连接于第六开关691的第二端，第二端电连接于第一开关621的第二端，闸极端用以接收第一频率CK1。第八开关693包括第一端、第二端与门极端，其中第一端电连接于第七开关692的第二端，第二端用以接收低电源电压Vss，闸极端用以接收第二频率CK2。

第九开关681包括第一端、第二端与门极端，其中第一端用以接收第一频率CK1，闸极端电连接于第一端。第十开关682包括第一端、第二端与门极端，其中第一端电连接于第九开关681的第二端，闸极端用以接收闸极信号SGn，第二端用以接收低电源电压Vss。第十一开关683包括第一端、第二端与门极端，其中第一端用以接收第一频率CK1，闸极端电连接于第九开关681的第二端，第二端电连接于第三开关656的闸极端。第一电容686电连接于第十一开关683的第一端与闸极端的间。第二电容688电连接于第十一开关683的闸极端与第二端的间。第十二开关684包括第一端、第二端与门极端，其中第一端电连接于第十一开关683的第二端，闸极端电连接于第十开关682的闸极端，第二端用以接收低电源电压Vss。

图8为图7提供的闸极驱动电路的工作相关信号波形图，其中横轴为时间轴。在图8中，由上往下的信号分别为第一频率CK1、第二频率CK2、闸极信号SGn-1、闸极信号SGn、闸极信号SGn+1、驱动控制电压VQn、控制信号SCn以及控制信号SCnx。如图8所示，于时段T1内，闸极信号SGn-1由低准位上升至高准位，缓冲晶体管642切换为导通状态，使驱动控制电压VQn也跟着从低电压上升至第一高电压Vh1。此时，具高准位的第二频率CK2可导通第五晶体管671，用以切换控制信号SCn至低电源电压Vss。

于时段T2内，因闸极信号SGn-1由高准位降至低准位，缓冲晶体管642切换为截止状态，使驱动控制电压VQn为浮接电压，又因第一频率CK1切换至高准位，所以可通过第一开关621的组件电容耦合作用，将驱动控制电压VQn由第一高电压Vh1上拉至第二高电压Vh2，并据以导通第一开关621，将闸极信号SGn由低准位上拉至高准位。此时，具高准位的闸极信号SGn可导通第十二开关684，用以下拉控制信号SCn至低电源电压Vss，进而截止第三开关656以保持高准位的闸极信号SGn。于时段T3内，第二频率CK2切换为高准位以导通第五晶体管671，用以保持控制信号SCn于低电源电压Vss。此外，因第(N+1)级移位寄存器613利用闸极信号SGn作为储能所需的起始脉冲信号而于时段T3内产生高准位的闸极信号SGn+1，所以可导通第四开关666以下拉闸极信号SGn至低电源电压Vss。

于时段T4内，第二频率CK2切换为低准位以截止第五开关671。此时，第一频率CK1切换为高准位使控制单元680输出高准位的控制信号SCn，用来导通第三开关656以下拉闸极信号SGn至低电源电压Vss。于时段T5内，第二频率CK2切换为高准位使第五开关671导通，用以切换控制信号SCn至低电源电压Vss，进而切换第三开关656为截止状态。其后，在闸极信号SGn持续低准位的状态下，周期性地执行上述于时段T4及T5内的电路操作，亦即，第五开关671周期性地导通以周期性地下拉控制信号SCn至低电源电压Vss，进而周期性地导通第三开关656以周期性地切换闸极信号SGn至低电源电压Vss。

请继续参考图8，控制信号SCnx的波形为闸极驱动电路600在省略信号切换单元670的电路运作下，控制单元680的输出信号波形。如图8所示，控制信号SCnx在闸极信号SGn持续低准位时的波形，为相当不理想的充放电波形，而且若设定不适当的第一电容686与第二电容688的容值比，控制信号SCnx的波形会更不理想。不理想的控制信号SCnx的波形会造成第三开关656不正常开关运作，导致临界电压漂移，降低电路的可靠度及使用寿命。相较于控制信号SCnx，控制信号SCn在闸极信号SGn持续低准位时的波形，呈现理想的方波，所以可使第三开关656执行周期性的正常开关运作。换句话说，通过信号切换单元670的运作可显著降低第三开关656的临界电压漂移，进而提高闸极驱动电路600的可靠度及使用寿命。

图9为本发明第六实施例提供的闸极驱动电路的示意图。如图9所示，闸极驱动电路700包括多级移位寄存器，为方便说明，闸极驱动电路700仍只显示第(N-1)级移位寄存器711、第N级移位寄存器712及第(N+1)级移位寄存器713。相较于图7所示的闸极驱动电路600，第(N-1)级移位寄存器711另用以提供起始脉冲信号STn-1，第N级移位寄存器712另用以提供起始脉冲信号STn，第(N+1)级移位寄存器713另用以提供起始脉冲信号STn+1。每一起始脉冲信号的波形实质上是同于对应闸极信号的波形。相较于图7所示的第N级移位寄存器612，第N级移位寄存器712另包括进位单元675及重置单元695。进位单元675包括第十三开关676，用来根据驱动控制电压VQn及第一频率CK1产生起始脉冲信号STn馈入至第(N+1)级移位寄存器713。第十三开关676包括第一端、第二端与门极端，其中第一端用以接收第一频率CK1，闸极端电连接于电容636的第一端，第二端用以输出起始脉冲信号STn至第(N+1)级移位寄存器713。重置单元695包括第十四开关696，用来根据重置信号Sre将驱动控制电压VQn重置为低电源电压Vss。第十四开关696包括第一端、第二端与门极端，其中第一端电连接于电容636的第一端，闸极端用以接收重置信号Sre，第二端用以接收低电源电压Vss。第十三开关676及第十四开关696为薄膜晶体管、金氧半场效晶体管、或接面场效晶体管。此外，缓冲晶体管642的第一端与第六开关691的第一端电连接于第(N-1)级移位寄存器711以接收起始脉冲信号STn-1。其余级移位寄存器同理类推。除上述外，每一级移位寄存器的内部电连接关系基本上均雷同于图7所示的第N级移位寄存器612，而闸极驱动电路700的工作相关信号波形也同于图8所示的信号波形，所以不再赘述。

在本发明实施例中，本发明的闸极驱动电路利用额外的信号切换单元将控制信号周期性地切换于高电压准位与低电压准位之间，所以可显著降低相关晶体管的临界电压漂移，进而提高闸极驱动电路的可靠度及使用寿命。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种可抑制临界电压漂移的闸极驱动电路，用以提供多个闸极信号至多条闸极线，其特征在于，所述闸极驱动电路包括多级移位寄存器，所述多级移位寄存器的一第N级移位寄存器包括：

一上拉单元，电连接于所述闸极线的一第N闸极线，用以根据一驱动控制电压及一第一频率将所述闸极信号的一第N闸极信号上拉至一高电压准位；

一缓冲单元，用以接收一输入信号；

一储能单元，电连接于所述上拉单元及所述缓冲单元，用来根据所述输入信号执行一充电程序，以提供所述驱动控制电压至所述上拉单元，其中所述储能单元包括一电容；

一放电单元，电连接于所述储能单元，用以根据一控制信号或一第(N+1)级移位寄存器所产生的一第(N+1)闸极信号将所述驱动控制电压下拉至一低电源电压；

一下拉单元，电连接于所述第N闸极线，用以根据所述控制信号将所述第N闸极信号下拉至所述低电源电压；

一控制单元，电连接于所述放电单元与所述下拉单元，用以根据所述输入信号及反相于所述第一频率的一第二频率产生所述控制信号；与

一信号切换单元，电连接于所述控制单元，用以根据所述第一频率将所述控制信号切换至所述低电源电压。

2.如权利要求1所述的闸极驱动电路，其特征在于，所述信号切换单元包括一晶体管，所述晶体管包括：

一第一端，电连接于所述控制单元；

一闸极端，用以接收所述第一频率；与

一第二端，用以接收所述低电源电压；

所述上拉单元包括一晶体管，所述晶体管包括：

一第一端，用以接收所述第一频率；

一闸极端，电连接于所述储能单元以接收所述驱动控制电压；与

一第二端，电连接于所述第N闸极线。

3.如权利要求1所述的闸极驱动电路，其特征在于，所述缓冲单元包括一晶体管，所述晶体管包括：

一第一端，电连接于一第(N-1)级移位寄存器以接收一第(N-1)闸极信号；

一闸极端，电连接于所述第一端；与

一第二端，电连接于所述储能单元；

其中所述输入信号为所述第(N-1)闸极信号；

所述放电单元包括一晶体管，所述晶体管包括：

一第一端，电连接于所述储能单元；

一闸极端，用以接收所述第(N+1)闸极信号或者电连接于所述控制单元以接收所述控制信号；与

一第二端，用以接收所述低电源电压；

所述下拉单元包括一晶体管，所述晶体管包括：

一第一端，电连接于所述第N闸极线；

一闸极端，电连接于所述控制单元以接收所述控制信号；与

一第二端，用以接收所述低电源电压。

4.如权利要求1所述的闸极驱动电路，其特征在于，所述控制单元包括：一第一晶体管，所述第一晶体管包括：

一第一端，用以接收一高电源电压；

一闸极端，用以接收所述第二频率；与

一第二端，电连接于所述放电单元与所述下拉单元；与

一第二晶体管，所述第二晶体管包括：

一第一端，电连接于所述第一晶体管的第二端；

一闸极端，用以接收所述输入信号；与

一第二端，用以接收所述低电源电压。

5.如权利要求1所述的闸极驱动电路，其特征在于，所述第N级移位寄存器还包括：

一进位单元，电连接于所述储能单元，用来根据所述驱动控制电压及所述第一频率产生一第N起始脉冲信号，所述第N起始脉冲信号被发送至所述第(N+1)级移位寄存器的一缓冲单元；

其中，所述进位单元包括：

一晶体管，所述晶体管包括：

一第一端，用来接收所述第一频率；

一闸极端，电连接于所述储能单元以接收所述驱动控制电压；与

一第二端，电连接于所述第(N+1)级移位寄存器的缓冲单元；

其中，所述第N级移位寄存器的缓冲单元包括：

一晶体管，所述晶体管包括：

一第一端，用来接收一第(N-1)级移位寄存器的一进位单元所产生的一第(N-1)起始脉冲信号；

一闸极端，电连接于所述第一端；与

一第二端，电连接于所述储能单元；

其中所述输入信号为所述第(N-1)起始脉冲信号。

6.如权利要求1所述的闸极驱动电路，其特征在于，所述第N级移位寄存器还包括：

一辅助下拉单元，电连接于所述第N闸极线，用以根据所述第(N+1)闸极信号将所述第N闸极信号下拉至所述低电源电压；

所述辅助下拉单元包括一晶体管，所述晶体管包括：

一第一端，电连接于所述第N闸极线；

一闸极端，用以接收所述第(N+1)闸极信号；与

一第二端，用以接收所述低电源电压；

一稳压单元，电连接于所述储能单元，用来根据所述输入信号、所述第一频率及所述第二频率以抑制所述第N闸极信号的涟波电压；

其中所述稳压单元包括：

一第一晶体管，所述第一晶体管包括：

一第一端，用以接收所述输入信号；

一闸极端，用以接收所述第二频率；与

一第二端，电连接于所述缓冲单元；

一第二晶体管，所述第二晶体管包括：

一第一端，电连接于所述第一晶体管的第二端；

一闸极端，用以接收所述第一频率；与

一第二端，电连接于所述第N闸极线；与

一第三晶体管，包括：

一第一端，电连接于所述第二晶体管的第二端；

一闸极端，用以接收所述第二频率；与

一第二端，用以接收所述低电源电压；

一重置单元，电连接于所述储能单元，用来根据一重置信号将所述驱动控制电压重置为所述低电源电压；

其中所述第N级移位寄存器的重置单元包括：

一晶体管，所述晶体管包括：

一第一端，电连接于所述储能单元；

一闸极端，用以接收所述重置信号；与

一第二端，用以接收所述低电源电压。

7.一种可抑制临界电压漂移的闸极驱动电路，用以提供多个闸极信号至多条闸极线，其特征在于，所述闸极驱动电路包括多级移位寄存器，所述多级移位寄存器的一第N级移位寄存器包括：

一上拉单元，电连接于所述闸极线的一第N闸极线，用以根据一驱动控制电压及一第一频率将所述闸极信号的一第N闸极信号上拉至一高电压准位；

一缓冲单元，用以接收一输入信号；

一储能单元，电连接于所述上拉单元及所述缓冲单元，用来根据所述输入信号执行一充电程序，以提供所述驱动控制电压至所述上拉单元，其中所述储能单元包括一电容；

一放电单元，电连接于所述储能单元，用以根据一第(N+1)级移位寄存器所产生的一第(N+1)闸极信号将所述驱动控制电压下拉至一低电源电压；

一下拉单元，电连接于所述第N闸极线，用以根据一控制信号将所述第N闸极信号下拉至所述低电源电压；

一控制单元，电连接于所述下拉单元，用以根据所述第一频率与所述第N闸极信号产生所述控制信号；与

一信号切换单元，电连接于所述控制单元，用以根据反相于所述第一频率的一第二频率将所述控制信号切换至所述低电源电压。

8.如权利要求7所述的闸极驱动电路，其特征在于，所述信号切换单元包括：

一晶体管，所述晶体管包括：

一第一端，电连接于所述控制单元；

一闸极端，用以接收所述第二频率；与

一第二端，用以接收所述低电源电压；

所述上拉单元包括：

一晶体管，所述晶体管包括：

一第一端，用以接收所述第一频率；

一闸极端，电连接于所述储能单元以接收所述驱动控制电压；与

一第二端，电连接于所述第N闸极线。

9.如权利要求7所述的闸极驱动电路，其特征在于，所述缓冲单元包括：

一晶体管，所述晶体管包括：

一第一端，电连接于一第(N-1)级移位寄存器以接收一第(N-1)闸极信号；

一闸极端，电连接于所述第一端；与

一第二端，电连接于所述储能单元；

其中所述输入信号为所述第(N-1)闸极信号；

所述放电单元包括：

一晶体管，所述晶体管包括：

一第一端，电连接于所述储能单元；

一闸极端，用以接收所述第(N+1)闸极信号；与

一第二端，用以接收所述低电源电压；

所述下拉单元包括：

一晶体管，所述晶体管包括：

一第一端，电连接于所述第N闸极线；

一闸极端，电连接于所述控制单元以接收所述控制信号；与

一第二端，用以接收所述低电源电压；

所述控制单元包括：

一第一晶体管，包括：

一第一端，用以接收所述第一频率；

一闸极端，电连接于所述第一端；与

一第二端；

一第二晶体管，包括：

一第一端，电连接于所述第一晶体管的第二端；

一闸极端，用以接收所述第N闸极信号；与

一第二端，用以接收所述低电源电压；

一第三晶体管，包括：

一第一端，用以接收所述第一频率；

一闸极端，电连接于所述第一晶体管的第二端；与

一第二端，电连接于所述下拉单元；

一第四晶体管，包括：

一第一端，电连接于所述第三晶体管的第二端；

一闸极端，电连接于所述第二晶体管的闸极端；与

一第二端，用以接收所述低电源电压；

一第一电容，电连接于所述第三晶体管的第一端与闸极端的间；与

一第二电容，电连接于所述第三晶体管的闸极端与第二端的间。

10.如权利要求7所述的闸极驱动电路，其特征在于，所述第N级移位寄存器还包括：

一进位单元，电连接于所述储能单元，用来根据所述驱动控制电压及所述第一频率产生一第N起始脉冲信号，所述第N起始脉冲信号被发送至所述第(N+1)级移位寄存器的一缓冲单元；

所述第N级移位寄存器的进位单元包括：

一晶体管，所述晶体管包括：

一第一端，用来接收所述第一频率；

一闸极端，电连接于所述储能单元以接收所述驱动控制电压；与

一第二端，电连接于所述第(N+1)级移位寄存器的缓冲单元；

所述第N级移位寄存器的缓冲单元包括：

一晶体管，所述晶体管包括：

一第一端，用来接收一第(N-1)级移位寄存器的一进位单元所产生的一第(N-1)起始脉冲信号；

一闸极端，电连接于所述第一端；与

一第二端，电连接于所述储能单元；

其中所述输入信号为所述第(N-1)起始脉冲信号；

一辅助下拉单元，电连接于所述第N闸极线，用以根据所述第(N+1)闸极信号将所述第N闸极信号下拉至所述低电源电压；

所述辅助下拉单元包括：

一晶体管，所述晶体管包括：

一第一端，电连接于所述第N闸极线；

一闸极端，用以接收所述第(N+1)闸极信号；与

一第二端，用以接收所述低电源电压；

一稳压单元，电连接于所述储能单元，用来根据所述输入信号、所述第一频率及所述第二频率以抑制所述第N闸极信号的涟波电压；

所述稳压单元包括：

一第一晶体管，包括：

一第一端，用以接收所述输入信号；

一闸极端，用以接收所述第二频率；与

一第二端，电连接于所述缓冲单元；

一第二晶体管，包括：

一第一端，电连接于所述第一晶体管的第二端；

一闸极端，用以接收所述第一频率；与

一第二端，电连接于所述第N闸极线；与

一第三晶体管，包括：

一第一端，电连接于所述第二晶体管的第二端；

一闸极端，用以接收所述第二频率；与

一第二端，用以接收所述低电源电压；

一重置单元，电连接于所述储能单元，用来根据一重置信号将所述驱动控制电压重置为所述低电源电压；

所述第N级移位寄存器的重置单元包括：

一晶体管，所述晶体管包括：

一第一端，电连接于所述储能单元；

一闸极端，用以接收所述重置信号；与

一第二端，用以接收所述低电源电压。

Images