CN101512622A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN101512622A
CN101512622A CNA2007800334570A CN200780033457A CN101512622A CN 101512622 A CN101512622 A CN 101512622A CN A2007800334570 A CNA2007800334570 A CN A2007800334570A CN 200780033457 A CN200780033457 A CN 200780033457A CN 101512622 A CN101512622 A CN 101512622A
Authority
CN
China
Prior art keywords
aluminium alloy
ground floor
layer
film
aluminium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007800334570A
Other languages
English (en)
Other versions
CN101512622B (zh
Inventor
日野绫
后藤裕史
奥野博行
中井淳一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Publication of CN101512622A publication Critical patent/CN101512622A/zh
Application granted granted Critical
Publication of CN101512622B publication Critical patent/CN101512622B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53219—Aluminium alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种显示装置，其是在玻璃基板上配置了将透明导电膜与薄膜晶体管电连接的铝合金配线膜的显示装置，该铝合金配线膜具有包含第一层(X)和第二层(Y)的层叠结构，所述第一层(X)由含有特定量的Ni、Ag等选自特定的元素组Q中的一种以上的元素、稀土类元素或Mg等选自特定的元素组R中的一种以上的元素的铝合金构成，所述第二层(Y)由电阻率低于该第一层(X)的铝合金构成，第一层(X)与透明导电膜直接接触。

Description

显示装置
技术领域
本发明涉及例如用于半导体或像液晶显示器那样的平板显示器、反射膜、光学部件等中的、将透明导电膜和铝合金配线膜作为构成要素而含有的新型显示装置。
背景技术
例如有源矩阵型的液晶显示装置以薄膜晶体管(TFT)作为开关元件，由：透明导电膜、具备栅配线及源·漏配线等配线部的TFT基板(TFT阵列基板)、相对于该TFT基板拉开规定的间隔对置配置并具备共通电极的对置基板和填充于这些TFT基板与对置基板之间的液晶层构成，作为透明导电膜，例如使用在氧化铟(In2O3)中含有10质量％左右的氧化锡(SnO)的氧化铟锡(ITO)膜、在氧化铟中添加了10质量％的氧化锌的氧化铟锌(IZO)等。
图1是搭载于这样的液晶显示装置中的液晶面板结构的概略剖面放大说明图，该液晶面板具备：TFT阵列基板1、与该TFT阵列基板1对置配置的对置基板2、以及配置于这些TFT阵列基板1与对置基板2之间发挥光变调层作用的液晶层3。TFT阵列基板1由配置于绝缘性的玻璃基板1a上的薄膜晶体管(TFT)4、透明导电膜(像素电极)5、包括扫描线或信号线的配线部6构成。
对置基板2由形成于TFT阵列基板1侧的全面上的共通电极7、配置于与透明导电膜(像素电极)5相对的位置的滤色片8、配置于与TFT阵列基板1上的薄膜晶体管(TFT)4或配线部6相对的位置的遮光膜9构成。
另外，在构成TFT阵列基板1及对置基板2的绝缘性基板的外面侧，配置有偏振板10、10，并且在对置基板2上，设有用于将液晶层3中所含的液晶分子沿规定的方向取向的取向膜11。
此种结构的液晶面板中，利用形成于对置电极2与透明导电膜(像素电极)5之间的电场，来控制液晶层3中的液晶分子的取向方向，将穿过TFT阵列基板1与对置基板2之间的液晶层3的光变调，这样，透过对置基板2的光的透过光量就受到控制而显示图像。
另外，利用向TFT阵列外部拉出的TAB胶带12，由驱动电路13及控制电路14来控制TFT阵列。
图中，15表示间隔件，16表示密封材料，17表示保护膜，18表示扩散板，19表示棱镜片，20表示导光板，21表示反射板，22表示背光灯，23表示保持框架，24表示印制电路板。
另外，图2表示包括与透明导电膜(像素电极)5电连接的配线部6的所述图1的区域A的放大图，在该图2的栅配线26中，采用了Mo或Cr的单层膜或Al—Nd等铝合金配线膜与高熔点金属(Mo、Cr、Ti、W等)的层叠配线结构。另外，在源配线28或漏配线29(以下有时将它们称作「源·漏配线」)中，采用了将纯铝(Al)的单层膜与上述高熔点金属层叠了的配线结构(例如参照专利文献1、专利文献2、专利文献3等)。
层叠上述高熔点金属的理由如下所示。即，如果将透明导电膜(ITO膜)5与构成栅配线或源·漏配线的纯铝膜或Al—Nd等铝合金膜直接连接，则铝被氧化，在透明导电膜与上述纯铝膜或Al—Nd等铝合金膜的接触界面上形成高电阻率的氧化铝，信号线与透明导电膜之间的接触电阻上升，画面的显示质量降低。
这是因为，由于铝是非常容易氧化的元素，因此在大气中形成氧化铝覆盖膜，特别是因在由金属氧化物构成的透明导电膜的成膜中所用的氧或成膜时产生的氧，而形成高电阻率的氧化铝覆盖膜。
所以，为了解决上述问题，通过设置屏蔽金属(高熔点金属)层，来防止纯铝膜或铝合金膜的表面氧化，从而实现纯铝膜或铝合金膜与透明导电膜的良好的接触。
但是，如果采用夹隔有上述屏蔽金属的结构，则需要追加屏蔽金属层的形成工序，另外除了栅配线或源·漏配线的成膜中所用的溅射装置，还需要额外地装备屏蔽金属形成用的成膜装置。但是，随着利用批量生产实现的液晶面板等的成本降低的推进，伴随着上述屏蔽金属的形成产生的成本上升或生产性的降低就成为问题，近年来，希望有可以省略屏蔽金属的电极材料或制造工艺过程。所以，本发明人等已经提出过如下的配线用的铝合金配线膜的方案(专利文献4)，即，可以简化上述屏蔽金属的形成工序，在配线部上直接连接透明导电膜。
此外，在专利文献5中，公开有如下的技术，即，通过对漏电极实施等离子体处理或离子注入等表面处理而实现屏蔽金属的省略，另外，在专利文献6中，公开有如下的技术，即，通过形成在第一层的栅电极和源电极及漏电极上层叠了作为杂质含有N、O、Si、C的第二层的层叠配线膜，而实现屏蔽金属的省略。
另一方面，随着液晶面板的大型化的推进，配线长度尺寸不断加长，与之相伴，信号配线的电阻率也明显地增大起来。由于该电阻率的增大会引起RC延迟，因此有可能导致显示质量的降低。为此，对低电阻率配线的需求提高，作为低电阻率配线可以使用纯Al等低电阻率配线材料。
但是，如果使构成信号线的纯铝配线或铝合金配线与透明导电膜直接接触，则接触电阻上升，画面的显示质量降低。这是因为，向先前所说明的那样，由于铝非常容易氧化，因此表面在大气中很容易被氧化，另外，由于透明导电膜是金属氧化物，因此会因在成膜时添加的氧而将铝氧化，在表面生成绝缘性的氧化铝。这样，当在信号线与透明导电膜的接触界面中生成绝缘物时，信号线与透明导电膜之间的接触电阻就会升高，画面的显示质量降低。
以往的液晶面板中所用的屏蔽金属虽然具有如下的作用，即，防止纯铝配线或铝合金配线的氧化，使纯铝配线或铝合金配线与透明导电膜的接触良好，但是由于作为屏蔽金属使用的Mo、Cr、Ti、W等高熔点金属的电阻率高，因此无法轻视伴随着屏蔽金属的使用产生的配线电阻的上升。
另外，使用屏蔽金属之时产生的其他的缺点在于，存在难以进行精细加工的问题。通常来说，对于配线的剖面形状，考虑到有效区，优选锥角为45～60°左右的锥形，然而由于在使用了屏蔽金属的层叠配线膜中形成层叠了不同金属的结构，因此蚀刻速度会随着各个金属而不同，从而会有形成例如像图3中简略表示的那样的剖面结构的情况。另外，由于将具有不同的电位的金属接合，因此会引起电腐蚀，从而还会有成为如图4所示那样的剖面结构的情况。如果是此种剖面结构的配线，则钝化膜的有效区变差，引起TFT(薄膜晶体管)的动作特性劣化等问题。
此外，例如在纯铝的配线中在耐热性方面有问题，会因工艺工程中施加的热过程而产生被称作凸起(半球状突起)的凸状缺陷，它贯穿绝缘膜，引起配线短路等问题。基于这些情况，在使用纯铝时，生产线中的材料利用率降低成为实用中的大问题。
专利文献1：日本特开平4—20930号公报
专利文献2：日本特开平6—12503号公报
专利文献3：日本特开2001—350159号公报
专利文献4：日本特开2004—214606号公报
专利文献5：日本特开平11—283934号公报
专利文献6：日本特开平11—284195号公报
发明内容
本发明是鉴于此种情况而完成的，其目的在于，提供一种具备如下的配线膜的显示装置，其可以实现如前所述的低电阻率配线，并且精细加工性优良，而且兼具可以充分耐受制造工序中所施加的热过程的耐热性。
即，本发明涉及以下的(1)～(9)。
(1)一种显示装置，其中在玻璃基板上配置有将透明导电膜与薄膜晶体管电连接的铝合金配线膜，该铝合金配线膜具有包含第一层(X)和第二层(Y)的层叠结构，第一层(X)与透明导电膜直接接触，
所述第一层(X)由铝合金构成，所述铝合金含有0.1～6原子％的选自由Ni、Ag、Zn、Cu构成的元素组Q中的至少一种元素(以下有时简称为「元素组Q」)，并且含有0.1～6原子％的选自由稀土类元素、Mg、Mn、V、Pt、Cr、Ru、Rh、Pd、Ir、W、Ti、Zr、Nb、Hf、Ta、Sn、Fe构成的元素组R中的至少一种元素(以下有时简称为「元素组R」)，
所述第二层(Y)由纯铝构成，或者由以铝为主成分且电阻率低于所述第一层(X)的铝合金构成。
(2)一种显示装置，其中在玻璃基板上配置有将透明导电膜与薄膜晶体管电连接的铝合金配线膜，该铝合金配线膜具有包含第一层(X)和第二层(Y)的层叠结构，
所述第一层(X)由铝合金构成，所述铝合金含有0.1～6原子％的选自由Ni、Ag、Zn、Cu、Co构成的元素组Q’中的至少一种元素(以下有时简称为「元素组Q’」)，并且含有0.1～6原子％的选自由稀土类元素、Mg、Mn、V、Pt、Cr、Ru、Rh、Pd、Ir、W、Ti、Zr、Nb、Hf、Ta、Sn、Fe构成的元素组R中的至少一种元素(以下有时简称为「元素组R」)，
所述第二层(Y)由纯铝构成，或者由以铝为主成分且电阻率低于所述第一层(X)的铝合金构成，
第一层(X)与透明导电膜直接接触。
(3)一种显示装置，其中在玻璃基板上配置有将透明导电膜与薄膜晶体管电连接的铝合金配线膜，该铝合金配线膜具有包含第一层(X)和第二层(Y)的层叠结构，
所述第一层(X)由铝合金构成，所述铝合金含有0.1～6原子％的选自由Ni、Ag、Zn、Cu、Co构成的元素组Q’中的至少一种元素(以下有时简称为「元素组Q’」)，并且含有选自稀土类元素组R1中的至少一种元素(以下有时简称为「元素组R1」。优选为选自La「镧」、Gd、Y、Nd、Dy中的至少一种元素)和选自由Mg、Mn、V、Pt、Cr、Ru、Rh、Pd、Ir、W、Ti、Zr、Nb、Hf、Ta、Sn、Fe构成的元素组R2中的至少一种元素(以下有时简称为「元素组R2」。优选为选自Cr、Ti、Zr、Nb、Ta中的至少一种元素)，R1与R2的总计含有量为0.1～6原子％，
所述第二层(Y)由纯铝构成，或者由以铝为主成分且电阻率低于所述第一层(X)的铝合金构成，
第一层(X)与透明导电膜直接接触。
(以下，有时将上述铝合金配线膜特指为「铝合金层叠配线膜」)。
(4)根据(3)所述的显示装置，其中，所述稀土类元素组R1由La、Gd、Y、Nd及Dy构成。
(5)根据(3)所述的显示装置，其中，所述元素组R2由Cr、Ti、Zr、Nb及Ta构成。
(6)根据(4)所述的显示装置，其中，所述元素组R2由Cr、Ti、Zr、Nb及Ta构成。
(7)根据(1)～(6)中任意一项所述的显示装置，其中，所述第一层(X)的膜厚为20nm以上。
(8)根据(1)～(6)中任意一项所述的显示装置，其中，所述铝合金配线膜中，包括第一层(X)和第二层(Y)的层叠配线整体的电阻率为4.5μΩ·cm以下。
(9)根据(7)所述的显示装置，其中，所述铝合金配线膜中，包括第一层(X)和第二层(Y)的层叠配线整体的电阻率为4.5μΩ·cm以下。
而且，本发明中，如上所述，将Y(钇)包含于稀土类元素组中。
本发明中，如果将所述第一层(X)的膜厚设为20nm以上，则可以更为有效地发挥本发明的特征即低电阻率和耐热性，故优选。
作为成为本发明的构成材料的上述透明导电膜，优选氧化铟锡(ITO)或氧化铟锌(IZO)，另外，优选将上述铝合金配线膜中，包括第一层(X)和第二层(Y)的层叠配线整体的电阻率调整为4.5μΩ·cm以下。
根据本发明，通过设定包括第一层(X)和第二层(Y)的层叠结构作为配线膜结构，就可以使配线膜整体保持低的电阻率，同时确保高耐热性和形状特性，并且可以使铝合金层叠配线膜与透明导电膜直接接触，所述第一层(X)由具有高耐热性并且能够与透明导电膜直接接触的铝合金构成，所述第二层(Y)由纯铝或电阻率低于所述的第一层(X)的铝合金构成。另外，作为本发明的特征的层叠结构的铝合金配线膜由于是由同种的纯铝或铝合金层叠而成的结构，因此在蚀刻速度方面没有极端的差别，图案形成很容易，因而在精细加工性方面也很优良。
另外，作为第一层(X)的构成材料，通过含有特定的元素组R2中的至少一种元素，可以在显示装置的制造过程中，抑制铝合金配线膜的腐蚀，制造显示质量良好的显示装置。
附图说明
图1是例示应用本发明的显示装置的液晶面板的剖面说明图。
图2是表示公知的薄膜晶体管(TFT)的结构的剖面说明图。
图3是将蚀刻速率大大不同的金属层叠时的配线剖面模型图。
图4是引起了电腐蚀时的配线膜剖面模型图。
图5是表示给出本发明的一个实施例的薄膜晶体管(TFT)的结构的剖面说明图。
图6是对实施例的TFT阵列基板的制造工序依照阶段进行说明的剖面说明图。
图7是对实施例的TFT阵列基板的制造依照阶段进行说明的剖面说明图。
图8是对实施例的TFT阵列基板的制造依照阶段进行说明的剖面说明图。
图9是对实施例的TFT阵列基板的制造依照阶段进行说明的剖面说明图。
图10是对实施例的TFT阵列基板的制造依照阶段进行说明的剖面说明图。
图11是对实施例的TFT阵列基板的制造依照阶段进行说明的剖面说明图。
图12是对实施例的TFT阵列基板的制造依照阶段进行说明的剖面说明图。
图13是对实施例的TFT阵列基板的制造依照阶段进行说明的剖面说明图。
图14是表示其他的实施例的薄膜晶体管(TFT)的结构的剖面说明图。
图15是对其他的实施例的TFT阵列基板的制造工序依照阶段进行说明的剖面说明图。
图16是对其他的实施例的TFT阵列基板的制造依照阶段进行说明的剖面说明图。
图17是对其他的实施例的TFT阵列基板的制造依照阶段进行说明的剖面说明图。
图18是对其他的实施例的TFT阵列基板的制造依照阶段进行说明的剖面说明图。
图19是对其他的实施例的TFT阵列基板的制造依照阶段进行说明的剖面说明图。
图20是对其他的实施例的TFT阵列基板的制造依照阶段进行说明的剖面说明图。
图21是对其他的实施例的TFT阵列基板的制造依照阶段进行说明的剖面说明图。
图22(a)是表示接触电阻率的测定中所用的开尔文图案的图，(b)是所述(a)的X—X剖面图。
图23是铝合金层叠配线剖面的SEM观察照片。
图24是铝合金层叠配线剖面的SEM观察照片。
其中，1TFT基板(TFT阵列基板)，1a玻璃基板，2对置基板(对置电极)，3液晶层，4薄膜晶体管(TFT)，5、45透明导电膜(像素电极、ITO膜、IZO膜)，6配线部，7共通电极，8滤色片，9遮光膜，10偏振板，11取向膜，12TAB胶带，13驱动电路，14控制电路，15间隔件，16密封材料，17保护膜，18扩散板，19棱镜片，20导光板，21反射板，22背光灯，23保持框架，24印制电路板，25扫描线，26栅配线(栅电极)，27栅绝缘膜，28源配线(源电极)，29漏配线(漏电极)，30、43保护膜(层间绝缘膜、氮化硅膜)，31光刻胶，32、44接触孔，41硅晶片，42铝合金层叠配线膜，42(X)第一层，42(Y)第二层，(X)第一层，(Y)第二层
具体实施方式
下面参照附图对本发明的显示装置的实施方式进行详细说明，然而本发明不应当受图示例所限定，当然也可以在能够适合前述、后述的宗旨的范围中适当地加以变更而实施。
图5是例示本发明中所采用的应用于阵列基板的薄膜晶体管部的结构的放大剖面说明图，由于大部分的构成要素与所述图2相同，因此通过对相同的部分使用相同的符号来省略重复说明。
图5所示的薄膜晶体管部的结构中，与图2的例子不同的部分在于如下所述的方面，作为构成扫描线25或栅配线26及漏·源配线28、29的铝合金材料，设为包括由特定的铝合金构成的第一层(X)和由纯铝或铝合金构成的第二层(Y)的层叠结构。
即，作为该层叠结构的铝合金配线材料，使用耐热性优良并且能够与透明导电膜直接电接触的铝合金的、
(i)含有0.1～6原子％的选自由Ni、Ag、Zn、Cu构成的元素组Q中的至少一种元素，并且含有0.1～6原子％的选自由稀土类元素、Mg、Mn、V、Pt、Cr、Ru、Rh、Pd、Ir、W、Ti、Zr、Nb、Hf、Ta、Sn、Fe构成的元素组R中的至少一种元素的铝合金构成的第一层(X)构成材料，或者
(ii)含有0.1～6原子％的选自由Ni、Ag、Zn、Cu、Co构成的元素组Q’中的至少一种元素，并且含有0.1～6原子％的选自由稀土类元素、Mg、Mn、V、Pt、Cr、Ru、Rh、Pd、Ir、W、Ti、Zr、Nb、Hf、Ta、Sn、Fe构成的元素组R中的至少一种元素的铝合金构成的第一层(X)构成材料，或者
(iii)含有0.1～6原子％的选自由Ni、Ag、Zn、Cu、Co构成的元素组Q’中的至少一种元素，并且含有选自稀土类元素组R1中的至少一种元素(优选为选自La、Gd、Y、Nd、Dy中的至少一种元素)和选自由Mg、Mn、V、Pt、Cr、Ru、Rh、Pd、Ir、W、Ti、Zr、Nb、Hf、Ta、Sn、Fe构成的元素组R2中的至少一种元素(优选为选自Cr、Ti、Zr、Nb、Ta中的至少一种元素)的铝合金构成的第一层(X)构成材料，其中，R1与R2的总含量为0.1～6原子％；和
将纯铝或由以铝为主成分且电阻率小于所述第一层(X)构成材料的铝合金用作第二层(Y)的构成材料，形成所述图5所示的多层结构(图示例中为2层结构)。如果设为此种层叠结构，则可以在栅电极26或漏电极29的形成条件下，使第一层(X)与透明导电膜(像素电极)5直接接触。
如果使用作为构成本发明的配线膜的第一层(X)的材料的铝合金，则在该铝合金配线膜与透明电极膜的界面，元素组Q或元素组Q’的元素形成析出物，而使接触电阻减小。
上述元素组Q或元素组Q’中，特别优选的是Ni、Ag、Cu，除了将Ni、Ag或Cu单独含有以外，也可以像Ni与Ag、Ni与Cu、Ag与Cu那样复合地含有。像这样，在使用了选自元素组Q或元素组Q’中的两种以上的情况下，也会在铝合金配线膜与透明电极膜的界面形成Ni的析出物、Cu的析出物、Ag的析出物，该Ni的析出物、Cu的析出物、Ag的析出物分别发挥降低铝合金与透明电极膜的接触电阻的效果。也就是说，当复合添加了元素组Q或元素组Q’中所含的元素时，在各个添加元素的效果不会被抵消的情况下发挥降低接触电阻的效果。
即，本发明中，作为构成上述配线膜的第一层(X)的材料，选择从所述元素组Q或元素组Q’中选择的元素，所述元素组Q或元素组Q’是对于透明导电膜与铝合金配线膜的接触电阻的减少来说有效的元素，使用其中一种或以任意的组合使用两种以上，使它们以总计含量计含有0.1～6原子％，并且作为具有耐热性改善效果的合金成分，选择从所述元素组R中选择的元素，使用其中一种或以任意的组合使用两种以上，使它们以总计含量计含有0.1～6原子％，通过将该铝合金作为第一层(X)构成材料，可以确保耐热性(耐凸起性)，并实现与透明导电膜的直接接触。
即，如果所述元素组Q或元素组Q’的含量小于0.1原子％，则透明导电膜与铝合金配线膜的接触电阻降低效果不够充分，难以获得令人满意的导电性，相反，如果元素组Q或元素组Q’的含量超过6原子％，则由于在配线的蚀刻时产生残渣，因此难以精细加工，并且配线膜自身的电阻率变高。
另外，如果所述元素组R的含量小于0.1原子％，则耐热性改善效果变得不充分，无法令人满意地防止凸起的产生，相反，如果超过6原子％而变得过多，则由于在配线的蚀刻时产生残渣，因此难以精细加工，并且配线膜自身的电阻率变高。元素组R当中特别优选的是稀土类元素，其中优选Y、Nd、La、Gd、Dy，除了可以将它们单独使用以外，还可以像La与Gd、Dy与La、Nd与Y这样复合地含有。
但是，在制作显示装置的TFT阵列基板的工艺过程中，由于有铝层叠配线露出的工序，因此会有暴露于含有胺系成分的光刻胶的剥离液(液性为碱性的胺系剥离液)等各种药液中的情况。由此种剥离液造成的损伤会残留于蚀刻后的实际配线中，因此十分严重。为此，根据显示装置的制作条件，有时对于铝合金配线膜要求药液耐受性。
上述元素组R当中，Mg、Mn、V、Pt、Cr、Ru、Rh、Pd、Ir、W、Ti、Zr、Nb、Hf、Ta、Sn、Fe如上所述，有助于耐热性的提高，并且还是对上述药液耐受性的提高也有效的元素。由此，为了可靠地同时提高耐热性和药液耐受性，最好将
·选自稀土类元素组R1中的至少一种元素(优选为选自La、Gd、Y、Nd、Dy中的至少一种元素)及
·选自由Mg、Mn、V、Pt、Cr、Ru、Rh、Pd、Ir、W、Ti、Zr、Nb、Hf、Ta、Sn、Fe构成的元素组R2中的至少一种元素(优选为选自Cr、Ti、Zr、Nb、Ta中的至少一种元素)
与所述元素组Q’一起含有。
在作为选自元素组R2中的两种以上的元素，例如像Nb与Ti等那样复合地使用的情况下，也可以充分地提高对胺系剥离液(液性为碱性)等药液的耐受性。
为了充分地发挥此种效果，优选含有至少0.1原子％的R2的元素。
另外，R1与R2以总计计算最好含有0.1～6原子％(R1>0原子％，并且R2>0原子％)。如果它们的总计小于0.1原子％，则耐热性改善效果变得不充分，无法令人满意地防止凸起的产生，相反，如果超过6原子％而过多地含有，则由于在配线的蚀刻时产生残渣，因此精细加工变得困难，并且配线膜自身的电阻率变高。另外，作为选自上述稀土类元素组R1中的两种以上的元素，可以像La与Gd、Dy与La、Nd与Y那样复合地使用。
另外，本发明中，除了特定上述第一层(X)构成材料以外，在该第一层(X)的下层侧，形成由电阻率小于上述第一层(X)的纯铝或铝合金构成的第二层(Y)也是不可欠缺的要件。其理由是，作为配线膜要以极低的电阻率确保高水平的导电性。
此外，为了更为有效地发挥上述第一层(X)与第二层(Y)的作用效果，最好将包含它们的铝合金层叠配线膜的第一层(X)的膜厚设为20nm以上。其理由是，如果第一层(X)的膜厚小于20nm，则对由于在TFT制造工艺过程中施加的热过程而在第二层(Y)中产生的被称作凸起的凸状缺陷的抑制效果就会不充分，难以获得本发明中所希望的水平的耐热性。从该耐热性的观点出发，第一层(X)相对于总膜厚的比例最好确保至少为5％。而且，第一层(X)的膜厚的上限没有特别限制，只要考虑层叠配线膜整体的电阻来决定即可。
本发明中，作为如上所述地与透明导电膜直接接触的铝合金配线膜，其特征在于，设为包括规定组成的第一层(X)和第二层(Y)的层叠结构，然而为了再赋予如下所示的特性，在上述第二层(Y)的下层侧形成如下所示的第三层也是有效的。
即，在将上述铝合金配线膜应用于源·漏电极中的情况下，需要抑制该电极与掺杂半导体层之间的扩散。在将第二层(Y)的例如纯铝与掺杂无定形硅层直接连接的情况下，容易因TFT阵列基板制作时施加的热过程引起纯铝与掺杂无定形硅层的相互扩散，从而容易使TFT的特性劣化，显示装置的显示质量降低。为了抑制该扩散，以往进行的是形成钼或铬之类的屏蔽金属的做法。但是，如果像这样将由纯铝或铝合金构成的配线与屏蔽金属层叠，则会产生电阻上升；或因异种金属之间的蚀刻速率差而导致难以进行配线的精细加工或良好的斜度形成(最好设为45～60°左右)等问题。
所以，例如在将无定形硅表面进行等离子体氮化处理等后，在上述第二层(Y)的下层侧，作为第三层，形成兼具耐热性和导电性的本发明的铝合金层(例如Al—2原子％Ni—0.35原子％La等)，设成X/Y/X’/表面氮化无定形硅层(X与X’由同种或异种的铝合金构成)的结构，将源·漏电极设成纯铝或铝合金的3层的层叠结构也是有效的。而且，第三层(X’)的优选的合金组成或膜厚等与上述的第一层(X)的情况在本质上没有变化。
作为赋予上述相互扩散抑制效果的其他的结构，在无定形硅层上且在上述第二层(Y)的下层侧，作为第三层，形成含有至少0.1原子％的上述元素组R2的一种以上的铝合金层(例如Al—2原子％Ni—0.35原子％La—1原子％Nb等)，设成X/Y/X’/无定形硅层(X与X’由同种或异种的铝合金构成)的结构，将源·漏电极设成纯铝或铝合金的3层的层叠结构也是有效的。而且，第三层(X’)的优选的合金组成或膜厚等与上述的第一层(X)的情况在本质上没有变化。
但是，第一层(X)与第三层的合金组成或膜厚等不需要相同，只要从上述的优选的合金组成或膜厚范围当中，分别设定为最佳的合金组成或膜厚即可。
通过设成此种配线结构，在源·漏电极中，也可以在抑制无定形硅层与源·漏电极层的相互扩散的同时，形成低电阻率并且可以进行精细加工的铝电极。
一般来说，上述层叠结构的铝合金配线膜是利用溅射法形成的，在设成2层结构的情况下，只要在将第二层(Y)构成材料利用溅射成膜后在其上层叠形成第一层(X)即可，另外，在为了赋予如上所述的相互扩散抑制效果而设成上述3层结构的情况下，只要依照第三层→第二层→第一层的顺序将各层构成材料利用溅射层叠形成即可。在形成了该铝合金层叠膜后，进行了规定的图案处理后，从有效区的观点考虑，最好将剖面形状加工为锥角45～60°左右的锥形。
此后，形成该铝合金层叠配线膜，继而在形成了由透明导电膜构成的像素电极后，当优选以150～400℃的温度进行加热处理时，则非平衡地固溶于上述铝合金层叠配线膜的第一层(X)中的所述合金元素的一部分或全部就会在与透明导电膜的接触界面上作为析出物或金属间化合物生成，或者形成浓化层，实现低电阻率的导电接触。而且该第一层(X)还起到作为第二层(Y)的保护层的作用，也会防止凸起的产生。
下面，依照图6～12的例示对图5所示的TFT阵列基板1的制造工序的概略情况进行说明。这里作为开关元件而形成的薄膜晶体管例示的是将氢化无定形硅作为半导体层使用的无定形硅TFT。
首先，在玻璃基板1a上，利用溅射等方法形成例如由膜厚200nm左右的纯铝薄膜构成的第二层(Y)，在其上部，利用溅射等方法例如以100nm左右的膜厚形成耐热性优良、可以与透明导电膜直接接触的例如由Al—2原子％Ni—0.35原子％La等铝合金构成的第一层(X)，通过对所得的铝合金层叠配线膜进行图案处理，形成栅电极26和扫描线25(图6)。此时，为了使后述的栅绝缘膜的有效区变得良好，铝合金层叠配线膜最好将其周缘预先蚀刻为锥角约为45～60°左右的锥形。
然后，如图7所示，例如利用等离子体CVD法等形成例如膜厚约为300nm左右的栅绝缘膜(氧化硅膜：SiOx)27，继而，例如形成膜厚50nm左右的氢化无定形硅膜(a—Si:H)、膜厚300nm左右的氮化硅膜(SiNx)。
接下来，利用以栅电极26作为掩模的背面曝光，如图8所示那样对氮化硅膜(SiNx)进行图案处理，形成沟道保护膜。继而在其上形成掺杂了磷的例如膜厚50nm左右的n+型氢化无定形硅膜(n+a—Si:H)后，如图9所示对氢化无定形硅膜(a—Si:H)和n+型氢化无定形硅膜(n+a—Si:H)进行图案处理。
此后，在其上利用溅射法等形成由例如膜厚150nm左右的纯铝薄膜构成的第二层(Y)，在其上层利用溅射等方法形成例如像Al—2原子％Ni—0.35原子％La那样可以与透明导电膜直接接触的第一层(X)，制成铝合金层叠配线膜后，通过如图10所示的图案处理，形成与信号线一体的源电极28、与透明导电膜(像素电极)5接触的漏电极29。继而，以源电极28和漏电极29作为掩模，将沟道保护膜(SiNx)上的n+型氢化无定形硅膜(n+a—Si:H)除去。
此后，如图11所示，通过例如使用等离子体CVD装置等，例如以膜厚300nm左右形成氮化硅膜30，形成保护膜。此时的成膜例如在300℃左右进行。此后在该氮化硅膜30之上形成了光刻胶31后，对该氮化硅膜30进行图案处理，例如利用干式蚀刻等在氮化硅膜30中形成接触孔32。此时，在氮化硅膜30的蚀刻结束后，再追加对于氮化硅的蚀刻来说所需要的时间+100％左右的过量蚀刻。利用该处理将铝合金层叠配线膜也蚀刻了10nm左右。
继而如图12所示，经过了例如利用氧等离子体的抛光工序后，例如使用胺系等剥离液进行光刻胶31的剥离处理，最后如图13所示形成例如膜厚40nm左右的透明导电膜(ITO膜或IZO膜)，当利用图案处理形成透明导电膜(像素电极)5时，TFT阵列基板即完成。
利用此种工序形成的TFT阵列基板成为如下的基板，即，如所述图5那样透明导电膜(像素电极)5与利用铝合金层叠配线膜形成的漏电极29直接接触，另外，铝合金层叠配线膜[由第一层(X)与第二层(Y)构成的层叠膜]与无定形硅直接接触。
此时，如果通过
(A)在构成第二层(Y)的纯铝或铝合金膜上，层叠构成第一层(X)的铝合金膜，在形成铝合金层叠配线膜之时施加热过程；或者
(B)在配线膜形成后的接触孔蚀刻前施加热过程；
使铝晶界中生成含有上述添加元素的析出物或含有铝的固溶元素的金属间化合物，其后，通过在接触孔蚀刻工序后追加过量蚀刻时间，使添加元素的析出物或金属间化合物的一部分分散于铝合金层叠配线膜的表面，则可以将直接连接铝合金层叠配线膜与透明导电膜时的接触电阻抑制得很低。
下面，对应用本发明的第二实施例的薄膜晶体管的结构进行说明。
图14是概略性地表示应用于本发明的阵列基板中的第二实施例的薄膜晶体管的结构的放大平面说明图，对于图5～13相同的材料部分使用相同的符号。该例中，采用顶栅结构的薄膜晶体管。
如图14所示，在玻璃基板1a上，利用与所述图5所示的相同的铝合金层叠配线膜[由特定的铝合金构成的第一层(X)与由纯铝或特定的铝合金构成的第二层(Y)的层叠膜]形成扫描线，该扫描线的一部分作为控制薄膜晶体管的开·关的栅电极26发挥作用。另外，夹隔有层间绝缘膜(SiOx)并与该扫描线交叉地用铝合金层叠配线膜形成信号线，该信号线的一部分作为薄膜晶体管的源电极发挥作用。
在层间绝缘膜(SiOx)上的像素区域，配置例如用在In2O3中含有SnO的ITO膜或在In2O3中含有ZnO的IZO膜形成的透明导电膜(像素电极)5，另外，由铝合金层叠配线膜形成的薄膜晶体管的漏电极29作为与透明导电膜(像素电极)5电连接的连接电极部发挥作用。即，由铝合金层叠配线膜形成的薄膜晶体管的漏电极29与透明导电膜(像素电极)5直接接触而电连接。
所以，与所述图5的例子相同，当在TFT阵列基板中经由扫描线对栅电极26供给栅电压时，则薄膜晶体管就变为开状态，将预先向信号线供给的驱动电压从源电极28经由漏电极29向透明导电膜(像素电极)5供给，当向透明导电膜(像素电极)5供给规定水平的驱动电压时，即与所述图1中所说明的相同，在与对置电极2之间产生电位差，液晶层3中所含的液晶分子取向而进行光变调。
下面，对图14所示的TFT阵列基板的制法进行说明。该第二实施例的阵列基板中所具备的薄膜晶体管是将多晶硅膜(poly—Si)设为半导体层的顶栅结构，图15～21是概略性地表示第二实施例的TFT阵列基板的制造工序的图。
首先，在玻璃基板1a上，例如利用等离子体CVD法等例如以300℃左右的基板温度，形成膜厚50nm左右的氮化硅膜(SiNx)和膜厚100nm左右的氧化硅膜(SiOx)，继而，形成膜厚例如为50nm左右的氢化无定形硅膜(a—Si:H)，为了将该氢化无定形硅膜(a—Si:H)多晶硅化，进行热处理和激光退火。例如在470℃左右进行1小时左右热处理，在进行了脱氢处理后，例如使用准分子激光退火装置，例如在能量约为230mJ/cm2左右的条件下向氢化无定形硅膜(a—Si:H)照射激光，得到例如厚0.3μm左右的多晶硅膜(poly—Si)(图15)。
其后，如图16所示，利用等离子体蚀刻等对多晶硅膜(poly—Si)进行图案处理，然后如图17所示，例如以膜厚100nm左右形成氧化硅膜(SiOx)，制成栅绝缘膜27。在所得的栅绝缘膜27上，例如利用溅射等以膜厚200nm左右形成将会成为与扫描线一体的栅电极26的铝合金层叠配线膜。该铝合金层叠配线膜与所述图6的例子相同，设成包括例如由纯铝薄膜构成的第二层(Y)和形成于其上的显示优良的耐热·导电性的第一层(X)的层叠结构。然后，通过利用等离子体蚀刻等方法对该层叠配线膜进行图案处理，形成与扫描线一体的栅电极26。
接下来，如图18所示，利用光刻胶31形成掩模，例如利用离子注入装置等，例如将磷以50keV左右掺杂1×1015个/cm2左右，在多晶硅膜(poly—Si)的一部分形成n+型多晶硅膜(n+poly—Si)后，将光刻胶31剥离，例如通过在500℃左右进行热处理而将其扩散。
接下来，如图19所示，例如使用等离子体CVD装置等，例如以膜厚500nm左右、基板温度300℃左右形成氧化硅膜(SiOx)而形成了层间绝缘膜后，同样地通过对光刻胶进行图案处理，对层间绝缘膜(SiOx)与栅绝缘膜27的氧化硅膜进行干式蚀刻，形成接触孔。此后，利用溅射与所述相同地以膜厚450nm左右形成了由例如以纯铝构成的第二层(Y)和显示出优良的耐热·导电性的第一层(X)构成的铝合金层叠配线膜后，通过进行图案处理，形成与信号线一体的源电极28和漏电极29。其结果是，源电极28和漏电极29分别经由接触孔与n+型多晶硅膜(n+poly—Si)接触。
其后，如图20所示，通过利用等离子体CVD装置等例如以膜厚500nm左右、基板温度300℃左右形成氮化硅膜(SiNx)，而制成保护膜。此后，在其上形成光刻胶31后对氮化硅膜(SiNx)进行图案处理，例如利用干式蚀刻在该氮化硅膜(SiNx)中形成接触孔32后，在氮化硅的蚀刻所需的时间上再追加进行100％左右的过量蚀刻。该处理中，铝合金层叠配线膜的表面也被蚀刻10nm左右。
其后，如图21所示，在经过例如利用氧等离子体的抛光工序，而与所述相同地使用胺系剥离液等进行了光刻胶31的剥离处理后，例如利用溅射形成膜厚100nm左右的ITO膜或IZO膜。在形成ITO膜或IZO膜之时，在腔内，利用湿式蚀刻进行图案处理，形成透明导电膜(像素电极)5。该处理中，漏电极29成为与透明导电膜(像素电极)5直接接触的状态。
其后，当为了使晶体管的特性稳定，例如在350℃左右退火1小时左右时，即完成第二实施例的多晶硅TFT阵列基板。
如果利用上述的第二实施例的TFT阵列基板及具备该TFT阵列基板的液晶显示装置，则可以获得与先前所说明的第一实施例同等的效果。
而且，成为所述铝合金层叠配线膜的第一层(X)的材料最好将以非平衡状态固溶的合金成分的一部分或全部作为析出物、金属间化合物或浓化层来形成。
作为形成上述铝合金层叠配线膜的方法，可以举出蒸镀法或溅射法等，而它们当中特别优选的是溅射法。
此后，在上述铝合金层叠配线膜上形成绝缘膜，对该绝缘膜进行了接触孔蚀刻后，接下来如果将铝合金层叠配线膜从铝合金表面与前述的专利文献4相同地进行光蚀刻，使在该铝合金层叠配线膜的第一层(X)中以非平衡状态固溶的合金成分的一部分或全部的析出物或金属间化合物在铝合金层叠配线的表面分散析出，则由于可以进一步降低与形成于其上的透明导电膜的接触电阻，因此优选。
使用如此得到的TFT阵列基板，完成如所述图1所示那样的作为平面显示设备的液晶显示装置。
即，在如上所述地完成的TFT阵列基板(图5或图14)的表面，例如涂布聚酰亚胺，干燥后进行摩擦处理，形成取向膜。
另一方面，如所述图1所示那样的对置基板2而言，首先在玻璃基板上，例如通过将铬以矩阵状进行图案处理而形成遮光膜9，在该遮光膜9的间隙，形成树脂制的红、蓝、绿的滤色片8。通过在该遮光膜9与滤色片8上，作为共通电极7配置像ITO那样的透明的导电膜，而形成对置电极2。此后，在该对置电极2的最上层例如涂布聚酰亚胺，干燥后进行摩擦处理，形成取向膜11。
此后，将阵列基板1与对置基板2的形成有取向膜11的面分别对置配置，利用树脂制等密封材料16，除去液晶的封入口以外将两片基板贴合。此时，在两片基板之间，通过夹隔间隔件15等而将两片基板间的间隙保持大致一定。
将如此得到的空单元放置于真空中，通过在将封入口浸渍于液晶中的状态下慢慢地恢复到大气压，而将含有液晶分子的液晶材料注入空单元，形成液晶层，将封入口密封。最后，在单元的外侧的两面贴附偏振板10而完成液晶面板。
继而如所述图1所示那样，将驱动液晶显示装置的驱动电路与液晶面板电连接，配置于液晶面板的侧部或背面部。此后，当利用包含规定液晶面板的显示面的开口的框架、形成面光源的背光灯22、导光板20和保持框架23将液晶面板保持时，即完成液晶显示装置。
实施例1
下面，对于由本发明赋予特征的阵列基板上的铝合金层叠配线膜的具体的实施例而言，将由2层结构构成的铝合金层叠配线膜的电阻率、透明导电膜与铝合金层叠配线膜之间的接触电阻、耐热性、精细加工性的测定结果表示于表1中。
实验条件如下所示。
1)作为第二层(Y)使用纯铝，作为第一层(X)使用含有规定量的作为耐热性优良并且可以与透明导电膜直接电接触的铝合金的从所述元素组Q或者元素Q′中选择的至少一种元素，且含有规定量的从所述元素组R中选择的至少一种元素的铝合金，使用溅射法来制作由第一层(X)和第二层(Y)构成的层叠膜，配线膜的厚度以层叠结构整体计约为300nm的一定值。
作为溅射装置使用岛津制作所制的商品名「HSM—552」，利用DC磁控溅射法(背压：0.27×10-3Pa以下，Ar气压力：0.27Pa，Ar气流量：30sccm，溅射功率：DC260W，极间距离：50.4mm，基板温度：室温)，在玻璃基板(Corning公司制的#1737，尺寸：电阻率与耐热性评价用为直径50.8mm×厚0.7mm，接触电阻率评价用为直径101.6mm×厚0.7mm)上形成了由纯铝膜(厚约100nm)和铝合金膜(厚约300nm)构成的层叠配线膜。
2)第一层(X)的合金成分如表1所示。
3)电阻率的测定：在制作各铝合金层叠配线膜之后，利用光刻·湿式蚀刻制作电阻率测定用的图案，利用直流四探针法测定了在成膜后以350℃热处理1小时后的电阻率。此外，将配线整体的电阻率超过4.5μΩ·cm的评价为(×：不良)，将为4.5μΩ·cm以下而超过4.0μΩ·cm的评价为(○：良好)，将4.0μΩ·cm以下的评价为(◎：优良)。
4)与透明导电膜(ITO)的接触电阻的测定：接触电阻的测定是如下所示地制作如图22(a)所示那样的开尔文图案而进行的。即，图22(b)是图22(a)的X—X线剖面图，如该图22(b)所示那样，未使用玻璃基板，为了与基板实现绝缘，使用在表面形成了厚400nm的氧化膜(SiO2氧化膜)的硅晶片41，利用溅射法以200nm左右形成由纯铝薄膜构成的第二层42(Y)，继而在其上部，利用溅射法以100nm左右形成表1的成分组成的第一层42(X)，将总膜厚设为300nm，其后进行图案处理。之后，在利用CVD法形成了厚300nm的层间绝缘膜(SiNx)43后，原样地在真空的成膜腔内进行1小时热处理后取出。之后，利用光刻图案处理出一边为10μm的正方形的接触孔，使用Samco公司制RIE(Reactive IonEtching)蚀刻装置，通过用氟系等离子体进行蚀刻，形成了接触孔44。此时，延长层间绝缘膜的蚀刻时间，以时间换算进行100％的过量蚀刻。该处理中铝合金层叠配线膜的表层被去除了厚约10nm。
之后，进行氧等离子体抛光、利用剥离液的光刻胶剥离。而且作为剥离液使用东京应化公司制的「剥离液TOK106」，在70℃清洗10分钟。此时，形成于铝合金层叠配线膜42的表层的氟化物或氧化物、碳等污染被去除(以厚度计算约为数nm)。此后，作为像素电极(透明导电膜)45，利用溅射形成了在氧化铟中添加了10质量％的氧化锡的氧化铟锡(ITO)。具体来说，以Ar/O2＝30/0.2sccm、气压：2mTorr、溅射功率DC：150W进行成膜，利用溅射形成了电阻率为2×10-4Ω·cm左右的电阻率的ITO膜。此后进行图案处理，形成了像素电极(ITO膜)45。
然后，在接触电阻的测定中，使用了四端子的手动探测器和半导体参数分析仪「HP4156A」(惠普公司制)。该测定中，在铝合金层叠配线膜42的一个端子(图22(a)的I1)与ITO45的一个端子(图22(a)的I2)之间流过电流，测定其他端子间的电压(图22(a)的V3、V4)。此后，求出测定了电压的2个端子间的电位差ΔV＝(V3—V4)，根据R(接触电阻)＝ΔV/I2求出接触电阻。根据该方法，可以测定去掉了配线电阻的影响的ITO膜/铝合金层叠配线膜的接合部分的纯粹的电阻率(接触电阻)。
另外，接触电阻的评价是将200Ω以下的评价为(◎：优良)，将超过200Ω而为500Ω以下的评价为(○：良好)，将超过500Ω的评价为(×：不良)。
5)耐热性试验：为了调查铝合金层叠配线膜的耐热性，在制作各铝合金层叠配线膜后，利用光刻·湿式蚀刻形成配线图案，然后，在350℃施加1小时的热处理后，利用光学显微镜观察了在配线膜表面产生的被称作凸起的凸状缺陷的个数。此外，将每1m2的凸起的个数小于109的评价为(○：良好)，将在其以上的评价为(×：不良)
6)另外，精细加工性是对使用氯系等离子体将铝合金层叠配线膜进行干式蚀刻而以配线状图案处理了的材料(残留有光刻胶的状态的材料)，使用SEM观察、评价上述铝合金层叠配线的剖面形状和蚀刻残渣。具体来说，将如图23所示在配线与配线之间的槽(不存在配线图案的部位)中没有作为配线材料的蚀刻残渣的情况评价为(○：良好)，将如图24所示存在呈粒状显现的蚀刻残渣的情况评价为(×：不良)。
此外，将电阻率、接触电阻、耐热性、精细加工性的全部都为◎的综合评价为◎，将至少一项为○的综合评价为○，将有一项以上的×的综合评价为×。
表1表示在作为第一层(X)构成材料使用了Al—元素组Q或元素组Q’—0.35原子％La合金时，元素组Q或元素组Q’的含量对电阻率、接触电阻、耐热性、精细加工性造成的影响。第一层(X)的膜厚设为100nm，在第二层(Y)中使用纯铝或表1所示的组成的铝合金，层叠配线膜整体的厚度设为300nm的一定值。
作为参考，模拟以往所用的配线结构，对作为第一层形成了屏蔽金属层(Mo)并且作为第二层形成了Al—2原子％Nd的情况也进行了评价。
如表1所示，如果元素组Q或元素组Q’的含有率小于0.1原子％，则与ITO的接触电阻变高，不适于实用。另外，如果元素组Q或元素组Q’的含量超过6原子％，则作为配线材料的电阻率变大，无法获得本发明所希望的水平的电阻率。
下面，表2、3表示在作为第一层(X)的Al—2原子％Ni—元素组R合金中，元素组R的种类与含量对电阻率、接触电阻、耐热性、精细加工性造成的影响。第一层(X)的膜厚为100nm，第二层(Y)设为纯铝或表3所示的组成的铝合金，层叠配线膜整体的厚度设为300nm的一定值。
作为参考，模拟以往所用的配线结构，对作为第一层形成了屏蔽金属层(Mo)并且作为第二层形成了Al—2原子％Nd的情况也进行了评价。
从表2、表3可以清楚地看到，对于元素组R都显示出类似的倾向，如果元素组R的含量小于0.1原子％，则耐热性不充分，不适于实用。另外，如果元素组R的含量超过6原子％，则精细加工性差。
表4、5、6表示在元素组Q或元素组Q’、元素组R的各种组合(各含量在如下方面是共同的，即，元素组Q或元素组Q’：2原子％，元素组R：0.35原子％)中，第一层(X)与第二层(Y)的膜厚对作为层叠膜的电阻率、接触电阻、耐热性、精细加工性造成的影响。在任何的组成中，第一层(X)越厚，则耐热性就越高，与ITO膜的接触电阻显示出稳定化的倾向。另外，当减小第一层(X)的膜厚时，则配线的电阻率减少，而如果过薄，则会有耐热性恶化的倾向。所以，虽然第一层(X)的膜厚不是本发明的必须的要件，然而为了更为可靠地发挥本发明的特征，最好调整为满足第一层(X)的上述优选膜厚。
Figure A200780033457D00301
Figure A200780033457D00321
上述给出了对元素组Q或元素组Q’、元素组R的种类或含有率、第一层(X)与第二层(Y)的膜厚比率等的实验结果，然而在使用利用这些实验确认的元素组Q或元素组Q’、元素组R的种类或含有率、第一层(X)的膜厚全都满足优选条件的铝合金层叠配线膜试制了液晶显示装置后，可以确认，与以往的ITO—屏蔽金属—铝合金的组合及ITO—铝合金单层膜的组合相比，制造材料利用率·显示质量都可以获得同等程度以上的性能。
而且，表4中的第一层(X)的组成为Al—2Ni—0.35La且第一层(X)的膜厚为10nm的例子的接触电阻高于表4的其他的例子，这可以认为是因为所述过量蚀刻而形成第二层(纯铝膜)露出的状态。
由此根据本发明可以确认，通过特定元素组Q或元素组Q’、元素组R的种类或含有率(最好还有第一层(X)的膜厚)，就可以省略上部屏蔽金属，可以在确保优良的耐热性的同时为低电阻率，可以稳定地实现与ITO膜的电气性直接接触。
实施例2
下面，对于由本发明赋予特征的阵列基板上的铝合金层叠配线膜的具体的实施例，将由2层结构构成的铝合金层叠配线膜的药液耐受性(对碱溶液的腐蚀耐受性)的评价结果与电阻率、透明导电膜(ITO膜)与铝合金层叠配线膜之间的接触电阻及耐热性一起表示于表7中。
实验条件如下所示。
1)在第二层(Y)中使用纯铝，在第一层(X)中使用如下的铝合金，是耐热性优良并且可以与透明导电膜直接电接触的铝合金，其含有规定量的选自所述元素组Q’中的至少一种元素，并且含有规定量的选自所述元素组R1中的至少一种元素，另外含有规定量的选自所述元素组R2中的至少一种元素，与所述实施例1相同地利用溅射法制作了由第一层(X)与第二层(Y)构成的层叠膜。配线膜的厚度在层叠结构整体中都设为约300nm的一定值。
2)第一层(X)的合金成分如表7所示。
3)药液耐受性试验(碱腐蚀试验)：本实施例中，模拟光刻胶剥离液的清洗工序，进行利用混合了胺系光刻胶和水的碱性水溶液的腐蚀实验。具体来说，准备将东京应化工业(株)制的胺系光刻胶剥离液「TOK106」水溶液调整为pH10的溶液(液温25℃)，向其中浸渍预先在350℃进行了30分钟的热处理的上述铝合金与纯铝的层叠膜300秒。此后，调查在浸渍后的膜表面可以看到的凹坑状的腐蚀(小孔腐蚀)痕的个数，评价了耐腐蚀性。具体来说，将膜表面每1m2的小孔腐蚀数小于7×109的评价为(◎：优良)，将为7×109个以上而小于30×109个的评价为(○：良好)，将30×109个以上的评价为(×：不良)。
4)对电阻率、透明导电膜(ITO膜)与铝合金层叠配线膜之间的接触电阻及耐热性与所述实施例1相同地评价。
根据表7的结果可以确认，如果形成除了元素组R1以外还含有元素组R2的铝合金配线膜，则不会使配线的电阻性或耐热性劣化，并且可以在抑制ITO膜—铝合金层叠配线膜之间的接触电阻的同时(不会使界面传导特性劣化)，提高暴露于强碱溶液中的情况下的耐腐蚀性(药液耐受性)。
虽然参照特定的方式对本发明进行了详细说明，然而可以不脱离本发明的精神和范围地进行各种变更及修正，这对于本领域技术人员来说是显而易见的。
而且，本申请基于2006年9月15日申请的日本专利申请(日本特愿2006—251473)及2007年8月10日申请的日本专利申请(日本特愿2007—210218)，可将其整体利用引用来援引。
另外，这里所引用的所有参照都是作为整体加入的。
工业上的利用可能性
根据本发明，通过作为配线膜结构设为含有第一层(X)和第二层(Y)的层叠结构，其中，所述第一层(X)由具有高耐热性并且可以与透明导电膜直接接触的铝合金构成，所述第二层(Y)由纯铝或电阻率小于前述的第一层(X)的铝合金的铝合金构成，则可以在作为配线膜整体保持低电阻率的同时，确保高耐热性和形状特性，并且可以使铝合金层叠配线膜与透明导电膜直接接触。另外，由本发明赋予特征的层叠结构的铝合金配线膜由于是将同种的纯铝或铝合金层叠了的结构，因此在蚀刻速度方面没有极端的差别，图案形成很容易，因而在精细加工性方面也很优良。
另外，通过作为第一层(X)的构成材料，含有特定的元素组R2的至少一种元素，就可以在显示装置的制造过程中抑制铝合金配线膜的腐蚀而制造显示质量良好的显示装置。

Claims (9)

1.一种显示装置，其为在玻璃基板上配置有将透明导电膜与薄膜晶体管电连接的铝合金配线膜的显示装置，
该铝合金配线膜具有包含第一层(X)和第二层(Y)的层叠结构，其中，第一层(X)与透明导电膜直接接触，
所述第一层(X)由铝合金构成，所述铝合金含有0.1～6原子％的选自由Ni、Ag、Zn、Cu构成的元素组Q中的至少一种元素，并且含有0.1～6原子％的选自由稀土类元素、Mg、Mn、V、Pt、Cr、Ru、Rh、Pd、Ir、W、Ti、Zr、Nb、Hf、Ta、Sn、Fe构成的元素组R中的至少一种元素，
所述第二层(Y)由纯铝构成；或者由以铝为主成分且电阻率低于所述第一层(X)的铝合金构成。
2.一种显示装置，其中在玻璃基板上配置有将透明导电膜与薄膜晶体管电连接的铝合金配线膜，该铝合金配线膜具有包含第一层(X)和第二层(Y)的层叠结构，
所述第一层(X)由铝合金构成，所述铝合金含有0.1～6原子％的选自由Ni、Ag、Zn、Cu、Co构成的元素组Q’中的至少一种元素，并且含有0.1～6原子％的选自由稀土类元素、Mg、Mn、V、Pt、Cr、Ru、Rh、Pd、Ir、W、Ti、Zr、Nb、Hf、Ta、Sn、Fe构成的元素组R中的至少一种元素，
所述第二层(Y)由纯铝构成，或者由以铝为主成分且电阻率低于所述第一层(X)的铝合金构成，
第一层(X)与透明导电膜直接接触。
3.一种显示装置，其中在玻璃基板上配置有将透明导电膜与薄膜晶体管电连接的铝合金配线膜，该铝合金配线膜具有包含第一层(X)和第二层(Y)的层叠结构，
所述第一层(X)由铝合金构成，所述铝合金含有0.1～6原子％的选自由Ni、Ag、Zn、Cu、Co构成的元素组Q’中的至少一种元素，并且含有选自稀土类元素组R1中的至少一种元素和选自由Mg、Mn、V、Pt、Cr、Ru、Rh、Pd、Ir、W、Ti、Zr、Nb、Hf、Ta、Sn、Fe构成的元素组R2中的至少一种元素，R1与R2的总计含有量为0.1～6原子％，
所述第二层(Y)由纯铝构成，或者由以铝为主成分且电阻率低于所述第一层(X)的铝合金构成，
第一层(X)与透明导电膜直接接触。
4.根据权利要求3所述的显示装置，其中，所述稀土类元素组R1由La、Gd、Y、Nd及Dy构成。
5.根据权利要求3所述的显示装置，其中，所述元素组R2由Cr、Ti、Zr、Nb及Ta构成。
6.根据权利要求4所述的显示装置，其中，所述元素组R2由Cr、Ti、Zr、Nb及Ta构成。
7.根据权利要求1～6中任意一项所述的显示装置，其中，所述第一层(X)的膜厚为20nm以上。
8.根据权利要求1～6中任意一项所述的显示装置，其中，所述铝合金配线膜中，包含第一层(X)和第二层(Y)的层叠配线整体的电阻率为4.5μΩ·cm以下。
9.根据权利要求7所述的显示装置，其中，所述铝合金配线膜中，包含第一层(X)和第二层(Y)的层叠配线整体的电阻率为4.5μΩ·cm以下。
CN2007800334570A 2006-09-15 2007-09-13 显示装置 Expired - Fee Related CN101512622B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP251473/2006 2006-09-15
JP2006251473 2006-09-15
JP210218/2007 2007-08-10
JP2007210218A JP2008098611A (ja) 2006-09-15 2007-08-10 表示装置
PCT/JP2007/067848 WO2008032786A1 (en) 2006-09-15 2007-09-13 Display device

Publications (2)

Publication Number Publication Date
CN101512622A true CN101512622A (zh) 2009-08-19
CN101512622B CN101512622B (zh) 2012-08-15

Family

ID=39183840

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800334570A Expired - Fee Related CN101512622B (zh) 2006-09-15 2007-09-13 显示装置

Country Status (6)

Country Link
US (1) US8044399B2 (zh)
JP (1) JP2008098611A (zh)
KR (1) KR101065130B1 (zh)
CN (1) CN101512622B (zh)
TW (1) TW200820330A (zh)
WO (1) WO2008032786A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102822945A (zh) * 2010-04-02 2012-12-12 株式会社神户制钢所 配线构造、显示装置和半导体装置
CN102870072A (zh) * 2010-07-14 2013-01-09 阿尔卑斯电气株式会社 输入装置及其制造方法
CN104962871A (zh) * 2015-05-25 2015-10-07 同济大学 一种高导电性铝合金薄膜及其制备方法
CN111448652A (zh) * 2017-12-04 2020-07-24 虹软科技股份有限公司 具有指纹识别功能的显示器

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101219038B1 (ko) * 2004-10-26 2013-01-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP4117001B2 (ja) 2005-02-17 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
JP4355743B2 (ja) * 2006-12-04 2009-11-04 株式会社神戸製鋼所 Ｃｕ合金配線膜とそのＣｕ合金配線膜を用いたフラットパネルディスプレイ用ＴＦＴ素子、及びそのＣｕ合金配線膜を作製するためのＣｕ合金スパッタリングターゲット
JP2009008770A (ja) * 2007-06-26 2009-01-15 Kobe Steel Ltd 積層構造およびその製造方法
JP4469913B2 (ja) 2008-01-16 2010-06-02 株式会社神戸製鋼所 薄膜トランジスタ基板および表示デバイス
KR101163329B1 (ko) * 2008-02-22 2012-07-05 가부시키가이샤 고베 세이코쇼 터치 패널 센서
JP2009282504A (ja) * 2008-03-31 2009-12-03 Kobe Steel Ltd 表示デバイス
KR101124831B1 (ko) * 2008-03-31 2012-03-26 가부시키가이샤 고베 세이코쇼 표시 장치, 그 제조 방법 및 스퍼터링 타깃
JP2010123754A (ja) * 2008-11-19 2010-06-03 Kobe Steel Ltd 表示装置およびその製造方法
JP5475260B2 (ja) * 2008-04-18 2014-04-16 株式会社神戸製鋼所 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置
WO2009131169A1 (ja) * 2008-04-23 2009-10-29 株式会社神戸製鋼所 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
JP2009282514A (ja) * 2008-04-24 2009-12-03 Kobe Steel Ltd 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
TWI525773B (zh) * 2008-07-03 2016-03-11 Kobe Steel Ltd Wiring structure, thin film transistor substrate, manufacturing method thereof, and display device
JP2010065317A (ja) * 2008-08-14 2010-03-25 Kobe Steel Ltd 表示装置およびこれに用いるＣｕ合金膜
TWI511299B (zh) * 2008-09-01 2015-12-01 Semiconductor Energy Lab 半導體裝置的製造方法
US20100154874A1 (en) * 2008-09-29 2010-06-24 Takashi Hirose Photoelectric conversion device and manufacturing method thereof
JP5308760B2 (ja) * 2008-09-30 2013-10-09 株式会社日立製作所 表示装置
JP5368806B2 (ja) * 2009-01-13 2013-12-18 株式会社神戸製鋼所 表示装置用Ａｌ合金膜および表示装置
US20110198602A1 (en) * 2008-11-05 2011-08-18 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Aluminum alloy film for display device, display device, and sputtering target
JP5357515B2 (ja) * 2008-11-05 2013-12-04 株式会社神戸製鋼所 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
JP2010134458A (ja) * 2008-11-05 2010-06-17 Kobe Steel Ltd 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
JP2012043821A (ja) * 2008-12-16 2012-03-01 Sharp Corp 配線構造体、半導体素子、配線基板、表示用パネル及び表示装置
JP4567091B1 (ja) 2009-01-16 2010-10-20 株式会社神戸製鋼所 表示装置用Ｃｕ合金膜および表示装置
TWI383232B (zh) 2009-03-19 2013-01-21 Au Optronics Corp 薄膜電晶體陣列基板
JP5504692B2 (ja) * 2009-05-18 2014-05-28 東ソー株式会社 防食剤及びその用途
KR101156428B1 (ko) * 2009-06-01 2012-06-18 삼성모바일디스플레이주식회사 유기 발광 소자
WO2011013683A1 (ja) * 2009-07-27 2011-02-03 株式会社神戸製鋼所 配線構造および配線構造を備えた表示装置
JP2011040593A (ja) * 2009-08-12 2011-02-24 Seiko Epson Corp 半導体装置ならびに半導体装置の製造方法
US10288632B2 (en) 2009-09-21 2019-05-14 Pocared Diagnostics Ltd. System for conducting the identification of bacteria in biological samples
KR101097316B1 (ko) 2009-10-12 2011-12-23 삼성모바일디스플레이주식회사 유기 발광 소자
JP5179604B2 (ja) * 2010-02-16 2013-04-10 株式会社神戸製鋼所 表示装置用Ａｌ合金膜
JP2012180540A (ja) 2011-02-28 2012-09-20 Kobe Steel Ltd 表示装置および半導体装置用Ａｌ合金膜
JP5524905B2 (ja) 2011-05-17 2014-06-18 株式会社神戸製鋼所 パワー半導体素子用Ａｌ合金膜
JP5865634B2 (ja) 2011-09-06 2016-02-17 三菱電機株式会社 配線膜の製造方法
JP2013084907A (ja) 2011-09-28 2013-05-09 Kobe Steel Ltd 表示装置用配線構造
JP5927523B2 (ja) * 2011-11-29 2016-06-01 株式会社Ｊｏｌｅｄ 薄膜トランジスタおよび薄膜トランジスタの製造方法
JP2014178559A (ja) * 2013-03-15 2014-09-25 Pixtronix Inc 表示装置
US20140303916A1 (en) * 2013-04-04 2014-10-09 Brigham Young University Four-line electrical impedance probe
WO2015118947A1 (ja) * 2014-02-07 2015-08-13 株式会社神戸製鋼所 フラットパネルディスプレイ用配線膜
KR102221549B1 (ko) 2014-07-04 2021-02-26 삼성전자주식회사 전도성 박막
US9666615B2 (en) 2015-10-20 2017-05-30 International Business Machines Corporation Semiconductor on insulator substrate with back bias
KR102637849B1 (ko) * 2017-11-28 2024-02-19 삼성디스플레이 주식회사 도전 패턴, 이를 포함하는 표시장치 및 도전 패턴의 제조 방법
CN110468312B (zh) * 2019-09-26 2021-03-23 常州斯威克新材料科技有限公司 一种光伏反光膜用耐腐蚀铝合金靶材及其制备方法和铝合金薄膜
WO2022004491A1 (ja) * 2020-06-30 2022-01-06 株式会社アルバック 金属配線構造体、金属配線構造体の製造方法及びスパッタリングターゲット
CN113219718B (zh) * 2021-04-21 2022-04-19 惠科股份有限公司 显示面板的背光模组和显示装置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6459852A (en) * 1987-08-31 1989-03-07 Ricoh Kk Wiring structure of integrated circuit
US5162933A (en) * 1990-05-16 1992-11-10 Nippon Telegraph And Telephone Corporation Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium
JP2813234B2 (ja) * 1990-05-16 1998-10-22 日本電信電話株式会社 配線構造
JP2733006B2 (ja) * 1993-07-27 1998-03-30 株式会社神戸製鋼所 半導体用電極及びその製造方法並びに半導体用電極膜形成用スパッタリングターゲット
JP3365954B2 (ja) * 1997-04-14 2003-01-14 株式会社神戸製鋼所 半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜および半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜形成用スパッタリングターゲット
JPH11337976A (ja) 1998-03-26 1999-12-10 Toshiba Corp 表示装置用アレイ基板及びこのアレイ基板を備えた平面表示装置
JP4663829B2 (ja) 1998-03-31 2011-04-06 三菱電機株式会社 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置
JP4458563B2 (ja) 1998-03-31 2010-04-28 三菱電機株式会社 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法
JP2001350159A (ja) * 2000-06-06 2001-12-21 Hitachi Ltd 液晶表示装置及びその製造方法
JP2002299630A (ja) * 2001-03-30 2002-10-11 Matsushita Electric Ind Co Ltd ＭｏＷ／ＡｌまたはＡｌ合金／ＭｏＷの積層薄膜を用いた薄膜トランジスタおよび薄膜トランジスタアレイとその製造方法
JP4783525B2 (ja) * 2001-08-31 2011-09-28 株式会社アルバック 薄膜アルミニウム合金及び薄膜アルミニウム合金形成用スパッタリングターゲット
JP2003273109A (ja) 2002-03-14 2003-09-26 Advanced Display Inc Ａｌ配線用薄膜及びその製造方法並びにこれを用いた液晶表示装置
JP3940385B2 (ja) * 2002-12-19 2007-07-04 株式会社神戸製鋼所 表示デバイスおよびその製法
JP2005303003A (ja) * 2004-04-12 2005-10-27 Kobe Steel Ltd 表示デバイスおよびその製法
JP4541787B2 (ja) * 2004-07-06 2010-09-08 株式会社神戸製鋼所 表示デバイス
KR101061850B1 (ko) * 2004-09-08 2011-09-02 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조방법
JP2006126255A (ja) * 2004-10-26 2006-05-18 Mitsubishi Electric Corp 電気光学装置、液晶表示装置及びそれらの製造方法
JP4330517B2 (ja) * 2004-11-02 2009-09-16 株式会社神戸製鋼所 Ｃｕ合金薄膜およびＣｕ合金スパッタリングターゲット並びにフラットパネルディスプレイ
JP4579709B2 (ja) * 2005-02-15 2010-11-10 株式会社神戸製鋼所 Ａｌ−Ｎｉ−希土類元素合金スパッタリングターゲット
JP4117001B2 (ja) * 2005-02-17 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
JP4542008B2 (ja) * 2005-06-07 2010-09-08 株式会社神戸製鋼所 表示デバイス
US7683370B2 (en) * 2005-08-17 2010-03-23 Kobe Steel, Ltd. Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices
US7411298B2 (en) * 2005-08-17 2008-08-12 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices
JP4280277B2 (ja) * 2006-09-28 2009-06-17 株式会社神戸製鋼所 表示デバイスの製法
JP4377906B2 (ja) * 2006-11-20 2009-12-02 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ系Ａｌ基合金スパッタリングターゲット、およびその製造方法
JP2008127623A (ja) * 2006-11-20 2008-06-05 Kobelco Kaken:Kk Ａｌ基合金スパッタリングターゲットおよびその製造方法
JP2009004518A (ja) * 2007-06-20 2009-01-08 Kobe Steel Ltd 薄膜トランジスタ基板、および表示デバイス

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102822945A (zh) * 2010-04-02 2012-12-12 株式会社神户制钢所 配线构造、显示装置和半导体装置
CN102822945B (zh) * 2010-04-02 2016-04-27 株式会社神户制钢所 配线构造、显示装置和半导体装置
CN102870072A (zh) * 2010-07-14 2013-01-09 阿尔卑斯电气株式会社 输入装置及其制造方法
CN104962871A (zh) * 2015-05-25 2015-10-07 同济大学 一种高导电性铝合金薄膜及其制备方法
CN111448652A (zh) * 2017-12-04 2020-07-24 虹软科技股份有限公司 具有指纹识别功能的显示器
CN111448652B (zh) * 2017-12-04 2023-06-20 虹软科技股份有限公司 能够检测指纹的显示器

Also Published As

Publication number Publication date
KR20090052351A (ko) 2009-05-25
JP2008098611A (ja) 2008-04-24
TW200820330A (en) 2008-05-01
TWI368264B (zh) 2012-07-11
WO2008032786A1 (en) 2008-03-20
US20100163877A1 (en) 2010-07-01
KR101065130B1 (ko) 2011-09-16
CN101512622B (zh) 2012-08-15
US8044399B2 (en) 2011-10-25

Similar Documents

Publication Publication Date Title
CN101512622B (zh) 显示装置
JP4117002B2 (ja) 薄膜トランジスタ基板および表示デバイス
CN101542696B (zh) 显示装置用Al合金膜、显示装置以及溅射靶材
JP4542008B2 (ja) 表示デバイス
CN101335202A (zh) 显示装置的制造方法
CN100373249C (zh) 显示装置
CN100517734C (zh) Tft阵列衬底的制造方法
JP5368867B2 (ja) 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
CN102741449B (zh) 显示装置用Al合金膜
CN101918888A (zh) 显示装置、其制造方法及溅射靶
JP2009105424A (ja) 薄膜トランジスタ基板および表示デバイス
CN103782374A (zh) 显示装置用配线结构
JP2009282514A (ja) 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
JP4886285B2 (ja) 表示デバイス
TW386222B (en) Electric device having non-light emitting type display and method for making the electric device
TW200914971A (en) Display device and sputtering target
JP4709816B2 (ja) 薄膜トランジスタ基板の製造方法
CN100482853C (zh) 溅射靶
JP2008124483A (ja) 薄膜トランジスタ基板および表示デバイス
CN102315229A (zh) 薄膜晶体管基板及具备薄膜晶体管基板的显示装置
JP2006339666A (ja) アルミニウム合金膜形成用スパッタリングターゲット

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120815