CN101425483A

CN101425483A - 集成电路结构

Info

Publication number: CN101425483A
Application number: CNA2008100863015A
Authority: CN
Inventors: 郑心圃; 许仕勋; 侯上勇; 蔡豪益; 余振华
Original assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Current assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date: 2007-11-01
Filing date: 2008-03-25
Publication date: 2009-05-06
Anticipated expiration: 2028-03-25
Also published as: CN101425483B; US20090115024A1; US8643147B2

Abstract

一种集成电路结构包括一下介电层；一上介电层于该下介电层之上；以及一密封环。密封环包括一上金属线于该上介电层中；一连续导孔条于该第一上金属线之下且与其邻接，其中该连续导孔条的宽度大于该上金属线宽度的约70％；一下金属线于该下介电层中；以及一导孔条于该下金属线之下且与其邻接。该导孔的宽度实质上小于该下金属线的宽度的一半。

Description

集成电路结构

技术领域

本发明涉及集成电路，且特别涉及密封环的结构与形成方法。

背景技术

密封环的形成为半导体后段工艺的一重要部分。密封环为环绕集成电路的应力保护结构，其可保护半导体芯片的内部电路免于在晶片切割时受到伤害。

传统密封环通常由互相连接的金属线与连接导孔形成。图1为密封环10的一部分的附图，其形成在切割线12(有时称为晶粒切割线12)的内侧，一般而言，在附图的左侧有一电路区(未显示)。

密封环10包括互相连接的金属元件，其由金属线14与导孔18形成，而金属线14与导孔18都形成于介电层16中。金属线14与导孔18为实体连接。此外，在密封环10的上层形成保护膜20。

由于提供了密封环10与保护膜20的保护，在密封环10内侧的电路区可免于受到外部环境的影响，而此外部影响可导致半导体芯片的破裂，因此提供密封环10与保护膜20可确保长时间半导体芯片性能的稳定。通常密封环为电性接地。为了具有较大的强度，如图2所示，导孔18优选为互相连接，形成一连续的导孔条。

密封环10进一步的功能为保护在密封环10内侧的保护集成电路免于受到湿气引起的劣化。介电层16一般由多孔低介电常数材料形成，湿气可轻易地渗透低介电常数介电层16而到达集成电路。密封环10则由金属形成，其封锁了湿气渗透途径，且可实质上排除任何湿气渗透。

虽然导孔条18与金属线14的结合可避免破裂延伸进入电路区，但常见的密封环具有一些缺点。首先，一般只形成一个密封环。若此密封环受损，就可能会没有结构可避免破裂延伸进入个别的半导体芯片中。第二，连续的导孔条的宽度实质上小于各别位于其上的金属线的宽度，因此于晶粒切割时其不具足够的效能以阻止破裂传播。第三，破裂可延伸穿过介于保护膜20与其下层的分界面22并进入电路区。所以目前业界急需新的密封环结构与其形成方法。

发明内容

本发明提供一种集成电路结构，包括：一下介电层；一上介电层于该下介电层之上；以及一密封环。密封环包括一上金属线于该上介电层中；一连续导孔条于该上金属线之下且与其邻接，其中该连续导孔条的宽度实质上与该上金属线的宽度相同；一下金属线于该下介电层中；以及一导孔条于该下金属线之下且与其邻接。该导孔的宽度实质上小于该下金属线的宽度的一半。

本发明提供另一种集成电路结构，包括：一半导体芯片包括多个介电层，其中该多个介电层包括多个低介电常数介电层；以及一顶层介电层于该多个低介电常数介电层之上。该顶层介电层的介电常数大于该多个低介电常数介电层的介电常数。该集成电路还包括一密封环与该半导体芯片的边缘邻接，其中该密封环包括一第一顶部金属线于该顶层介电层中；一第一连续导孔条于该第一顶部金属线之下且与其邻接，其中该第一连续导孔条的宽度实质上与该第一顶部金属线的宽度相同；多个金属线实质上互相对准，其中每一金属线于每一低介电常数介电层之一中；以及多个导孔于每一金属线之下且与其相接。该多个导孔包括一第一与一第二导孔条，各形成一环；以及一低介电常数材料介于该第一与第二导孔条之间。

本发明又提供另一种集成电路结构，包括：一下介电层；一上介电层于该下介电层之上，其中该上介电层的介电常数大于该下介电层的介电常数；以及一密封环。该密封环包括：一上金属线于该上介电层中；一连续导孔条于该上金属线之下且与其邻接，其中该连续导孔条的宽度实质上与该上金属线的宽度相同；一下金属线于该下介电层中；以及多个导孔于该下金属线之下且与其邻接。该多个导孔包括：一导孔条，其宽度实质上小于该下金属线的宽度的一半；以及多个分离的导孔彼此互相分离，其中该多个分离的导孔形成一线与该导孔条平行。

有利的是，通过使用本发明实施例，减少了由于晶粒切割所引起的破裂传播并解决了由于在低介电常数介电材料中形成大导孔开口所引起的蚀刻问题。

为了让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举优选实施例，并配合所附附图，作详细说明如下。

附图说明

图1与2显示传统密封环。

图3A-4B与图6为本发明的双保护层实施例的剖面图，其中形成一沟槽接近于两个密封环。

图5为本发明的一实施例，其中只形成一密封环，并形成一沟槽在其附近。

图7-8B为本发明的单保护层实施例的剖面图，其中形成两个密封环，并形成一沟槽在两密封环附近。

图9A与9B为本发明的单保护层实施例的剖面图，其中将一顶层介电层的上表面凹陷，以低于顶层金属线的上表面。

图10A与10B显示密封环在较高层与较低层中具有混合的设计，其中较高层包括连续的导孔条而较低层包括细导孔条与分离的导孔。

图11A与11B显示密封环在较高层与较低层中具有混合的设计，其中较高层包括连续的导孔条而较低层包括细导孔条。

图12显示密封环在较高层与较低层中具有混合的设计，其中较高层包括连续的导孔条而较低层包括通过导孔支撑物内连接的细导孔条。

其中，附图标记说明如下：

10～密封环

12～切割线

14～金属线

16～介电层

18～导孔

20～保护膜

22～保护膜20与其下层的分界面

30～半导体基底

32～重掺杂p型(p+)区

34～层间介电层

36～接触孔

38～切割线

40～切割线界线

42～第一密封环

44～第二密封环

46、54、58～金属线

48、56、60～导孔

50～低介电常数介电层

52～顶层介电层(未掺杂硅酸盐玻璃)

Pass-1～第一保护层

AP～铝环(铝焊垫)

Pass-1～第二保护层

W1～导孔48的宽度

W2～金属线46的宽度

W’～金属线(46、54或58)、导孔(48、56或60)及/或铝环AP的上宽度

W”～金属线(46、54或58)、导孔(48、56或60)及/或铝环AP的下宽度

α～金属线46、54与58的倾斜角

β～导孔48、56与60的倾斜角

62～未掺杂硅酸盐玻璃52与第一保护层Pass-1的分界面(未掺杂硅酸盐玻璃52的上表面)

64～第一保护层Pass-1与第二保护层Pass-2的分界面

66～沟槽

68～沟槽66的底部

W3～沟槽66的宽度

d～密封环44与切割线38隔开的距离

70～细导孔条

W4～细导孔条70的宽度

D～沟槽66的底部68与金属线54的上表面的差距距离

D’～沟槽66的底部68与未掺杂硅酸盐玻璃52与第一保护层Pass-1的分界面62的差距距离

D”～未掺杂硅酸盐玻璃52的上表面62的凹陷距离

W5～金属线58的宽度

W6～导孔60的宽度

A-A’、B-B’、C-C’～线

80、84～导孔条

82、86～分离的导孔

W9～分离的导孔82与86的宽度

L9～分离的导孔82与86的长度

88～导孔支撑物

D1～介于导孔支撑物88之间的距离

D2～介于导孔条80(及/或导孔条84)之间的距离

W7～导孔支撑物88的宽度

W8～导孔条84的宽度

具体实施方式

本发明提供不易破裂的密封环，以及其形成方法。以下将讨论各种优选实施例。在本发明的多个附图实施例中，相同的符号代表相同的元件。

图3A显示本发明的第一实施例。一半导体晶片的一部分包括半导体基底30，其优选由硅或其他第III族、第IV族及/或第V族元素形成。半导体基底30以p型不纯物轻掺杂优选。在半导体基底30的上表面形成重掺杂p型(p+)区32。层间介电层(inter-layer dielectric，ILD)34形成于半导体基底30之上。层间介电层34可由磷硼硅酸玻璃(phosphoborosilicate glass，PBGS)或其他一般常用材料来形成。

在一实施例中，层间介电层34中形成接触孔36，且其与重掺杂p型(p+)区32电性连接。接触孔36连接至一电性接地(未显示)。显示出切割线界线40，其中切割线38位于切割线界线40的左侧，而一半导体芯片则位于切割线界线40的右侧。

形成两个密封环42与44。在一优选实施例中，第一密封环(或者称为牺牲密封环)，其较接近切割线38且优选为比第二密封环44窄(主密封环)。密封环42与44包括多个形成于低介电常数介电层50中的金属线46与导孔48。低介电常数介电层50的介电常数优选低于3.0且更佳低于约2.5，因此在说明书中也指极低介电常数(extreme low-k，ELK)介电层50。如本技术领域所熟知，可使用单镶嵌工艺来形成下层金属线46，而上层金属线46可使用双镶嵌工艺与下方的导孔48一起形成。

在介电层50之上形成顶层介电层52，而在顶层介电层52中形成金属线54与58以及导孔56与60。顶层介电层52可由未掺杂硅酸盐玻璃(un-dopedsilicate glass，USG)来形成以改善机械特性与避免湿气渗透，因此在说明书中以未掺杂硅酸盐玻璃52进行说明，虽然顶层介电层52也有可能由其他材料形成。金属线46、54与58以及导孔48、56与60优选包含铜或铜合金。在顶层介电层52之上形成一第一保护层Pass-1。第一保护层Pass-1优选包括介电材料，例如氧化物或氮化物。

第一密封环44包括一铝环(或者在说明书中也称为铝焊垫或AP)在金属线58之上，并与其实体连接。铝环AP包括一部分位于第一保护层Pass-1之上，且上述部分穿透第一保护层Pass-1。在第一保护层Pass-1与铝环AP上形成第二保护层Pass-2。保护层Pass-1与Pass-2可由氧化物、氮化物与上述的组合来形成，且保护层Pass-1与Pass-2可由相同或不同的材料来形成。

在优选实施例中，导孔48、56与60为导孔条，且其宽度优选为大于各别位于其上的金属线46、54与58的宽度约70％。在说明书中，此种形式的导孔条也指连续的导孔条，因为其与在连续方式中互相邻接的细导孔条的集合相似。更佳为导孔48的宽度W1与金属线46的宽度W2实质上彼此相等。在另一实施例中，导孔48、56与60为一导孔条群组，其包括两个或更多的平行细导孔条(以图9B的导孔56的导孔条群组为例)。需注意的是第一密封环42与第二密封环44为形成于接近各别的半导体芯片边缘的环。因此金属线46、54与58和导孔48、56与60和铝环AP各形成一环。且每个环具有四个边缘，每个边缘接近半导体芯片各别的边缘，且每个边缘至各别侧的切割线的距离优选为10μm或更小。

在优选实施例中，金属线46、54与58和导孔48、56与60以及铝环AP优选为具有锥状轮廓，其具有倾斜边缘，且因此金属线46、54与58具有倾斜角α以及导孔48、56与60具有倾斜角β。因此锥状金属线(46、54或58)、锥状导孔(48、56或60)及/或铝环AP之上宽度W’大于下宽度W”，如附图的上宽度W’与下宽度W”。倾斜角α与β优选为约84-87°。更佳为倾斜角α与β为约86°。当倾斜角α与β小于90°，金属线46、54与58和导孔48、56与60以及铝环AP对于传播向下的应力更有效。因此由于晶粒切割所产生的应力更容易通过健全的密封环吸收。可通过调整工艺条件来达到形成金属线46、54与58和导孔48、56与60以及铝环的倾斜角，例如增加蚀刻气体如C₄F₈、CHF的百分比、降低包含氧与氮的气体的百分比及/或减少偏压(bias power)等。

图3B显示本发明的其他实施例，其中金属线46、54与58和导孔48、56与60以及铝环实质上具有垂直的边缘。在接下的附图中讨论各个实施例，金属线46、54与58和导孔48、56与60以及铝环可各具有实质上垂直的边缘，其以实线显示，或者是具有倾斜角，其以虚线显示。

可以了解的是，在先前讨论的附图也可使用于本发明的其他实施例，除非是有特别说明不适用。为了简化，结构与材料的细部将不再于接下来讨论的实施例中重复。

由于切割晶片，破裂可能发生在切割线且传播进入半导体芯片中。发明人的实验显示，半导体芯片的顶部发生破裂的显著百分比，有时甚至高于50％，例如发生在未掺杂硅酸盐玻璃52、第一保护层Pass-1与第二保护层Pass-2中。特别是在未掺杂硅酸盐玻璃52与第一保护层Pass-1的分界面62，与第一保护层Pass-1与第二保护层Pass-2的分界面64中容易受到破裂的伤害，且破裂沿着分界面62与64传播至半导体芯片中。本发明的实施例是根据上述发现而提出。

在显示于图3A与3B的实施例中，第一密封环42与切割线38相邻，且优选为实质上与切割线38邻接。在晶片的晶粒切割前，在牺牲密封环42之上形成沟槽66。若从上往下看，沟槽66也形成一沟槽环，其具有四个边缘，每个与半导体芯片各别的边缘接近。沟槽66的底部68优选至少与第一保护层Pass-1与第二保护层Pass-2的分界面64齐平。更佳为，沟槽66的底部68延伸低于第一保护层Pass-1与第二保护层Pass-2的分界面64，例如大于约200

。然而，第一保护层Pass-1的材料需要维持在金属线54上以避免金属线54露出。沟槽66的优点为若在晶粒切割时发生破裂且破裂沿着第二保护层Pass-2的分界面64传播，则此破裂将由于沟槽66而停止。即使破裂传播穿过沟槽66，破裂的应力也实质上通过沟槽66而释放，且第二密封环44将有效地避免破裂任何更进一步的传播。此对避免破裂提供了双重保险。可以了解的是，发生在高于沟槽66的底部68的任何破裂将被停止，包括发生在第二保护层Pass-2中的破裂。沟槽66的宽度W3优选大于约2μm。

图4A显示本发明的第二实施例，其中第一密封环42与切割线38远离。沟槽66包括至少一部分水平介于第一密封环42与切割线38之间。更进一步而言，整个沟槽66可介于第一密封环42与切割线38之间。在此实施例中，沟槽66的底部68可延伸低于未掺杂硅酸盐玻璃52与第一保护层Pass-1的分界面62，其中，沟槽66的底部68的相对应位置以虚线显示。或者，沟槽66的底部68可实质上与第一保护层Pass-1与第二保护层Pass-2的分界面64齐平或介于未掺杂硅酸盐玻璃52与第一保护层Pass-1的分界面62以及第一保护层Pass-1与第二保护层Pass-2的分界面64之间。然而，若沟槽66包括一部分直接位于第一密封环42之上，则沟槽66的底部68优选高于未掺杂硅酸盐玻璃52与第一保护层Pass-1的分界面62，以使至少一薄的第一保护层Pass-1维持在金属线54之上。

沟槽66可位于任何介于切割线38与主密封环44之间的地方。图4B显示另一实施例，其中沟槽66介于第一密封环42与第二密封环44之间。在此实施例中，沟槽66的底部68也可低于未掺杂硅酸盐玻璃52与第一保护层Pass-1的分界面62，或在其他虚线所示的位置。有利的是，沟槽66的底部68低于未掺杂硅酸盐玻璃52与第一保护层Pass-1的分界面62，可停止沿着未掺杂硅酸盐玻璃52与第一保护层Pass-1的分界面62传播的破裂。

图5显示本发明的第三实施例，而其中并没有形成牺牲密封环42。密封环44与切割线38隔开。密封环44与切割线38隔开的距离d至少要够大以容纳沟槽66。在一实施例中，距离d大于约2μm。沟槽66实质上与切割线38相邻，但在切割线38的外面，而此优选是因在晶粒切割时，切口不会切穿沟槽66。沟槽66的底部68优选至少与第一保护层Pass-1与第二保护层Pass-2的分界面64齐平，且更佳为介于未掺杂硅酸盐玻璃52与第一保护层Pass-1的分界面62以及第一保护层Pass-1与第二保护层Pass-2的分界面64之间，甚至更佳为低于分界面62。沟槽66的底部68可甚至延伸低于金属线58，但高于上低介电常数介电层50。虚线显示几个沟槽66的底部68的可能位置。有利的是，在未掺杂硅酸盐玻璃52或其上的破裂传播将可通过沟槽66来停止，而密封环44则提供额外的保护。

图6显示本发明的第四实施例，其中铝环AP形成在密封环42之上，取代形成在密封环44之上。因此沟槽66可形成任何在切割线38与密封环44的右边边界之间的地方沟槽66与其底部68的位置以虚线显示。此外，根据沟槽66的位置，其底部68可在第二保护层Pass-2、第一保护层Pass-1、未掺杂硅酸盐玻璃52或在上述的分界面中。

先前讨论的附图的实施例显示双保护层，包括第一保护层Pass-1与第二保护层Pass-2。图7-9B显示单保护层，其中只形成一个保护层。因此没有形成铝焊垫AP。此形式的密封环可使用于直接焊接于铜(direct-bump-on)的应用。在图7中，在未掺杂硅酸盐玻璃52以及金属线54与58之上形成保护层Pass-1。优选在密封环42与切割线38之间形成沟槽66。因此在破裂到达密封环42之前就已被封锁住。或者沟槽66可形成在任何切割线38与第二密封环44的右缘(内缘)之间的地方。根据沟槽66的位置，沟槽66的底部68也可形成在不同位置，如虚线所示。

在图8A与8B中，导孔56包括至少两个或者更多的细导孔条70来取代一单一的宽导孔条。可通过与形成介电层52相同的材料来分隔细导孔条70，分隔材料优选为未掺杂硅酸盐玻璃。各细导孔条70也形成一环。细导孔条70的宽度W4优选小于约0.4μm。另宽度W4优选小于金属线54的宽度W2的约20％。可了解的是，在晶粒切割之后，且在接着的凸块底金属层(under-bump-metallurgy，UBM)蚀刻工艺中，若酸与金属线54接触，则金属线54可能会被蚀刻。然而因细导孔条70非常细，所以细导孔条70的蚀刻明显较慢，而也因此在细导孔条70下的密封环42的部分免于受到蚀刻。由于细导孔条70的优点，沟槽66可直接形成在密封环42之上而露出金属线54的一部分或全部。优选为，沟槽66的底部68低于金属线54的上表面，且具有大于约

的差距距离D。有利的是，沟槽66与金属线54的重叠，封锁了沿着未掺杂硅酸盐玻璃52与第一保护层Pass-1的分界面62的破裂途径，与任何其他高于分界面62的破裂途径。

在图8B中，沟槽66至少一部分位于密封环42与切割线38之间。或者，整个沟槽66可介于密封环42与切割线38之间。此外沟槽66的底部68优选与未掺杂硅酸盐玻璃52与第一保护层Pass-1的分界面62齐平，更佳为低于分界面62，且具有大于约

的差距距离D’。图8B也显示其他沟槽66与其底部68的可能位置。

图9A也显示另一个具有单保护层的实施例。在此实施例中，在介电层50中形成金属线46与48之后形成未掺杂硅酸盐玻璃52。之后通过于未掺杂硅酸盐玻璃52中形成开口、填满开口与执行一化学机械研磨以移除超出的填充材料，留下金属线54与58以及导孔56与60，以形成金属线54与58以及导孔56与60。之后执行一干蚀刻或湿蚀刻以凹陷未掺杂硅酸盐玻璃52的上表面62。此凹陷距离D”优选大于约

有利的是，若破裂沿着未掺杂硅酸盐玻璃52与第一保护层Pass-1的分界面62传播，则其将遇到金属线54的突出部分而被停止。

在图9B中，沟槽66更进一步形成在切割线38与密封环42之间。沟槽66的底部68优选至少低于金属线54的上表面，且更佳与未掺杂硅酸盐玻璃52与第一保护层Pass-1的分界面62水平。底部68也可在任何低于分界面62但高于未掺杂硅酸盐玻璃52的下表面的地方。优选为导孔56包括至少两个细导孔条70，其实质上与图8A与8B相同。因此，即使晶粒切割造成的破裂导致金属线54穿过沟槽66而露出，细导孔条70将在接下来的凸块底金属层蚀刻中保护密封环42免于受到蚀刻。

需注意的是，在显示于图3-8B的各实施例中，可使用实质上与图9A与9B相同的方法来凹蚀分界面62。因此沟槽66与分界面62的凹陷结合可使破裂更不容易穿透进入集成电路。

在晶粒切割后的半导体芯片封装中，依照封装工艺，沟槽66可使用底部填充或成型化合物来填满。

在先前附图中所讨论的实施例(例如显示于图3A与3B中的实施例)中，第一密封环42与第二密封环44各包括金属线46与54/58与连续的导孔条48与56/60。先前附图中所讨论，连续的导孔条48与56/60的宽度大于为于其上方的金属线46与54/58的宽度的70％优选，甚至更接近或实质上等于各别的金属线46与54/58的宽度。实验显示，当蚀刻介电层以形成连续导孔条48的导孔开口时，导孔开口宽度较窄会导致蚀刻不易，特别是对于90nm技术与90nm以下的技术。因此提供优选实施例的变化以解决此问题。需注意的是，显示于图10A至12的实施例可与先前附图中的实施例结合以达到较坚固的密封环结构与优选的避免破裂能力而不需导致显著的工艺困难。于图10A至12中，金属线46、54与58可具有倾斜的边缘，与显示于图3A的实施例相似。

在图图10A中，密封环42与44各包括部分于顶层介电层52中且部分于低介电常数介电层50中。如先前附图中所讨论，顶层介电层52优选由未掺杂硅酸盐玻璃所形成，然而它们也可由其他材料所形成，其密度、机械性高于低介电常数介电层50中的低介电常数材料。在顶层介电层52中，导孔60优选为连续的导孔条其宽度W6大于各别的为于其上的金属线58的宽度W5的70％。宽度W6可甚至等于各别为于其上的金属线58的宽度W5。

图10B显示图10A的俯视图，其中该剖面图为沿着图10中的线A-A’所取得。导孔连接密封环42的两层包括导孔条80与导孔82(之后也指分离的导孔)。导孔条80形成一环沿着各别的半导体芯片的边界延伸。分离的导孔82形成一线与导孔条80平行。相似地，由分离的导孔82所形成的线沿着各别的半导体芯片的四个边缘延伸，且也具有一似环的形状。

密封环44包括导孔条84与分离导孔86。分离的导孔86优选形成一阵列，且此阵列沿着各别的芯片的边缘延伸以形成一似环结构。在一优选实施例中，导孔条84之一为位于导孔86的内侧，而其他的则位于分离的导孔86的外侧(该侧接近各别的半导体芯片的边缘)。在其他实施例中，导孔条84可在分离的导孔86之间形成。又在另一实施例中，额外的连续导孔条其与导孔条84相似，可在可分离的导孔86之间形成。分离的导孔82与86的宽度W9等于其长度L9。或者，长度L9与宽度W9不同，但长度比宽度的比值小于约2。可以理解的是，若密封环42的宽度够大，可加入更多分离的导孔82以形成一与分离的导孔86相似的导孔阵列。有利的是，通过形成分离的导孔与细导孔条，可减少在低介电常数介电材料中形成大导孔开口所引起的蚀刻问题。

图11A与11B分别显示在图10A与10B所示的实施例的变化型的剖面图与俯视图，其中密封环42与44在低介电常数介电层50中只包括导孔条。在图11A中，形成在顶层介电层50中的金属线58与连续的导孔条60，实质上与图10A所示相同。于低介电常数介电层50中，导孔条80与84各形成一环连接分别位于其上或其下的金属线46。导孔条80与84的宽度实质上小于位于其上/下的金属线46的宽度的一半。低介电常数材料填满介于导孔条80之间的空间与介于导孔条84之间的空间。在一实施例中，在各金属化层中具有两个导孔条80，每个连接至金属线46的一边缘部分。导孔条80与84的最理想数目取决于金属线46的宽度，且可通过实验以满足改善密封环44的机械强度与与导孔开口形成的要求来决定。

图11A与11B的结构可进一步强化，如图12所示。此实施例的剖面图与图11A所示相似。在此实施例中，金属线58与连续的导孔条60与显示于图10A与10B所示相同。与显示于图11A与11B的结构相似，在低介电常数介电层50中，形成导孔条80与84以连接各别位于其上与其下的金属线46。图12为一俯视图，其显示导孔支撑物88形成于导孔条80与84之间。导孔支撑物88与导孔条80与84同时形成且无缝地连接至导孔条80与84。在一实施例中，导孔支撑物88的宽度W7与导孔条84的宽度W8的比值为约0.8-0.9，且更佳为约等于1。介于导孔支撑物88之间的距离D1与介于导孔条80(及/或导孔条84)之间的距离D2的比值为约4-5。虽然导孔支撑物88的总面积相较于导孔条80与84的总面积并未特别显著，但导孔支撑物88连接导孔条80与84两者为一整体的结构，且因此在密封环42与44的机械强度中产生了显著的改善。

需注意的是，在图12中沿一平面横越过线B-B’所得的剖面图会与图11A所示相似。然而，若是在图12中沿平面横越过线C-C’所得的剖面图，则导孔支撑物88与导孔条80与84会显现如一连续的导孔条如图3A与3B中所示。

在本发明的替代实施例中，除了可具有两层顶层介电层52之外，半导体芯片也可只具有一层介电层52。因此，优选为只有介电层52包括连续的导孔条，而位于其下的低介电常数介电层都包括细导孔条，细导孔条可与分离的导孔或导孔支撑物结合，可使用具有分离的导孔条或导孔支撑物与连续的导孔条的结构于任何顶层介电层52与低介电常数介电层50中，以任何方式结合。

本发明的实施例具有避免传播破裂进入电路区的能力。特别是增强的保护结构提供双重保护，一为具有沟槽，而一为具有固体密封环。因此破裂传播进入电路区的可能显著地减低。

虽然本发明已以优选实施例揭示如上，然而其并非用以限定本发明，任何熟悉此技术领域的技术人员，在不脱离本发明的精神和范围内，当可作些许的变动与润饰，因此本发明的保护范围应当视后附的权利要求所限定的范围为准。

Claims

1.一种集成电路结构，包括：

一下介电层；

一上介电层，于该下介电层之上；以及

一第一密封环，包括：一第一上金属线，于该上介电层中；一第一连续导孔条，于该第一上金属线之下且与其邻接，其中该第一连续导孔条的宽度实质上与该第一上金属线相同；一第一下金属线，于该下介电层中；以及一第一导孔条，于该第一下金属线之下且与其邻接。

2.如权利要求1所述的集成电路结构，其中该上介电层直接位于该下介电层之上，且该第一密封环包括一第一部分于该上介电层之上与一第二部分于该下介电层之下，且该第一部分中具有连续的导孔条，而该第二部分则不具连续的导孔条。

3.如权利要求1所述的集成电路结构，还包括多个分离的导孔，于该第一下金属线的下且与其邻接，其中该第一上金属线不与其下的分离的导孔连接。

4.如权利要求1所述的集成电路结构，还包括：

一第二导孔条，于该第一下金属线之下且与其邻接，其中该第一与第二导孔条为互相平行；以及

多个导孔支撑物，彼此互相分离，其中该导孔支撑物与该第一与第二导孔条实体连接。

5.如权利要求1所述的集成电路结构，还包括：

一额外的密封环，包括：一第二上金属线，于该上介电层中；一第二连续导孔条，于该第二上金属线之下且与其相邻接，其中该第二连续导孔条的宽度实质上与该第二上金属线相同；一第二下金属线，于该下介电层中；以及一第二导孔条，于该第二下金属线之下且与其邻接。

6.如权利要求5所述的集成电路结构，还包括多个分离的导孔，于该第二下金属线之下且与其邻接，其中该多个分离的导孔形成一线与该第二导孔条的长度方向平行。

7.如权利要求5所述的集成电路结构，还包括：

一第三导孔条，于该第二下金属线之下且与其邻接；以及

多个导孔支撑物，以垂直于第三导孔条的长度方向延伸，其中该多个导孔支撑物与该第二与第三导孔条实体连接。

8.如权利要求1所述的集成电路结构，还包括：

一第一保护层，于该上介电层之上；

一第二保护层，于该第一保护层之上且与其邻接；以及

一沟槽，自该第二保护层的一顶部表面延伸进入该第二保护层中，其中该沟槽实质上形成一环。

9.如权利要求1所述的集成电路结构，其中该上介电层的顶部表面低于该第一上金属线的顶部表面，且该基底电路结构还包括一保护层于该上介电层上且与其实体接触。

10.一种集成电路结构，包括：

一半导体芯片，包括多个介电层，其中该多个介电层包括：多个低介电常数介电层；以及一顶层介电层于该多个低介电常数介电层之上，其中该顶层介电层的介电常数大于该多个低介电常数介电层的介电常数；以及

一第一密封环，包括：一第一顶部金属线，于该顶层介电层中；一第一连续导孔条，于该第一顶部金属线之下且与其邻接，其中该第一连续导孔条的宽度实质上与该第一顶部金属线相同；多个金属线，实质上互相对准，其中每一金属线于每一低介电常数介电层之一中；以及多个导孔，于每一金属线之下且与其相接，其中该多个导孔包括：一第一与一第二导孔条，各形成一环；以及一低介电常数材料，介于该第一与第二导孔条之间。

11.如权利要求10所述的集成电路结构，还包括：

一额外的顶层介电层，介于该顶层介电层与该多个低介电常数介电层之间，其中该第一密封环还包括：一额外的顶部金属线，于该额外的顶层介电层；一额外的连续导孔条，于该额外的金属线之下且与其邻接，其中该额外的连续导孔条的宽度大于该额外的金属线的70％。

12.如权利要求10所述的集成电路结构，其中该多个导孔还包括多个分离的导孔，彼此互相分离。

13.如权利要求10所述的集成电路结构，其中该多个导孔还包括多个导孔支撑物，且每一导孔支撑物与将第一与第二导孔条的一实体连接至一邻近的导孔条。

14.如权利要求10所述的集成电路结构，还包括：

一第一保护层，于该顶层介电层之上；

一第二保护层，于该第一保护层之上且与其邻接；以及

15.如权利要求10所述的集成电路结构，其中该上介电层的顶部表面低于该顶部金属线的顶部表面，且该基底电路结构还包括一保护层于该顶层介电层与该顶部金属线之上且与该顶层介电层与该顶部金属线实体接触。