CN102148205A

CN102148205A - 集成电路结构

Info

Publication number: CN102148205A
Application number: CN201010260672.8A
Authority: CN
Inventors: 陈宪伟
Original assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Current assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date: 2010-02-09
Filing date: 2010-08-19
Publication date: 2011-08-10
Anticipated expiration: 2030-08-19
Also published as: US20110193198A1; US8436472B2; CN102148205B

Abstract

本发明提供一种集成电路结构。上述集成电路结构包括一半导体芯片，包括一边角；一密封环，相邻于上述半导体芯片的边缘；一边角压力释放结构，相邻于上述边角，且实际上邻接于上述密封环，其中上述边角压力释放结构包括一第一部分，位于一顶部金属层中；一电路构件，其中上述电路构件择自下列族群：一内连线结构以及位于上述边角压力释放结构的上述第一部分正下方的一有源电路。本发明中，如果从下层金属层中移除或减少CSR结构会影响释放压力的功能的话，影响会非常少。另一方面，通过可允许于CSR结构的正下方形成有源电路及内连线结构，可节省芯片面积。

Description

集成电路结构

技术领域

本发明涉及一种集成电路结构，特别涉及一种集成电路结构。

背景技术

密封环(seal ring)为半导体后段工艺中一重要部分。密封环为围绕集成电路的压力保护结构，其保护位于半导体芯片内部的集成电路不会因为受到从晶片切割成半导体芯片造成的损伤。另外，密封环可防止水气穿透进入半导体芯片。公知的密封环通常由内部连接的金属线和介层孔形成，且形成邻近于切割道。集成电路形成于密封环的内侧。

因为提供了密封环和保护层，所以可以保护位于密封环内侧的集成电路不因受外界环境的影响而导致半导体芯片内部的破裂。因此在一段长时间内可以保证半导体元件特性的稳定。

当切割晶片时，会施加高机械压力，且可能会损伤密封环。为了增加密封环的强度，可于半导体芯片的边角形成边角压力释放结构(corner stress release(CSR)structure，以下简称为CSR结构)。上述CSR结构为与密封环同时形成的额外金属线和介层孔，且实际上与密封环连接。由于CSR结构的形成，边角区域会存在有较多金属结构，所以上述边角区域的压力会大于半导体芯片的其他区域。因此施加于密封环的压力会分散至上述较多金属结构，且因此个别的密封环会较不可能受到压力造成的损伤。

因此，在此技术领域中，需要一种集成电路结构，以克服公知技术的缺点。

发明内容

有鉴于此，本发明的实施例提供一种集成电路结构，上述集成电路结构包括一半导体芯片，包括一边角；一密封环，相邻于上述半导体芯片的边缘；一边角压力释放结构，相邻于上述边角，且实际上邻接于上述密封环，其中上述边角压力释放结构包括一第一部分，位于一顶部金属层中；一电路构件，其中上述电路构件择自下列族群：一内连线结构以及位于上述边角压力释放结构的上述第一部分正下方的一有源电路。

本发明的另一实施例提供一种集成电路结构，包括：一半导体芯片，包括：一第一边缘；一第二边缘，垂直于该第一边缘，且与该第一边缘形成一边角区；一接合焊盘，相邻于该第一边缘；一密封环，包括平行于该第一边缘的一第一侧边，和平行于该第二边缘的一第二侧边；以及一边角压力释放结构，位于该边角区中，且包括一第一末端，邻接于该密封环的该第一侧边，以及相对于该第一末端的一第二末端，邻接于该密封环的该第二侧边；一内连线结构，位于该边角压力释放结构的正下方，该内连线结构包括金属线和介层孔；以及一有源电路，位于该边角压力释放结构的正下方，该有源电路包括一晶体管。

本发明的其他实施例公开如后。

本发明中，如果从下层金属层中移除或减少CSR结构会影响释放压力的功能的话，影响会非常少。另一方面，通过可允许于CSR结构的正下方形成有源电路及内连线结构，可节省芯片面积。

附图说明

图1A和图1B为本发明实施例的半导体芯片中的密封环和边角压力释放结构的俯视图。

图2为图1A或图1B的剖面图。

图3A为本发明实施例的半导体芯片中的上层金属层的俯视图。

图3B和图3C为本发明实施例的半导体芯片中的下层金属层的俯视图。

图4和图5为本发明其他实施例的如图1A和图1B所示的半导体芯片中的密封环和边角压力释放结构的俯视图。

其中，附图标记说明如下；

2～半导体芯片；

4～边缘；

6～边角；

8～密封环；

8_1、8_2～侧边；

8_3～部分；

M1、Mtop、Mtop-1、Mtop-2、Mtop-3～金属层；

10～边角压力释放结构；

10_1、10_2～部分；

18～接合焊盘；

30～半导体基板；

32～有源电路；

33～晶体管；

34～内连线结构；

36～金属线；

38～介层孔；

40～介电层；

44、46～保护层；

48、52、56～金属焊盘；

53～顶部介电层；

54～介层孔；

60～焊线；

62～金属线；

L1、L2～水平尺寸。

具体实施方式

以下以各实施例详细说明并伴随着附图说明的范例，做为本发明的参考依据。且在附图中，实施例的形状或是厚度可扩大，并以简化或是方便标示。再者，附图中各元件的部分将以分别描述说明之，值得注意的是，图中未示出或描述的元件，为所属技术领域中的普通技术人员所知的形式，另外，特定的实施例仅为揭示本发明使用的特定方式，其并非用以限定本发明。

图1A和图1B为本发明实施例的部分半导体芯片2的俯视图，上述半导体芯片2包括彼此垂直的边缘4和边角6。虽然图1A和图1B并未显示全部的半导体芯片2，但是半导体芯片2可具有包括四个边缘的长方形，且边缘4为其中两个边缘。密封环8形成相邻于半导体芯片2的边缘4。因此，密封环8可包括四个侧边，每一个侧边近似于半导体芯片2的边缘4的其中之一。在边角6处，密封环8可形成为90度角或可不形成为90度角。甚至密封环8可包括对角线的部分8_3。在一实施例中，密封环8可由金属线和延伸穿过多个介电层的介层孔形成，上述介电层包括但不限于如图2、图4和图5所示的金属层M1至金属层Mtop。在密封环8中的金属线和介层孔形成连续的金属壁(参考图2)，所以例如水气的有害物质会被阻挡于密封环8之外。可以了解的是，虽然本实施例只显示一个密封环8，然而也可由多个密封环形成密封环8，且外侧的密封环包围着内侧的密封环。

边角压力释放结构(corner stress release(CSR)structure，以下简称为CSR结构)10可形成相邻于边角6和密封环8，以增加密封环8的强度。举例来说，请参考图1A，CSR结构10可为金属物，其具有连接至密封环8的侧边的两个相对末端。如图1B所示，在其他实施例中，CSR结构10可形成为一实心焊盘，其包括密封环8的边角部分。可同时形成CSR结构10和密封环8，且因此可由一相同材料形成CSR结构10和密封环8，并且CSR结构10和密封环8形成一连续区域。

也可在半导体芯片2的表面形成接合焊盘18。在一实施例中，可于密封环8的内侧(接近半导体芯片2中心的侧边)上形成接合焊盘18，且接合焊盘18可排列成线状，其平行于密封环8的侧边，例如侧边8_1和8_2。

图2为本发明实施例的半导体芯片2的剖面图，其中上述剖面图为沿图1A或图1B的切线2-2的剖面图。在如图2所示的剖面图中，半导体芯片2可包括半导体基板30，有源电路32形成于半导体基板30上。基板30可为由例如硅、硅锗或其他类似的材料的常用半导体材料形成的半导体基板。有源电路32可包括互补式金属氧化物半导体(CMOS)晶体管(标示为晶体管33)、电阻、电容或其他类似的元件。在一实施例中，有源电路32可为一输入/输出(I/O)电路。内连线结构34形成于有源电路32的上方，且用以内部连接至有源电路32，且将有源电路32连接至接合焊盘18。内连线结构34可包括多个金属层，上述金属层可包括金属线36和介层孔38，且上述金属线36和介层孔38形成于多个介电层40中。可由例如介电常数约低于2.5或甚至小于2.0的低介电常数介电材料形成介电层40。

在一实施例中，保护层44和46形成于介电层40的上方。在此领域中保护层44和46通常可分别视为保护层-1和保护层-2，且可由例如氧化硅、氮化硅、未掺杂硅玻璃(USG)、聚酰亚胺(polyimide)及/或上述材料形成的多层结构形成保护层44和46。金属焊盘48形成于保护层44和46的其中之一或两者之上/之中。在一实施例中，金属焊盘48可具有位于保护层46的一开口中的一较低部分，以及位于保护层44上方的一较高部分。金属焊盘48可包括铝，且因此也可视为铝焊盘48。然而，也可由例如铝、银、金、镍、钨或上述合金的其他材料或包括例如铜、银、金、镍、钨或上述合金的其他材料形成金属焊盘48。在一实施例中，金属焊盘48可由铝-铜合金形成。金属焊盘48可通过例如位于其下的内连线结构34电性连接至有源电路32。

上述金属层可包括形成于顶部介电层53中的一顶部金属层Mtop。顶部金属焊盘(Mtop pad)52形成于顶部介电层53中，其可做为顶部金属层Mtop的一部分。可由未掺杂硅玻璃(USG)或低介电常数介电材料形成顶部介电层53。如图2所示，顶部金属焊盘52可直接接触金属焊盘48，或者，顶部金属焊盘52可通过多个介层孔连接至金属焊盘48(图未显示，但类似于介层孔54)。一额外的下一层金属焊盘(Mtop-1 pad)56，可形成于顶部金属焊盘52的正下方。下一层金属焊盘56可形成于下一层金属层Mtop-1中，下一层金属层Mtop-1紧接顶部金属层Mtop的下方(下一层处)。可通过多个介层孔54连接下一层金属焊盘56和顶部金属焊盘52。下一层金属焊盘56和顶部金属焊盘52可具有彼此部分重迭的明显部分。如图2所示，在一实施例中，下一层金属焊盘56和顶部金属焊盘52可具有相同尺寸和相同形状，且可(或可没有)彼此完全重迭。在一实施例中，可进行打线接合(wire bonding)工艺，以将金属焊盘48电性连接至金属线62，其中显示焊线(wire bond)60形成于金属焊盘48上。在打线接合(wire bonding)工艺期间，接合力(bonding force)施加至金属焊盘48，上述接合力会通过顶部金属焊盘52影响下一层金属焊盘56，且因此顶部金属焊盘52和下一层金属焊盘56两者可在结构上支撑金属焊盘48。

CSR结构10可包括位于上层金属层中的部分。举例来说，CSR结构10可位于金属层Mtop和Mtop-1中的部分。在较低金属层中，举例来说，从底部金属层(通常为M1)至金属层Mtop-2，CSR结构10的水平(横向)尺寸可小于金属层Mtop和金属层Mtop-1，或者根本不形成CSR结构10。因此，如图2所示，CSR结构10正下方的区域可用以形成内连线结构34及/或有源电路32。

图3A至图3C为本发明实施例的在不同金属层中的密封环8和CSR结构10的俯视图。请参考图3A，密封环8和CSR结构10形成于上层金属层中，举例来说，包括金属层Mtop及/或金属层Mtop-1。值得注意的是，虽然顶部金属焊盘52和下一层金属焊盘56显示于同一附图中，但是当顶部金属焊盘52位于金属层Mtop中时，下一层金属焊盘56位于金属层Mtop-1中。另外，CSR结构10可包括位于金属层Mtop及/或金属层Mtop-1中的部分10_1。

请参考图3B，图3B显示在下层金属层(包括金属层M1至金属层Mtop-2)中的密封环8。由于CSR结构10、下一层金属焊盘56和顶部金属焊盘52只形成于高于金属层Mtop-2的上层金属层中，而没有显示在金属层M1至金属层Mtop-2中，所以利用虚线表示CSR结构10、下一层金属焊盘56和顶部金属焊盘52。在图3B所示的实施例中，CSR结构10不包括下层金属层M1至金属层Mtop-2的任何部分。值得注意的是，内连线结构34及/或有源电路32可形成于CSR结构10的部分10_1的正下方，且可延伸至下一层金属焊盘56和顶部金属焊盘52的正下方。换言之，当位于CSR结构10正下方的下层金属层中的区域用来形成有源电路和金属绕线结构时，CSR结构10只会形成于上层金属层中。请再参考图2，可以注意到每一个内连线结构34及有源电路32可包括位于CSR结构10正下方的部分。

图3C显示本发明的其他实施例，图3C中显示在下部的金属层Mtop-2至金属层M1金属层中的密封环8的俯视图。在本实施例中，CSR结构10除了部分10_1位于上部的金属层Mtop及/或金属层Mtop-1中，CSR结构10还包括位于下部的金属层M1至金属层Mtop-2金属层中的部分10_2。然而，位于下部的金属层中的CSR结构10的部分10_2的尺寸小于位于上部的金属层中的CSR结构10的部分10_1的尺寸。举例来说，位于下部的金属层中的CSR结构的部分10_2的水平(横向)尺寸显示为L2，其小于CSR结构的部分10_2的相应的水平(横向)尺寸L1。在一实施例中，水平(横向)尺寸L2可小于水平(横向)尺寸L1的百分之50，甚至小于水平(横向)尺寸L1的百分之20。结果，位于CSR结构10的部分10_1正下方的下层金属层中的区域可用来形成有源电路32及内连线结构34。

因为如图2所示的焊焊盘(接合焊盘)结构包括两个位于金属焊盘48下方且连接至金属焊盘48的顶部金属焊盘52和下一层金属焊盘56，所以如图2所示的焊焊盘(接合焊盘)结构可视为一双重实心焊焊盘(接合焊盘)结构。如图4所示，在其他实施例中，可形成单一实心焊焊盘(接合焊盘)结构，上述单一实心焊焊盘结构除了没有形成介层孔54和下一层金属焊盘56之外，其类似于图2所示的焊焊盘(接合焊盘)结构。换言之，只有一个单一顶部金属焊盘52位于金属焊盘48下方。在本实施例中，CSR结构10(请参考图3A)可包括位于包含顶部金属层Mtop的上部的金属层的一部分，在此同时CSR结构10不会形成于包含金属层M1至金属层Mtop-1的下部的金属层中。在其他实施例中，CSR结构10可包括位于下部的金属层中的部分，但是CSR结构10的位于下部的金属层中的部分的水平(横向)尺寸小于位于上部的金属层中的CSR结构10的位于顶部金属层Mtop(请参考图3C)的水平(横向)尺寸。因此，位于下部的金属层M1至金属层Mtop-1中且位于CSR结构10的正下方的区域可包括金属线和介层孔。另外，有源电路32可形成位于CSR结构10的正下方。

上述接合焊盘也可包括位于金属焊盘48正下方的两个以上的接合焊盘。如图5所示，举例来说，接合焊盘18可为三重实心焊焊盘(接合焊盘)结构，其包括位于金属层Mtop-2、金属层Mtop-1和金属层Mtop中的金属焊盘。因此，CSR结构10可包括位于包含金属层Mtop至金属层Mtop-2的上部的金属层的部分，在此同时CSR结构10不会形成于包含金属层M1至金属层Mtop-3的下部的金属层中。在其他实施例中，CSR结构10可包括位于下部的金属层中的部分，但是CSR结构10的位于下部的金属层中的部分的水平(横向)尺寸小于CSR结构10的位于上部的金属层中的水平(横向)尺寸。因此，位于下部的金属层中且位于CSR结构10的部分10_1(请参考图3C)的正下方的区域可包括金属线和介层孔。

对本发明实施例的半导体芯片进行实验以研究压力的影响。实验结果显示压力的最大值位于半导体芯片2的边角且位于例如金属层Mtop和金属层Mtop-1的上层金属层中，此时位于半导体芯片2的边角且位于下层金属层的压力明显较低。因此，如果从下层金属层中移除或减少CSR结构10会影响释放压力的功能的话，影响会非常少。另一方面，通过可允许于CSR结构的正下方形成有源电路及内连线结构，可节省芯片面积。

虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何本领域普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视随附的权利要求所界定的保护范围为准。

Claims

1.一种集成电路结构，包括：

一半导体芯片，包括：

一边角；

一密封环，相邻于该半导体芯片的边缘；以及

一边角压力释放结构，相邻于该边角，且实际上邻接于该密封环，其中该边角压力释放结构包括一第一部分，位于一顶部金属层中；以及

一电路构件，其中该电路构件择自下列族群：一内连线结构以及位于该边角压力释放结构的该第一部分正下方的一有源电路。

2.如权利要求1所述的集成电路结构，其中电路构件包括该内连线结构，且该内连线结构包括金属线和介层孔。

3.如权利要求1所述的集成电路结构，其中该电路构件包括该有源电路，且该有源电路包括一晶体管。

4.权利要求1所述的集成电路结构，其中该边角压力释放结构包括一第二部分，该第二部分位于一下层金属层中，且该下层金属层位于该顶部金属层的下方，且其中该边角压力释放结构的该第二部分的尺寸小于该第一部分的尺寸。

5.如权利要求4所述的集成电路结构，其中该下层金属层为位于该顶部金属层的下方的两层金属层。

6.如权利要求5所述的集成电路结构，还包括：

一双重实心金属焊盘，包括：

一第一金属焊盘，位于该顶部金属层中；

一第二金属焊盘，位于该第一金属焊盘的正下方，且位于一下一层金属层中，该下一层金属层位于该顶部金属层的下一层处；以及

多个介层孔，连接该第一金属焊盘和该第二金属焊盘。

7.如权利要求4所述的集成电路结构，其中该边角压力释放结构不包括位于该下层金属层中的任何部分，且不包括位于该下层金属层的下方的任何额外金属层的任何部分。

8.如权利要求4所述的集成电路结构，其中该边角压力释放结构的该第二部分的尺寸小于该第一部分的尺寸。

9.一种集成电路结构，包括：

一半导体芯片，包括：

一第一边缘；

一第二边缘，垂直于该第一边缘，且与该第一边缘形成一边角区；

一接合焊盘，相邻于该第一边缘；

一密封环，包括平行于该第一边缘的一第一侧边，和平行于该第二边缘的一第二侧边；以及

一边角压力释放结构，位于该边角区中，且包括一第一末端，邻接于该密封环的该第一侧边，以及相对于该第一末端的一第二末端，邻接于该密封环的该第二侧边；

一内连线结构，位于该边角压力释放结构的正下方，该内连线结构包括金属线和介层孔；以及

一有源电路，位于该边角压力释放结构的正下方，该有源电路包括一晶体管。

10.如权利要求9所述的集成电路结构，其中该内连线结构位于该密封环的一内侧。