CN101401078B - 存储装置、其控制方法、存储卡、电路基板以及电子设备 - Google Patents

存储装置、其控制方法、存储卡、电路基板以及电子设备 Download PDF

Info

Publication number
CN101401078B
CN101401078B CN2006800539256A CN200680053925A CN101401078B CN 101401078 B CN101401078 B CN 101401078B CN 2006800539256 A CN2006800539256 A CN 2006800539256A CN 200680053925 A CN200680053925 A CN 200680053925A CN 101401078 B CN101401078 B CN 101401078B
Authority
CN
China
Prior art keywords
storage
storage part
memory
information
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800539256A
Other languages
English (en)
Other versions
CN101401078A (zh
Inventor
宫本十四广
泷上明夫
猪子昌哉
铃木贵善
小野博之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN101401078A publication Critical patent/CN101401078A/zh
Application granted granted Critical
Publication of CN101401078B publication Critical patent/CN101401078B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Databases & Information Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Dram (AREA)
  • Memory System (AREA)

Abstract

本发明提供存储装置、其控制方法、存储卡、电路基板以及电子设备。本发明的存储装置具备一个或多个存储芯片，在所述存储芯片(210～21N)内具备用于存储与所述存储芯片有关的控制信息的存储部(控制寄存器220、SPD存储部222)，针对该存储部可进行所述控制信息的写入或读出，可以任意设定对各存储芯片的控制信息，在具备多个存储芯片的情况下，可以独立使用各存储芯片。

Description

存储装置、其控制方法、存储卡、电路基板以及电子设备
技术领域
本发明涉及用于个人计算机(PC)等电子装置中的信息存储的存储器，特别涉及存储器具备接口功能的存储装置、其控制方法及控制程序、存储卡、电路基板以及电子设备。 
背景技术
PC中使用了JEDEC(Joint Electron Device Engineering Council：美国电子工程设计发展联合协会)标准的SDRAM(Synchronous DynamicRandom Access Memory：同步动态随机访问存储器)、DDR-SDRAM(Double Data Rate-SDRAM：双信道同步动态随机访问存储器)等存储器。 
关于这种存储器，专利文献1中记载了一种存储控制器，其包括存储适用于存储器件的定时信息的多个可程序化的可编程序、定时寄存器。专利文献2中记载了一种存储卡，其内置有微处理器芯片和非易失性存储芯片，用内部卡·总线将它们连接，微处理器芯片中包含关键字信息、用途信息、程序命令信息。专利文献3中记载了一种计算机系统，其具备在输入输出处理器上结合有本地存储器的组装处理器。专利文献4中记载了一种存储器，其内部具备SPI驱动器和存储单元。专利文献5中记载了一种数据处理系统，其包括经由单向读出总线、单向写入总线以及地址总线链接到数据存储器的CPU。专利文献6中记载了一种存储系统，其分别设置用于传送写入数据的总线和用于传送读出数据的总线，将存储控制器和存储器连接。专利文献7中记载了一种随机访问存储器，其响应于周期信号的第一转移，控制对随机访问存储器传送数据的动作，并且响应于周期信号的第二转移，控制从随机访问存储阵列传送数据的动作。专利文献8中记载了一种半导体存储装置，其包括DRAM部和  CDRAM，该CDRAM具备DRAM控制和高速缓存/再现控制部。专利文献9中记载了一种同步动态DRAM，其具备存储阵列和控制单元，仅在数据总线的内容与动作状态确认信息相等的情况下，可设定模式寄存器。专利文献10中记载了一种SDRAM等的模式寄存器控制电路。 
专利文献1：日本特开平2004-110785号公报(摘要，图1等) 
专利文献2：日本特开平6-208515号公报(摘要，图1等) 
专利文献3：日本特开平9-6722号公报(摘要，图2等) 
专利文献4：日本特开2005-196486号公报(段落序号0029、图6等) 
专利文献5：日本特表平9-507325号公报(摘要，图1等) 
专利文献6：日本特开2002-63791号公报(摘要，图1等) 
专利文献7：日本特开平11-328975号公报(摘要，图2等) 
专利文献8：日本特开平7-169271号公报(段落序号0038、图1等) 
专利文献9：日本特开平8-124380号公报(段落序号0020、图2等) 
专利文献10：日本特开平9-259582号公报(段落序号0028、图1等) 
但是，如图1所示，在现有的存储模块2中，电路基板上搭载有多个存储芯片41、42...4N，还搭载有SPD(Serial Presence Detect：串行存在检查)存储部6，存储芯片41、42...4N上连接有存储访问用总线8，SPD存储部6上连接有SPD访问用总线10。在这样的存储模块2中，存储芯片41、42...4N的类型、定时参数等规格或功能存储于SPD存储部6中，该存储模块2与设定环境之间的匹配性由存储于SPD存储部6的控制信息来支配。SPD存储部6中存储有与存储器有关的控制信息，该控制信息中包括与存储器有关的各种参数，例如CAS(ColumnArray Strobe)延时、条强度(bar strength)、附加延时等。这些控制信息是用于根据控制存储器的芯片组或CPU(Central Processing Unit)来设定不同值的信息。SPD存储部6由EEPROM(Electrically Erasable Programmable Read-OnlyMemory：可擦写可编程只读存储器)等非易失性存储器构成。以独立于存储器的方式具备存储器所需的控制参数的做法需要进行与其对应的应  对或管理，耗费部件成本、写入成本等各种成本。 
并且，即使存储模块2具备多个存储芯片41、42…4N，但由于各存储芯片41、42…4N的式样受SPD存储部6控制，所以不能以不同的式样，独立使用各存储芯片41、42…4N。即，这样的存储模块2缺乏灵活性。 
对于这样的课题，专利文献1～10中没有暗示也没有公开，对于其解决方案也没有公开。 
发明内容
于是，本发明的目的在于，涉及具备多个存储芯片的存储装置，可以分别对存储芯片赋予控制信息等，提高存储装置的灵活性。 
并且，本发明的其他目的在于，分别控制存储芯片，提高存储的优化或互换性。 
为了达到上述目的，本发明的存储装置，其具备一个或多个存储芯片，在所述存储芯片内具备用于存储与所述存储芯片有关的控制信息的存储部，针对该存储部可进行所述控制信息的写入或读出，可以任意设定对各芯片的控制信息，在具备多个存储芯片的情况下，可以独立使用各存储芯片。 
为了达到上述目的，本发明的第一方面的存储装置，其具备一个或多个存储芯片，所述存储芯片具备：存储与所述存储芯片有关的控制信息的存储部；存储与所述存储芯片有关的固定信息的固定信息存储部；以及与所述存储部和所述固定信息存储部连接的输入输出电路，所述控制信息针对所述存储部进行写入或读出，所述固定信息存储部中的所述固定信息通过所述输入输出电路传送到所述存储部而写入到所述存储部中，由此所述固定信息被包含在所述控制信息中。在相关的结构中，存储芯片是构成存储模块等存储装置的存储器的构成单元。存储芯片包括一个或多个存储矩阵。在相关的结构中，存储芯片的控制信息存储于控制存储部，可以改写该存储部中的控制信息。因此，可以实现上述目的。 
为了达到上述目的，在上述存储装置中，优选不独立构成为EEPROM 或掩模ROM，所述存储部采用控制寄存器来构成，通过这种结构，也能够实现上述目的。 
为了达到上述目的，在上述存储装置中，优选所述存储芯片具备一个或多个存储矩阵来构成，通过这种结构，也能够实现上述目的。 
为了达到上述目的，本发明的第二方面为一种存储装置的控制方法，该存储装置具备一个或多个存储芯片，该控制方法包括执行如下处理的步骤：针对存储与所述存储芯片有关的控制信息的存储部写入或读出该控制信息；从存储与所述存储芯片有关的固定信息的固定信息存储部，将所述固定信息通过与所述存储部和所述固定信息存储部连接的输入输出电路传送到所述存储部而将所述固定信息写入到所述存储部中，由此使所述固定信息包含在所述控制信息中；以及根据所述控制信息，控制所述存储芯片的功能或动作。根据相关的结构，通过使用存储芯片的地址信息，确定存储芯片，通过对该确定的存储芯片的存储部中的控制信息进行改写，从而能够应对使用环境的变化等，实现存储装置的互换性和优化。 
为了达到上述目的，本发明的第三方面为一种存储卡，其具备一个或多个存储芯片，所述存储芯片具备：存储与所述存储芯片有关的控制信息的存储部；存储与所述存储芯片有关的固定信息的固定信息存储部；以及与所述存储部和所述固定信息存储部连接的输入输出电路，所述控制信息针对所述存储部进行写入或读出，所述固定信息存储部中的所述固定信息通过所述输入输出电路传送到所述存储部而写入到所述存储部中，由此所述固定信息被包含在所述控制信息中。 
为了达到上述目的，在上述存储卡中，优选所述存储部由控制寄存器构成，通过这种结构，也能够实现上述目的。 
为了达到上述目的，在上述存储卡中，优选所述存储芯片具备一个或多个存储矩阵，通过这种结构，也能够实现上述目的。 
为了达到上述目的，本发明的第四方面为一种电路基板，其搭载有具备一个或多个存储芯片的存储装置，所述存储芯片具备：存储与所述存储芯片有关的控制信息的存储部；存储与所述存储芯片有关的固定信 息的固定信息存储部；以及与所述存储部和所述固定信息存储部连接的输入输出电路，所述控制信息针对所述存储部进行写入或读出，所述固定信息存储部中的所述固定信息通过所述输入输出电路传送到所述存储部而写入到所述存储部中，由此所述固定信息被包含在所述控制信息中。通过这种结构，也能够实现上述目的。 
为了达到上述目的，本发明的第五方面为一种电子设备，其使用了上述存储装置。该电子设备可以使用计算机装置等存储装置进行信息存储。通过这种结构，也能够实现上述目的。 
为了达到上述目的，本发明的第六方面为一种电子设备，其使用了上述存储卡。该情况下，电子设备也可以使用计算机装置等存储装置进行信息存储。通过这种结构，也能够实现上述目的。 
根据本发明，能够获得如下效果。 
(1)将存储芯片的控制信息存储到位于存储芯片内部的存储部中，能够以存储芯片单位使用该控制信息，所以能够以不同的式样使用存储芯片等，提高存储装置的灵活性。 
(2)采用存储芯片中的控制信息，以存储芯片单位分别进行控制，能够实现存储装置的优化。 
(3)通过对存储芯片内的存储部中的控制信息进行改写，能够提高存储装置的互换性。 
而且，通过参照附图和各实施方式，本发明的其他目的、特征以及优点会更加明确。 
附图说明
图1是示出现有的存储结构的图。
图2是示出第一实施方式涉及的存储模块的结构例的图。 
图3是示出存储芯片的结构例的框图。 
图4是示出控制寄存器的输入输出控制的时序图。 
图5是示出第二实施方式涉及的存储模块的结构例的图。 
图6是示出存储芯片的结构例的框图。 
图7是示出第三实施方式涉及的个人计算机的结构例的图。 
图8是示出控制信息的写入/改写处理的处理步骤的流程图。 
图9是示出第四实施方式涉及的存储卡的结构例的图。 
图10是示出第五实施方式涉及的电路基板的结构例的图。 
符号说明 
100存储模块；201、202、203...20N存储芯片；211、212、213、214存储矩阵；220控制寄存器(变动信息存储部)；222SPD存储部(固定信息存储部)；231、232、233...23N总线；300个人计算机；318存储模块处理程序；400存储卡；500电路基板 
具体实施方式
(第一实施方式) 
参照图2，说明本发明的第一实施方式。图2是示出第一实施方式涉及的存储模块的结构例的图。图2为本发明的存储装置的一例，但本发明不限于图2所示的结构。 
存储模块100为本发明涉及的存储装置的一例，例如在电路基板搭载有多个存储芯片201、202...20N。各存储芯片201、202...20N是构成存储的构成单元，未必一定是最小构成单元，并且，也可以采用不同的结构。该实施方式中，采用多个存储芯片201、202...20N来构成存储模块100，但也可以采用一个存储模块来构成。 
该情况下，在各存储芯片201、202...20N上，多个存储体，例如设有4组存储矩阵211、212、213、214，并且，作为存储控制信息的存储部，设置有控制寄存器220。各控制寄存器220上分别存储有存储芯片201、202...20N的控制信息，该控制信息包括与存储器有关的各种参数，  例如CAS(Column Array strobe)延时、条强度、附加延迟等。即，控制信息有时是根据每个存储芯片201、202...20N而不同，也有时是相同的。 
并且，各存储芯片201～20N上分别连接有总线231、232...23N，可对根据地址信息确定的存储芯片201～20N进行数据读写，并且控制寄存器220中的规格信息和/或功能信息等控制信息可根据用于确定存储芯片201～20N的地址信息来进行写入或改写。 
根据相关的结构，搭载在存储模块100上的多个存储芯片201～20N分别根据各自所具备的控制寄存器220中的控制信息来控制规格或功能，可以根据各控制寄存器220的存储信息而采用不同的结构。换言之，控制寄存器220中的控制信息作为用于识别存储芯片201～20N或全体存储模块100的识别信息或功能信息发挥作用。 
而且，若使控制寄存器220中的控制信息作为存储芯片201～20N的识别信息发挥作用，则可以使用该控制信息来确定各存储芯片201～20N，分别进行数据读写。能够构成为一个存储模块100，并且能够以不同的式样、即不同的规格或功能分别使用各存储芯片201～20N，存储模块100可以构成灵活性非常高的存储装置。 
并且，可以将控制寄存器220中的控制信息作为基础，分别控制各存储芯片201～20N，所以能够变更各存储芯片201～20N或存储模块100的参数，应对使用环境等，提高作为存储装置的优化或互换性。 
接着，参照图3，说明设置于该存储模块100的存储芯片201～20N。图3是示出存储芯片的结构例的框图。图3中，对与图2相同的部分赋予相同符号。 
各存储芯片201～20N上设置有多个存储矩阵211～214，并且设置有与各存储矩阵211～214对应的Row(行)解码器241、242、243、244以及感应/Column(列)解码器251、252、253、254。各存储矩阵211～214中沿多行、多列以矩阵状配置有多个存储单元。该情况下，N比特分的地址信号经由N比特分的行缓存，通过行地址选择信号RAS进入Row解码器241～244，选择出一行分的存储单元。并且，通过列地址选择信号CAS进入感应/Column解码器251～254，选择出该列，可进行数  据读写。这样的动作可以针对各存储矩阵211～214进行。 
如上所述，控制寄存器220中存储有作为控制信息的CAS延时等，并且通过来自地址总线AB的地址信息进行读写。Ao～An是写入地址、Bo～Bm是存储体地址。 
控制寄存器220上连接有输入输出电路280，该输入输出电路280上连接有数据总线DB，在与外部装置之间收发控制信息等数据。DQo～DQp是数据。 
在相关的结构中，如图4所示，对控制寄存器220赋予时钟信号CLK(图4的A)、芯片选择信号CS(图4的B)、行地址选择信号RAS(图4的C)、列地址选择信号CAS(图4的D)、写入始能信号WE(图4的E)、作为读取指令的地址信息Ao～An、Bo～Bm(图4的F)。通过接收这样的读取指令信号，数据总线DB从控制寄存器220经由输入输出电路280得到输出数据DQo～DQp(图4的G)。 
(第二实施方式) 
参照图5和图6，说明本发明的第二实施方式。图5是示出第二实施方式涉及的存储模块的结构例的图，图6是示出存储芯片的结构例的框图。图5和图6中，对与图2和图3相同的部分赋予相同符号。图5和图6是本发明的存储装置的一例，本发明不限于图5和图6所示结构。 
如图5所示，在该实施方式的存储模块100中，各存储芯片201～20N上分别设有作为变动信息存储部的控制寄存器220和作为固定信息存储部的SPD存储部222。该情况下，SPD存储部222中作为固定控制信息存储有例如与存储器有关的各种参数，例如CAS延时、条强度、附加延时等。并且，控制寄存器220中存储有从SPD存储部222读出的固定控制信息，例如CAS延时等参数。 
而且，该情况下，如图6所示，各存储芯片201～20N中，控制寄存器220与SPD存储部222并列设置，它们分别与输入输出电路280连接，从SPD存储部222读出的固定控制信息通过输入输出电路280输出到外部，或存储到控制寄存器220中。通过存储于该控制寄存器220的控制信息，决定存储矩阵211～214的功能或动作。
其他动作或功能与第一实施方式相同，所以省略说明。 
(第三实施方式) 
参照图7和图8，说明本发明的第三实施方式。图7是示出第三实施方式涉及的个人计算机(PC)的结构例的图，图8是示出存储部的存储信息的写入或读出处理的处理步骤的流程图。图7中，对与图2或图5相同的部分赋予相同符号。 
该PC300是具备存储模块100的电子设备的一例，构成为可根据地址信息，读取或写入存储模块100的存储芯片201～20N中的各控制寄存器220的存储信息。 
该PC300上设置有CPU(Central Processing Unit)302，该CPU302上经由总线304连接有北桥芯片(芯片·组)306，北桥芯片306上连接有存储模块100，并且，经由南桥芯片308连接有输入输出(I/O)接口部310。北桥芯片306是进行CPU302与存储模块100之间的数据收发的单元，南桥芯片308是进行CPU302与I/O接口部310之间的数据收发的单元。 
存储模块100具备如上所述的(图2和图3、或图5和图6)的结构，赋予相同符号，省略说明。 
而且，介于南桥芯片308和I/O接口部310之间的总线312上连接有由非易失性存储器等构成的存储部314，该存储部314中存储有BIOS(Basic Input/Output System：基本输入/输出系统)316或存储模块处理程序318，该存储模块处理程序318用于写入或改写存储模块100的控制寄存器220中的规格信息和/或功能信息等控制信息。存储模块处理程序318也可以采用存储于由硬盘装置(HDD)等非易失性存储构成的存储装置320中的操作系统(OS)来执行。并且，输入输出接口部310上连接有输入输出装置，例如键盘、未图示的显示装置322。 
在相关的结构中，参照图8，说明存储模块100的控制信息的写入或改写。图8是示出其处理步骤的流程图。 
通常的存储器访问针对存储的地址进行，但在读取或写入作为控制信息的参数时，针对用于对存储·控制器即北桥芯片306中的指令寄存器  进行参数信息的读取或写入等的地址进行访问，并且，为了参数的读取等，而对数据寄存器的地址进行访问。 
存储的初始化步骤如下：首先，写入指令(参数信息读取)(步骤S1)，接着读取参数信息(步骤S2)。接着，写入指令(参数信息写入)(步骤S3)，结束该处理。其结果，对存储模块100的控制寄存器220写入表示规格或功能的控制信息，或进行更新。 
(第四实施方式) 
参照图9，说明本发明的第四实施方式。图9是示出第四实施方式涉及的存储卡的结构例的图。图9中，对与图2或图3相同的部分赋予相同符号。 
该存储卡400是已经叙述过的存储模块100的具体实施例，电路基板402上形成有插入于主板侧的插座中以实现电连接的连接器部404、406，连接器部404侧上搭载有4组存储芯片411、412、413、414，连接器部406侧上搭载有4组存储芯片421、422、423、424。各存储芯片411～414、421～424上搭载有如上所述的存储矩阵211～214和控制寄存器220。该情况下，可以将SPD存储部222与控制寄存器220一起并列设置。 
根据这种存储卡400，如上所述，可以采用不同的规格和功能分别使用，可以构成灵活性非常高的存储装置，能够变更规格和功能来应对使用环境等，能够提高作为存储器的优化或互换性。 
(第五实施方式) 
参照图10，说明本发明的第五实施方式。图10是示出第五实施方式涉及的电路基板的结构例的图。图10中，对与图7或图9相同的部分赋予相同符号。 
该电路基板500上搭载有存储器插槽502，该存储器插槽502用于装配搭载了上述存储模块100的存储卡400，并搭载有北桥芯片306。北桥芯片306和存储器插槽502通过总线连接，可收发数据。 
根据该电路基板500，可以写入搭载在存储卡400上的控制寄存器220的控制信息，能够实现灵活性高的存储器访问。 
(其他实施方式等)
对于上述实施方式的变形例或特征事项等，举例说明如下。 
(1)如上述实施方式中的说明，存储模块100涵盖存储接口的功能，可维持高度互换性。该情况下，互换性维持是指，例如搭载了存储芯片的模块可以永久使用。 
(2)存储芯片201～20N的控制寄存器220可以具备基于程序的判断功能。该情况下，可以采用当接口的定时根据世代而不同时，独立地设置控制用接口来进行识别的方法。 
(3)上述实施方式中，作为存储装置的应用例即电子设备，示出了PC300，但本发明可以广泛应用于具有PC功能的电视装置、服务器装置、电话装置等中。 
如上所述，说明了本发明的最优选的实施方式等，但本发明不限于上述记载，本领域的技术人员可以根据权利要求中记载的、或说明书中公开的发明思想，进行变形或变更，自不必说，相关的变形或变更也包含在本发明的范围内。 
产业上的可利用性 
本发明在存储芯片的内部具备用于对存储芯片的控制信息进行存储的控制寄存器等存储部，可以以存储芯片单位使用，能够使存储芯片应对式样变更等环境变化，可以提高存储器的灵活性、优化或互换性，因而是非常有用的。

Claims (10)

1.一种存储装置，其具备一个或多个存储芯片，该存储装置的特征在于，
所述存储芯片具备：
存储与所述存储芯片有关的控制信息的存储部；
存储与所述存储芯片有关的固定信息的固定信息存储部；以及
与所述存储部和所述固定信息存储部连接的输入输出电路，
所述控制信息针对所述存储部进行写入或读出，
所述固定信息存储部中的所述固定信息通过所述输入输出电路传送到所述存储部而写入到所述存储部中，由此所述固定信息被包含在所述控制信息中。
2.根据权利要求1所述的存储装置，其特征在于，所述存储部由控制寄存器构成。
3.根据权利要求1所述的存储装置，其特征在于，所述存储芯片具备一个或多个存储矩阵。
4.一种存储装置的控制方法，该存储装置具备一个或多个存储芯片，该存储装置的控制方法的特征在于，
该控制方法包括执行如下处理的步骤：
针对存储与所述存储芯片有关的控制信息的存储部写入或读出该控制信息；
从存储与所述存储芯片有关的固定信息的固定信息存储部，将所述固定信息通过与所述存储部和所述固定信息存储部连接的输入输出电路传送到所述存储部而将所述固定信息写入到所述存储部中，由此使所述固定信息包含在所述控制信息中；以及
根据所述控制信息，控制所述存储芯片的功能或动作。
5.一种存储卡，其具备一个或多个存储芯片，该存储卡的特征在于，
所述存储芯片具备：
存储与所述存储芯片有关的控制信息的存储部；
存储与所述存储芯片有关的固定信息的固定信息存储部；以及
与所述存储部和所述固定信息存储部连接的输入输出电路，
所述控制信息针对所述存储部进行写入或读出，
所述固定信息存储部中的所述固定信息通过所述输入输出电路传送到所述存储部而写入到所述存储部中，由此所述固定信息被包含在所述控制信息中。
6.根据权利要求5所述的存储卡，其特征在于，所述存储部由控制寄存器构成。
7.根据权利要求5所述的存储卡，其特征在于，所述存储芯片具备一个或多个存储矩阵。
8.一种电路基板，其搭载有具备一个或多个存储芯片的存储装置，该电路基板的特征在于，
所述存储芯片具备：
存储与所述存储芯片有关的控制信息的存储部；
存储与所述存储芯片有关的固定信息的固定信息存储部；以及
与所述存储部和所述固定信息存储部连接的输入输出电路，
所述控制信息针对所述存储部进行写入或读出，
所述固定信息存储部中的所述固定信息通过所述输入输出电路传送到所述存储部而写入到所述存储部中，由此所述固定信息被包含在所述控制信息中。
9.一种电子设备，其特征在于，该电子设备使用了权利要求1、2或3的存储装置。
10.一种电子设备，其特征在于，该电子设备使用了权利要求5、6或7的存储卡。
CN2006800539256A 2006-03-31 2006-03-31 存储装置、其控制方法、存储卡、电路基板以及电子设备 Expired - Fee Related CN101401078B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2006/306892 WO2007116486A1 (ja) 2006-03-31 2006-03-31 メモリ装置、その制御方法、その制御プログラム、メモリ・カード、回路基板及び電子機器

Publications (2)

Publication Number Publication Date
CN101401078A CN101401078A (zh) 2009-04-01
CN101401078B true CN101401078B (zh) 2012-07-04

Family

ID=38580795

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800539256A Expired - Fee Related CN101401078B (zh) 2006-03-31 2006-03-31 存储装置、其控制方法、存储卡、电路基板以及电子设备

Country Status (6)

Country Link
US (1) US8159886B2 (zh)
EP (1) EP2003568B1 (zh)
JP (1) JPWO2007116486A1 (zh)
KR (1) KR101006410B1 (zh)
CN (1) CN101401078B (zh)
WO (1) WO2007116486A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2928005B1 (fr) * 2008-02-22 2011-04-22 Adacsys Dispositif et procede d'observation et d'exploitation de signaux internes d'un systeme programmable.
KR100961207B1 (ko) * 2008-10-02 2010-06-09 주식회사 하이닉스반도체 커맨드 생성회로 및 반도체 메모리 장치
KR100955684B1 (ko) * 2008-10-02 2010-05-06 주식회사 하이닉스반도체 플래그신호 생성회로 및 반도체 메모리 장치
JP5703967B2 (ja) * 2011-05-31 2015-04-22 株式会社リコー メモリシステム、メモリ制御方法及びメモリ制御プログラム
US8614920B2 (en) 2012-04-02 2013-12-24 Winbond Electronics Corporation Method and apparatus for logic read in flash memory
KR101987426B1 (ko) 2012-09-07 2019-09-30 삼성전자주식회사 불휘발성 메모리 모듈, 불휘발성 메모리 모듈을 포함하는 메모리 시스템, 그리고 불휘발성 메모리 모듈의 제어 방법
JP5467134B1 (ja) * 2012-09-27 2014-04-09 華邦電子股▲ふん▼有限公司 フラッシュメモリ装置およびメモリ装置の操作方法
KR20210031266A (ko) 2019-09-11 2021-03-19 삼성전자주식회사 인터페이스 회로, 메모리 장치, 저장 장치 및 메모리 장치의 동작 방법
CN113051199A (zh) 2019-12-26 2021-06-29 阿里巴巴集团控股有限公司 数据传输方法及装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1738102A (zh) * 2004-08-19 2006-02-22 日本压着端子制造株式会社 存储卡用插槽

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5775361A (en) 1980-10-27 1982-05-11 Nec Corp Error detection and correction circuit
JPH04248641A (ja) * 1991-02-05 1992-09-04 Sanyo Electric Co Ltd メモリ制御装置
JPH04325993A (ja) * 1991-04-26 1992-11-16 Canon Inc メモリカード
US5293424A (en) 1992-10-14 1994-03-08 Bull Hn Information Systems Inc. Secure memory card
JP3512442B2 (ja) 1993-08-31 2004-03-29 富士通株式会社 記憶装置の試験用エラー発生制御装置
JP3301047B2 (ja) 1993-09-16 2002-07-15 株式会社日立製作所 半導体メモリシステム
JPH07169271A (ja) 1993-12-10 1995-07-04 Mitsubishi Electric Corp 半導体記憶装置、クロック同期型半導体装置および出力回路
GB2285524B (en) 1994-01-11 1998-02-04 Advanced Risc Mach Ltd Data memory and processor bus
US5438536A (en) * 1994-04-05 1995-08-01 U.S. Robotics, Inc. Flash memory module
JPH08124380A (ja) 1994-10-20 1996-05-17 Hitachi Ltd 半導体メモリ及び半導体メモリアクセス方法
JPH08194658A (ja) * 1995-01-17 1996-07-30 Hitachi Ltd マイクロコンピュータシステム
US5603051A (en) 1995-06-06 1997-02-11 Hewlett-Packard Company Input/output processor with a local memory providing shared resources for a plurality of input/output interfaces on an I/O bus
JP3351953B2 (ja) 1996-03-19 2002-12-03 富士通株式会社 モードレジスタ制御回路およびこれを有する半導体装置
JPH1173368A (ja) * 1997-08-28 1999-03-16 Seiko Epson Corp メモリモジュール、情報処理装置の制御方法および記録媒体
US6262937B1 (en) 1998-03-13 2001-07-17 Cypress Semiconductor Corp. Synchronous random access memory having a read/write address bus and process for writing to and reading from the same
JPH11273370A (ja) 1998-03-25 1999-10-08 Mitsubishi Electric Corp Ｉｃメモリ
JP2000194598A (ja) * 1998-12-25 2000-07-14 Toshiba Corp 半導体集積回路装置
EP1058216B1 (en) 1999-06-04 2002-12-11 D'Udekem D'Acoz, Xavier Guy Bernard Memory card
JP2001084754A (ja) * 1999-09-16 2001-03-30 Mitsubishi Electric Corp 半導体集積回路および当該半導体集積回路を備えるメモリモジュール
US6314049B1 (en) * 2000-03-30 2001-11-06 Micron Technology, Inc. Elimination of precharge operation in synchronous flash memory
US6785764B1 (en) * 2000-05-11 2004-08-31 Micron Technology, Inc. Synchronous flash memory with non-volatile mode register
JP2001351398A (ja) 2000-06-12 2001-12-21 Nec Corp 記憶装置
JP2002063791A (ja) 2000-08-21 2002-02-28 Mitsubishi Electric Corp 半導体記憶装置およびメモリシステム
US6691204B1 (en) * 2000-08-25 2004-02-10 Micron Technology, Inc. Burst write in a non-volatile memory device
JP2002342164A (ja) 2001-05-22 2002-11-29 Hitachi Ltd 記憶装置及びデータ処理装置並びに記憶部制御方法
DE10126610B4 (de) 2001-05-31 2007-11-29 Infineon Technologies Ag Speichermodul und Verfahren zum Testen eines Halbleiterchips
JP3588599B2 (ja) 2001-07-05 2004-11-10 株式会社東芝 半導体バッファ能力調整方法、半導体バッファ能力調整システム、及び半導体装置
US7102958B2 (en) 2001-07-20 2006-09-05 Samsung Electronics Co., Ltd. Integrated circuit memory devices that support selective mode register set commands and related memory modules, memory controllers, and methods
JP2003036697A (ja) 2001-07-25 2003-02-07 Mitsubishi Electric Corp 半導体メモリのテスト回路および半導体メモリデバイス
US20040054864A1 (en) 2002-09-13 2004-03-18 Jameson Neil Andrew Memory controller
JP3940713B2 (ja) 2003-09-01 2007-07-04 株式会社東芝 半導体装置
JP4292977B2 (ja) 2003-12-17 2009-07-08 富士通株式会社 メモリ試験機能付きコントローラ及びコンピュータ
JP4834294B2 (ja) 2004-01-07 2011-12-14 日立オートモティブシステムズ株式会社 データ通信装置及びそれを用いたコントローラ
US7099221B2 (en) 2004-05-06 2006-08-29 Micron Technology, Inc. Memory controller method and system compensating for memory cell data losses
JP2005322251A (ja) * 2004-05-08 2005-11-17 Samsung Electronics Co Ltd 選択的なモードレジスタセットの命令と関連したメモリモジュールを支援する集積回路メモリ装置、メモリコントローラ及び方法
JP2006031512A (ja) 2004-07-20 2006-02-02 Sony Corp メモリカード、メモリカードの通信制御方法、電子機器並びに無線通信システム
US20070277016A1 (en) 2006-05-27 2007-11-29 Gerhard Risse Methods and apparatus related to memory modules

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1738102A (zh) * 2004-08-19 2006-02-22 日本压着端子制造株式会社 存储卡用插槽

Also Published As

Publication number Publication date
EP2003568A4 (en) 2009-05-20
EP2003568A1 (en) 2008-12-17
KR101006410B1 (ko) 2011-01-10
US8159886B2 (en) 2012-04-17
EP2003568B1 (en) 2012-02-22
JPWO2007116486A1 (ja) 2009-08-20
WO2007116486A1 (ja) 2007-10-18
CN101401078A (zh) 2009-04-01
US20090021991A1 (en) 2009-01-22
KR20080095301A (ko) 2008-10-28

Similar Documents

Publication Publication Date Title
CN101401078B (zh) 存储装置、其控制方法、存储卡、电路基板以及电子设备
US11289457B2 (en) Method and device for controlling operation using temperature deviation in multi-chip package
US20180203621A1 (en) Semiconductor apparatus, memory module and operation method thereof
KR101019443B1 (ko) 메모리 장치, 그 에러 정정의 지원 방법, 그 지원 프로그램을 저장한 컴퓨터로 판독가능한 기록매체, 메모리 카드, 회로 기판 및 전자 기기
US20060112231A1 (en) Synchronous DRAM with selectable internal prefetch size
US8060705B2 (en) Method and apparatus for using a variable page length in a memory
US20110289269A1 (en) Memory system and method having point-to-point link
US9792978B2 (en) Semiconductor memory device and memory system including the same
TWI668703B (zh) 具有可程式化緩衝器及快取大小的記憶體協定
US8914602B2 (en) Display controller having an embedded non-volatile memory divided into a program code block and a data block and method for updating parameters of the same
CN101401077A (zh) 存储装置及其控制方法和其控制程序、存储卡、电路基板及电子设备
US20170147230A1 (en) Memory device and memory system having heterogeneous memories
CN108376555B (zh) 存储器设备及其测试方法以及存储器模块及使用其的系统
US20190362261A1 (en) Machine learning device and machine learning system using the same
TWI224261B (en) Mother board utilizing a single-channel memory controller to control multiple dynamic-random-access memories
US7865656B2 (en) Storage controller and storage control method
US20230124660A1 (en) Semiconductor memory devices and methods of operating the same
CN101409103A (zh) 基于计算型存储器的加速装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120704

Termination date: 20140331