CN101401077A - 存储装置及其控制方法和其控制程序、存储卡、电路基板及电子设备 - Google Patents

存储装置及其控制方法和其控制程序、存储卡、电路基板及电子设备 Download PDF

Info

Publication number
CN101401077A
CN101401077A CNA2006800538319A CN200680053831A CN101401077A CN 101401077 A CN101401077 A CN 101401077A CN A2006800538319 A CNA2006800538319 A CN A2006800538319A CN 200680053831 A CN200680053831 A CN 200680053831A CN 101401077 A CN101401077 A CN 101401077A
Authority
CN
China
Prior art keywords
memory
storage
information
memory chip
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006800538319A
Other languages
English (en)
Inventor
宫本十四广
泷上明夫
猪子昌哉
铃木贵善
小野博之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN101401077A publication Critical patent/CN101401077A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Memory System (AREA)
  • Dram (AREA)

Abstract

本发明提供存储装置及其控制方法和其控制程序、存储卡、电路基板及电子设备。其中，存储装置具有一个或多个存储器芯片(201～20N)。该存储装置(存储器模块100)具有针对一个或多个存储器芯片的每一个存储规格信息、功能信息等的控制信息的存储部(220)，并可以改写该存储部中的控制信息。根据在对各个存储器芯片独立设置的存储部中存储的控制信息，可以独立使用存储器芯片，可以提高存储器的互换性和灵活性。

Description

存储装置及其控制方法和其控制程序、存储卡、电路基板及电子设备
技术领域
本发明涉及一种用于个人计算机(PC)等电子设备中的信息存储的存储器，尤其涉及具有接口功能的存储装置及其控制方法和其控制程序、存储卡、电路基板及电子设备。
背景技术
PC采用JEDEC(Joint Electron Device Engineering Council)规格的SDRAM(Synchronous Dynamic Random Access Memory)、DDR—SDRAM(Double Data Rate—SDRAM)等存储器。
关于这种存储器，专利文献1记载的存储器控制器，包括存储适合于存储器器件的定时信息的可编程的多个可编程定时寄存器。专利文献2记载的存储卡内置有微处理器芯片和非易失性存储器芯片，并利用内部卡总线将它们连接，微处理器芯片包含密钥信息、用途信息、程序命令信息。专利文献3记载的计算机系统，具有在输入输出处理器中结合了局域存储器的装配处理器。专利文献4记载的存储器在内部具有SPI驱动器和存储单元。专利文献5记载的数据处理系统，包括经由单向读出总线、单向写入总线和地址总线链接数据存储器的CPU。专利文献6记载的存储器系统，分别设置传输写入数据的总线和传输读出数据的总线，从而连接了存储器控制器和存储器。专利文献7记载的随机存取存储器构成为响应周期信号的第1转移，控制向随机存取存储器的数据传输动作，并且响应周期信号的第2转移，控制来自随机存取存储器阵列的数据传输动作。专利文献8记载的半导体存储装置，包括具有DRAM部和DRAM控制及高速缓存/再现控制部的CDRAM。专利文献9记载的同步DRAM是具有存储器阵列和控制单元的同步DRAM，只能在数据总线的内容与动作状态确认信息相同的情况下设定模式寄存器。专利文献10记载了一种SDRAM等的模式寄存器控制电路。
专利文献1：日本特开2004—110785号公报(摘要、图1等)
专利文献2：日本特开平6—208515号公报(摘要、图1等)
专利文献3：日本特开平9—6722号公报(摘要、图2等)
专利文献4：日本特开2005—196486号公报(第0029段、图6等)
专利文献5：日本特表平9—507325号公报(摘要、图1等)
专利文献6：日本特开2002—63791号公报(摘要、图1等)
专利文献7：日本特开平11—328975号公报(摘要、图2等)
专利文献8：日本特开平7—169271号公报(第0038段、图1等)
专利文献9：日本特开平8—124380号公报(第0020段、图2等)
专利文献10：日本特开平9—259582号公报(第0028段、图1等)
但是，如图1所示，在以往的存储器模块2中，在电路基板上安装了多个存储器芯片41、42...4N，并且安装有SPD(Serial Presence Detect)存储部6，在存储器芯片41、42...4N上连接着存储器存取用总线8，在SPD存储部6上连接着SPD存取用总线10。在这种存储器模块2中，存储器芯片41、42...4N的类型、定时参数等规格和功能存储在SPD存储部6中，该存储器模块2与设定环境的匹配性根据SPD存储部6的存储信息控制。SPD存储部6利用EEPROM(Electrically Erasable ProgrammableRead-Only Memory)等非易失性存储器构成。与存储器分开设置存储器所需要的控制参数是需要相应的处理和管理的，耗费部件成本、写入成本等各种成本。
并且，即使存储器模块2具有多个存储器芯片41、42...4N，也由于各个存储器芯片41、42...4N的规格受到SPD存储部6的限制，所以不能根据不同规格独立使用各个存储器芯片41、42...4N。即，这种存储器模块2缺少灵活性。
关于这种问题，专利文献1～10未做任何暗示及公开，也没有披露其解决方案。
发明内容
本发明的目的在于，针对具有多个存储器芯片的存储器，提高不同的存储器芯片可以独立地应对不同规格等的灵活性。
并且，本发明的其他目的在于独立控制存储器芯片，实现存储器的优化。
并且，本发明的其他目的在于提高存储器的互换性。
为了达到上述目的，本发明的存储装置具有一个或多个存储器芯片，该存储装置具有存储存储器芯片的规格信息及功能信息等的控制信息的存储部，从而可以进行所述存储装置的存储器芯片的控制信息的改写，并且在具有多个存储器芯片的结构中，可以根据所存储器的控制信息独立使用存储器芯片。
为了达到上述目的，本发明的第一方面的具有一个或多个存储器芯片的存储装置，存储器芯片具有存储该存储器芯片的控制信息的存储部。在这种结构中，存储器芯片是构成存储器模块等存储装置的存储器的构成单位。在存储器芯片中包含一个或多个存储器矩阵。在这种结构中，存储器芯片的控制信息存储在存储部中，可以利用该存储部中的控制信息按照存储器芯片单位进行数据的读写，并且可以改写作为存储部的存储信息的控制信息。因此，可以实现上述目的。
为了达到上述目的，在上述存储装置中，优选所述存储器芯片构成为具有一个或多个存储器矩阵，根据这种结构也能够实现上述目的。
为了达到上述目的，在上述存储装置中，优选所述控制信息是所述存储器芯片的规格信息和/或功能信息，根据这种结构也能够实现上述目的。
为了达到上述目的，在上述存储装置中，优选所述存储部构成为包括存储固定信息的第1存储元件和存储变动信息的第2存储元件，根据这种结构也能够实现上述目的。
为了达到上述目的，在上述存储装置中，优选所述第2存储元件的所述存储器芯片的变动信息可以根据用于确定所述存储器芯片的地址信息进行读写，根据这种结构也能够实现上述目的。
为了达到上述目的，在上述存储装置中，优选所述第1存储元件利用非易失性存储元件构成，根据这种结构也能够实现上述目的。
为了达到上述目的，在上述存储装置中，优选所述第2存储元件构成为包括可以进行读写的存储元件，根据这种结构也能够实现上述目的。
为了达到上述目的，本发明的第二方面的具有一个或多个存储器芯片的存储装置的控制方法，包括执行如下处理的步骤：根据用于确定所述存储器芯片的地址信息，读写所述存储器芯片的控制信息。根据这种结构，使用存储器芯片的地址信息来确定存储器芯片，通过改写其确定的存储器芯片的存储部中的控制信息，可以应对使用环境的变化等，可以实现存储装置的互换性和优化。
为了达到上述目的，本发明的第三方面的具有一个或多个存储器芯片的存储装置的控制程序，使计算机执行以下处理：根据用于确定所述存储器芯片的地址信息，对所述存储器芯片读写该存储器芯片的控制信息。根据这种结构，利用安装了存储装置的计算机等电子设备侧的计算机装置，执行这种控制程序，使用存储器芯片的地址信息来确定存储器芯片。通过在计算机装置侧改写所确定的存储器芯片的存储部中的控制信息，可以应对使用环境的变化等，可以实现存储装置的互换性和优化，从而实现上述目的。
为了达到上述目的，本发明的第四方面的具有存储装置的存储卡，该存储装置具有一个或多个存储器芯片，所述存储卡构成为所述存储器芯片具有存储该存储器芯片的控制信息的存储部。根据这种结构也能够实现上述目的。
为了达到上述目的，在上述存储卡中，优选所述存储器芯片构成为具有一个或多个存储器矩阵，根据这种结构也能够实现上述目的。
为了达到上述目的，在上述存储卡中，优选所述存储部包括存储固定信息的第1存储元件和存储变动信息的第2存储元件，根据这种结构也能够实现上述目的。
为了达到上述目的，在上述存储卡中，优选所述第2存储元件的所述存储器芯片的变动信息可以根据用于确定所述存储器芯片的地址信息进行读写，根据这种结构也能够实现上述目的。
为了达到上述目的，在上述存储卡中，优选所述第1存储元件利用非易失性存储元件构成，根据这种结构也能够实现上述目的。
为了达到上述目的，本发明的第五方面的安装了存储装置的电路基板，该存储装置具有一个或多个存储器芯片，所述存储装置的存储器芯片具有存储该存储器芯片的控制信息的存储部。根据这种结构也能够实现上述目的。
为了达到上述目的，在上述电路基板中，优选构成为具有安装所述存储卡的插槽，根据这种结构也能够实现上述目的。
为了达到上述目的，本发明的第六方面是具有所述存储装置的电子设备。该电子设备可以是计算机装置等使用存储装置进行信息存储的设备。根据这种结构也能够实现上述目的。
为了达到上述目的，本发明的第七方面是具有所述电路基板的电子设备。该情况时，电子设备可以是计算机装置等使用存储装置进行信息存储的设备。根据这种结构也能够实现上述目的。
为了达到上述目的，本发明的第八方面是具有所述存储卡的电子设备。该情况时，电子设备可以是计算机装置等使用存储装置进行信息存储的设备。根据这种结构也能够实现上述目的。
根据本发明可以获得以下效果。
(1)由于在存储器芯片的内部具有存储存储器芯片的控制信息的存储部，所以能够按照存储器芯片单位使用该存储部中的控制信息，而且可以根据存储部中的控制信息，使存储器芯片满足规格变更等的环境变化，可以提高灵活性。
(2)能够按照存储器芯片单位进行独立控制，可以实现作为存储器的优化。
(3)通过改写存储器芯片的存储部中的控制信息，可以提高作为存储器的互换性。
并且，本发明的其他目的、特征和优点，通过参照附图及各个实施方式将更加明确。
附图说明
图1是表示以往的存储器模块的结构的图。
图2是表示第1实施方式涉及的存储器模块的结构示例的图。
图3是表示存储器芯片的结构示例的框图。
图4是表示控制寄存器的输入输出控制的时序图。
图5是表示第2实施方式涉及的个人计算机的结构示例的图。
图6是表示控制信息的写入/改写处理的处理步骤的流程图。
图7是表示第3实施方式涉及的存储卡的结构示例的图。
图8是表示第4实施方式涉及的电路基板的结构示例的图。
符号说明
100存储器模块；201、202、203...20N存储器芯片；211、212、213、214存储器矩阵；220存储部；221 SPD存储部；222控制寄存器；231、232、233...23N总线；300个人计算机；318存储器模块处理程序；400存储卡；500电路基板。
具体实施方式
[第1实施方式]
以下，参照图2说明本发明的第1实施方式。图2是表示第1实施方式涉及的存储器模块的结构示例的图。图2表示本发明的存储装置的一例，但本发明不限于图2所示的结构。
存储器模块100是本发明的存储装置的一例，例如在电路基板上安装有多个存储器芯片201、202...20N。各个存储器芯片201、202...20N是构成存储器的构成单位，不必一定是最小构成单位，并且也可以是不同的结构。在该实施方式中，利用多个存储器芯片201、202...20N构成存储器模块100，但也可以利用一个存储器模块构成。
该情况时，在各个存储器芯片201、202...20N设置例如4组存储器矩阵211、212、213、214作为多个存储单元，并且设置存储控制信息的固定信息和变动信息的存储部220。各个存储部220利用ROM(Read-OnlyMemory)、RAM(Random-Access Memory)、非易失性存储器等构成，并独立存储有作为对应的存储器芯片201、202...20N的控制信息的例如规格信息和/或功能信息。即，在设于存储器芯片201的存储部220中存储着有关存储器芯片201的规格信息和/或功能信息，在设于存储器芯片202的存储部220中存储着有关存储器芯片202的规格信息和/或功能信息。
并且，在各个存储器芯片201～20N分别连接总线231、232...23N，可以针对由地址信息确定的存储器芯片201～20N读写数据，并且可以根据用于确定存储器芯片201～20N的地址信息写入或改写存储部220中的规格信息和/或功能信息。
根据这种结构，对于安装在存储器模块100上的多个存储器芯片201～20N而言，虽然其规格和功能受到各自具有的存储部220中的规格信息和/或功能信息的限制，但是可以根据各个存储部220的存储信息形成不同的结构。换言之，存储部220中的存储信息发挥识别存储器芯片201～20N或整个存储器模块100的识别信息的作用。
并且，如果使存储部220中的存储信息发挥存储器芯片201～20N的识别信息的作用，则可以利用该存储信息确定各个存储器芯片201～20N，并可以独立进行数据的读写。虽然是一个存储器模块100，但可以根据不同规格、即不同的规格和功能独立使用各个存储器芯片201～20N，存储器模块100构成灵活性极高的存储装置。
并且，由于能够以存储部220中的存储信息为基础独立控制各个存储器芯片201～20N，所以能够变更各个存储器芯片201～20N或存储器模块100的规格和功能，可以应对使用环境等，可以优化存储器并提高互换性。
下面，参照图3说明设于该存储器模块100的存储器芯片201～20N。图3是表示存储器芯片的结构示例的框图。在图3中，对与图2相同的部分赋予相同符号。
在各个存储器芯片201～20N中设有多个存储器矩阵211～214，并且设有对应于各个存储器矩阵211～214的Row(行)解码器241、242、243、244和传感/Column(列)解码器251、252、253、254。在各个存储器矩阵211～214中，多个存储器单元被配置成矩阵状，即配置成多行多列。该情况时，与N比特相应的地址信号经由与N比特相应的行缓冲器，根据行地址选择信号RAS进入Row解码器241～244，选择与一行相应的存储器单元。并且，根据列地址选择信号CAS进入传感/Column(列)解码器251～254，选择该列，从而可以进行数据的读写。这种动作可以针对每个存储器矩阵211～214进行。
在存储部220中设有作为第1存储元件的SPD存储部221，并且设有作为第2存储元件的控制寄存器222。在SPD存储部221中存储着作为固定信息的同时还作为规格信息和/或功能信息的CAS(ColumnAddress Strobe)延时等，在控制寄存器222中存储着从SPD存储部221读出的信息和来自外部的功能信息等变动信息。作为存储在控制寄存器222中的控制信息，规格信息和/或功能信息根据来自地址总线AB的地址信息被读写。Ao～an表示写入地址，Bo～Bm表示存储单元地址。
在存储部220的SPD存储部221、控制寄存器222上连接着输入输出电路280，在该输入输出电路280上连接着数据总线DB，与外部装置进行规格信息和/或功能信息等的数据收发。DQo～DQp表示数据。
在这种结构中，如图4所示，对控制寄存器222提供了时钟信号CLK(图4中的A)、片选信号CS(图4中的B)、行地址选择信号RAS(图4中的C)、列地址选择信号CAS(图4中的D)、写入使能信号WE(图4中的E)、和作为读出命令的地址信息Ao～An、Bo～Bm(图4中的F)。通过接受这种读出命令信号，从控制寄存器222通过输入输出电路280，在DB264上得到输出数据DQo～DQp(图4中的G)。
并且，对控制寄存器222传输了同样从SPD存储部221读出的信息，根据存储在该控制寄存器222中的规格信息或功能信息，确定存储器矩阵211～214的功能和动作。
[第2实施方式]
参照图5和图6说明本发明的第2实施方式。图5是表示第2实施方式涉及的个人计算机(PC)的结构示例的图，图6是表示存储部的存储信息的写入或读出处理的处理步骤的流程图。在图5中，对与图2或图3相同的部分赋予相同符号。
该PC300是具有存储器模块100的电子设备的一例，其构成为可以根据地址信息读写存储器模块100的存储器芯片201～20N中的各个存储部220的存储信息。
在该PC300设有CPU(Central Processing Unit)302，在该CPU302上通过总线304连接着北桥芯片(Northbridge，为一种芯片组)306，在北桥芯片306上连接着存储器模块100，并且通过南桥芯片(Southbridge)308连接着输入输出(I/O)接口部310。北桥芯片306是与CPU302和存储器模块100进行数据传递的单元，南桥芯片308是与CPU302和I/O接口部310之间进行数据传递的单元。
存储器模块100具有前面叙述(图2和图3)的结构，所以赋予相同符号并省略说明。
并且，在介于南桥芯片308和I/O接口部310之间的总线312上连接着利用非易失性存储器等构成的存储部314，在该存储部314中存储着存储器模块处理程序318，用于进行BIOS(Basic Input/Output System)316和存储器模块100的存储部220中的控制信息的写入或改写。存储器模块处理程序318只要能够在存储于利用硬盘装置(HDD)等的非易失性存储器构成的存储装置320中的操作系统(OS)上执行即可。并且，在I/O接口部310上连接着作为输入输出装置的例如键盘322和未图示的显示装置。
参照图6说明这种结构的存储器模块100的控制信息的写入或改写。图6是表示其处理步骤的流程图。
通常的存储器存取针对存储器的地址进行，但在进行作为控制信息的参数的读出和写入时，针对用于对存储器控制器即北桥芯片306中的命令寄存器进行参数信息的读出和写入等的地址、以及针对用于参数的读出等的数据寄存器的地址，进行存取。
存储器的初始化步骤首先进行命令(参数信息的读出)的写入(步骤S1)，然后进行参数信息的读出(步骤S2)。然后，进行命令(参数信息的写入)的写入(步骤S3)，结束该处理。结果，在存储器模块100的存储部220中写入表示规格和功能的控制信息，或者可以更新该信息。
[第3实施方式]
参照图7说明本发明的第3实施方式。图7是表示第3实施方式涉及的存储卡的结构示例的图。在图7中，对与图2或图3相同的部分赋予相同符号。
该存储卡400是前面叙述的存储器模块100的具体实施例，在电路基板402上形成有被插入母板侧的插座中并实现电气连接的连接器部404、406，在连接器部404侧安装有4组存储器芯片411、412、413、414，在连接器部406侧安装有4组存储器芯片421、422、423、424。在各个存储器芯片411～414、421～424上安装着前面叙述的存储器矩阵211～214和存储部220。
根据这种存储卡400，如前面所述，可以根据不同的规格和功能独立使用，可以构成灵活性极高的存储装置，并可以变更规格和功能来应对使用环境等，可以优化存储器并提高互换性。
[第4实施方式]
参照图8说明本发明的第4实施方式。图8是表示第4实施方式涉及的电路基板的结构示例的图。在图8中，对与图2、图3、图5或图7相同的部分赋予相同符号。
在该电路基板500上安装有存储器插槽502，用于装载安装了前面叙述的存储器模块100的存储卡400，并且还安装有北桥芯片306。北桥芯片306和存储器插槽602通过总线连接，可以传递数据。
根据这种电路基板500，可以向存储卡400写入所安装的存储部220的控制信息，可以实现灵活性较高的存储器存取。
[其他实施方式等]
关于上述实施方式的变形例和特征事项等列举如下。
(1)如上述实施方式所述，存储器模块100具有存储器接口的功能，从而保持较高的互换性。该情况时，保持互换性例如指安装了存储器芯片的模块可以永久使用。
(2)可以使存储器芯片201～20N的存储部200具有基于程序的判定功能。该情况时，在接口的定时因产品版本代而不同时，可以采用通过另外设置控制用接口来进行识别的方法。
(3)在上述实施方式中，作为存储装置的适用示例的电子设备示例了PC300，但本发明也可以广泛应用于具有PC功能的电视机装置、服务器装置、电话装置等。
如上所述说明了本发明的最优选的实施方式等，但本发明不限于上述记载，当然，本领域技术人员可以根据权利要求的记载或说明书公开的发明宗旨进行各种变形和变更，这些变形和变更当然也包含于本发明的范围中。
产业上的可利用性
本发明在存储器芯片的内部具有存储存储器芯片的规格信息和/或功能信息等的控制信息的存储部，可以按照存储器芯片单位使用，可以使存储器芯片应对规格变更等的环境变化，可以提高存储器的灵活性、优化性或互换性，所以比较有用。

Claims (19)

1.一种具有一个或多个存储器芯片的存储装置，该存储装置的特征在于，
存储器芯片具有存储该存储器芯片的控制信息的存储部。
2.根据权利要求1所述的存储装置，其特征在于，
所述存储器芯片具有一个或多个存储器矩阵。
3.根据权利要求1所述的存储装置，其特征在于，
所述控制信息是所述存储器芯片的规格信息和/或功能信息。
4.根据权利要求1所述的存储装置，其特征在于，
所述存储部包括存储固定信息的第1存储元件和存储变动信息的第2存储元件。
5.根据权利要求4所述的存储装置，其特征在于，
所述第2存储元件的所述存储器芯片的变动信息可以根据用于确定所述存储器芯片的地址信息进行读写。
6.根据权利要求4所述的存储装置，其特征在于，
所述第1存储元件利用非易失性存储元件构成。
7.根据权利要求4所述的存储装置，其特征在于，
所述第2存储元件包括可以进行读写的存储元件。
8.一种具有一个或多个存储器芯片的存储装置的控制方法，该存储装置的控制方法的特征在于，
该存储装置的控制方法包括执行如下处理的步骤：
根据用于确定所述存储器芯片的地址信息，读写所述存储器芯片的控制信息。
9.一种具有一个或多个存储器芯片的存储装置的控制程序，该存储装置的控制程序的特征在于，
该存储装置的控制程序使计算机执行以下处理：
根据用于确定所述存储器芯片的地址信息，向所述存储器芯片读写该存储器芯片的控制信息。
10.一种具有存储装置的存储卡，该存储装置具有一个或多个存储器芯片，所述存储卡的特征在于，
所述存储器芯片具有存储该存储器芯片的控制信息的存储部。
11.根据权利要求10所述的存储卡，其特征在于，
所述存储器芯片具有一个或多个存储器矩阵。
12.根据权利要求10所述的存储卡，其特征在于，
所述存储部包括存储固定信息的第1存储元件和存储变动信息的第2存储元件。
13.根据权利要求12所述的存储卡，其特征在于，
可以由所述第2存储元件，根据用于确定所述存储器芯片的地址信息，读写所述第2存储元件的所述存储器芯片的变动信息。
14.根据权利要求12所述的存储卡，其特征在于，
所述第1存储元件利用非易失性存储元件构成。
15.一种安装了具有一个或多个存储器芯片的存储装置的电路基板，该电路基板的特征在于，
在所述存储装置的存储器芯片中具有存储该存储器芯片的控制信息的存储部。
16.一种电路基板，其特征在于，该电路基板具有用于安装权利要求10、11、12、13或14所述的存储卡的插槽。
17.一种电子设备，其特征在于，该电子设备具有权利要求1～7所述的存储装置。
18.一种电子设备，其特征在于，该电子设备安装有权利要求10、11、12、13或14所述的存储卡。
19.一种电子设备，其特征在于，该电子设备具有权利要求15或16所述的电路基板。
CNA2006800538319A 2006-03-31 2006-03-31 存储装置及其控制方法和其控制程序、存储卡、电路基板及电子设备 Pending CN101401077A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2006/306889 WO2007116483A1 (ja) 2006-03-31 2006-03-31 メモリ装置、その制御方法、その制御プログラム、メモリ・カード、回路基板及び電子機器

Publications (1)

Publication Number Publication Date
CN101401077A true CN101401077A (zh) 2009-04-01

Family

ID=38580792

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006800538319A Pending CN101401077A (zh) 2006-03-31 2006-03-31 存储装置及其控制方法和其控制程序、存储卡、电路基板及电子设备

Country Status (6)

Country Link
US (1) US20090034342A1 (zh)
EP (1) EP2003567B1 (zh)
JP (1) JPWO2007116483A1 (zh)
KR (1) KR101005816B1 (zh)
CN (1) CN101401077A (zh)
WO (1) WO2007116483A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8006062B1 (en) * 2007-05-10 2011-08-23 Nvidia Corporation Apparatus, system, and method for extended serial presence detect for memory performance optimization
US8225031B2 (en) 2008-10-30 2012-07-17 Hewlett-Packard Development Company, L.P. Memory module including environmental optimization
US8614920B2 (en) 2012-04-02 2013-12-24 Winbond Electronics Corporation Method and apparatus for logic read in flash memory
JP5467134B1 (ja) * 2012-09-27 2014-04-09 華邦電子股▲ふん▼有限公司 フラッシュメモリ装置およびメモリ装置の操作方法
US9785208B2 (en) * 2015-03-20 2017-10-10 Dell Products Lp Systems and methods of adaptive thermal control for information handling systems

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04248641A (ja) * 1991-02-05 1992-09-04 Sanyo Electric Co Ltd メモリ制御装置
JPH04325993A (ja) * 1991-04-26 1992-11-16 Canon Inc メモリカード
US5293424A (en) 1992-10-14 1994-03-08 Bull Hn Information Systems Inc. Secure memory card
JP3301047B2 (ja) * 1993-09-16 2002-07-15 株式会社日立製作所 半導体メモリシステム
JPH07169271A (ja) 1993-12-10 1995-07-04 Mitsubishi Electric Corp 半導体記憶装置、クロック同期型半導体装置および出力回路
GB2285524B (en) 1994-01-11 1998-02-04 Advanced Risc Mach Ltd Data memory and processor bus
US5438536A (en) * 1994-04-05 1995-08-01 U.S. Robotics, Inc. Flash memory module
JPH08124380A (ja) 1994-10-20 1996-05-17 Hitachi Ltd 半導体メモリ及び半導体メモリアクセス方法
JPH08194658A (ja) * 1995-01-17 1996-07-30 Hitachi Ltd マイクロコンピュータシステム
US5603051A (en) 1995-06-06 1997-02-11 Hewlett-Packard Company Input/output processor with a local memory providing shared resources for a plurality of input/output interfaces on an I/O bus
JP3351953B2 (ja) * 1996-03-19 2002-12-03 富士通株式会社 モードレジスタ制御回路およびこれを有する半導体装置
JPH1173368A (ja) * 1997-08-28 1999-03-16 Seiko Epson Corp メモリモジュール、情報処理装置の制御方法および記録媒体
US6262937B1 (en) 1998-03-13 2001-07-17 Cypress Semiconductor Corp. Synchronous random access memory having a read/write address bus and process for writing to and reading from the same
JPH11273370A (ja) * 1998-03-25 1999-10-08 Mitsubishi Electric Corp Ｉｃメモリ
JP2000194598A (ja) * 1998-12-25 2000-07-14 Toshiba Corp 半導体集積回路装置
DE69904446T2 (de) * 1999-06-04 2003-12-04 Udekem D Acoz Xavier Guy Berna Speicherkarte
JP2001084754A (ja) * 1999-09-16 2001-03-30 Mitsubishi Electric Corp 半導体集積回路および当該半導体集積回路を備えるメモリモジュール
US6314049B1 (en) * 2000-03-30 2001-11-06 Micron Technology, Inc. Elimination of precharge operation in synchronous flash memory
US6785764B1 (en) * 2000-05-11 2004-08-31 Micron Technology, Inc. Synchronous flash memory with non-volatile mode register
JP2001351398A (ja) * 2000-06-12 2001-12-21 Nec Corp 記憶装置
JP2002063791A (ja) * 2000-08-21 2002-02-28 Mitsubishi Electric Corp 半導体記憶装置およびメモリシステム
US6691204B1 (en) * 2000-08-25 2004-02-10 Micron Technology, Inc. Burst write in a non-volatile memory device
JP2002342164A (ja) * 2001-05-22 2002-11-29 Hitachi Ltd 記憶装置及びデータ処理装置並びに記憶部制御方法
DE10126610B4 (de) * 2001-05-31 2007-11-29 Infineon Technologies Ag Speichermodul und Verfahren zum Testen eines Halbleiterchips
US7064869B2 (en) * 2001-06-22 2006-06-20 Eastman Kodak Company Method for halftoning a multi-channel digital color image having at least one group of similar color channels
JP3588599B2 (ja) * 2001-07-05 2004-11-10 株式会社東芝 半導体バッファ能力調整方法、半導体バッファ能力調整システム、及び半導体装置
US7102958B2 (en) * 2001-07-20 2006-09-05 Samsung Electronics Co., Ltd. Integrated circuit memory devices that support selective mode register set commands and related memory modules, memory controllers, and methods
JP2003036697A (ja) * 2001-07-25 2003-02-07 Mitsubishi Electric Corp 半導体メモリのテスト回路および半導体メモリデバイス
US20040054864A1 (en) * 2002-09-13 2004-03-18 Jameson Neil Andrew Memory controller
JP3940713B2 (ja) * 2003-09-01 2007-07-04 株式会社東芝 半導体装置
JP4834294B2 (ja) * 2004-01-07 2011-12-14 日立オートモティブシステムズ株式会社 データ通信装置及びそれを用いたコントローラ
US7099221B2 (en) * 2004-05-06 2006-08-29 Micron Technology, Inc. Memory controller method and system compensating for memory cell data losses
JP2005322251A (ja) * 2004-05-08 2005-11-17 Samsung Electronics Co Ltd 選択的なモードレジスタセットの命令と関連したメモリモジュールを支援する集積回路メモリ装置、メモリコントローラ及び方法
JP2006031512A (ja) * 2004-07-20 2006-02-02 Sony Corp メモリカード、メモリカードの通信制御方法、電子機器並びに無線通信システム
JP4386811B2 (ja) * 2004-08-19 2009-12-16 日本圧着端子製造株式会社 メモリカード用ソケット
US20070277016A1 (en) * 2006-05-27 2007-11-29 Gerhard Risse Methods and apparatus related to memory modules

Also Published As

Publication number Publication date
JPWO2007116483A1 (ja) 2009-08-20
WO2007116483A1 (ja) 2007-10-18
EP2003567A2 (en) 2008-12-17
KR101005816B1 (ko) 2011-01-05
EP2003567A4 (en) 2009-05-20
EP2003567A9 (en) 2009-04-08
EP2003567B1 (en) 2012-02-15
KR20080095298A (ko) 2008-10-28
US20090034342A1 (en) 2009-02-05

Similar Documents

Publication Publication Date Title
CN108320764B (zh) 半导体设备、存储器模块及其操作方法
CN101401078B (zh) 存储装置、其控制方法、存储卡、电路基板以及电子设备
KR101019443B1 (ko) 메모리 장치, 그 에러 정정의 지원 방법, 그 지원 프로그램을 저장한 컴퓨터로 판독가능한 기록매체, 메모리 카드, 회로 기판 및 전자 기기
US7864604B2 (en) Multiple address outputs for programming the memory register set differently for different DRAM devices
US20060112231A1 (en) Synchronous DRAM with selectable internal prefetch size
US9792978B2 (en) Semiconductor memory device and memory system including the same
GB2406409A (en) Single rank memory module for use in a two-rank memory module system
CN101231878B (zh) 存储器系统以及存储器存取方法
CN101401077A (zh) 存储装置及其控制方法和其控制程序、存储卡、电路基板及电子设备
US6714460B2 (en) System and method for multiplexing data and data masking information on a data bus of a memory device
US20170147230A1 (en) Memory device and memory system having heterogeneous memories
US20230273668A1 (en) Semiconductor memory device, electronic device and method for setting the same
US11972328B2 (en) Machine learning device and machine learning system using the same
CN108376555B (zh) 存储器设备及其测试方法以及存储器模块及使用其的系统
TWI224261B (en) Mother board utilizing a single-channel memory controller to control multiple dynamic-random-access memories
CN109032966B (zh) 一种高速缓存装置及数据高速读写终端
US6976121B2 (en) Apparatus and method to track command signal occurrence for DRAM data transfer
CN108304279A (zh) 存储器装置和存储器模块
US20230124660A1 (en) Semiconductor memory devices and methods of operating the same
US6976120B2 (en) Apparatus and method to track flag transitions for DRAM data transfer

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20090401