CN101351899A - 半导体发光元件和其制法 - Google Patents

Abstract

本发明提供一种半导体发光元件和其制法，通过在设置在由氮化物半导体构成的发光元件的表面上的透光性导电层上形成凹凸，由发光层发出的光不会在半导体叠层部和基板内反复进行全反射而衰减，能够有效地取出光，提高外部量子效率。在基板(1)的一个面上，包括n型层(3)和p型层(5)的氮化物半导体层以形成发光层的方式进行叠层，从而形成半导体叠层部(6)，在该半导体叠层部的表面侧设置有透光性导电层(7)。在该透光性导电层的表面上形成凹凸的图案：凹部(7a)。在透光性导电层上设置有p侧电极(8)，蚀刻半导体叠层部的一部分，设置有与露出的n型层电连接的n侧电极(9)。

Description

半导体发光元件和其制法

技术领域

本发明涉及在基板上叠层有氮化物半导体的产生蓝色系(从紫外线到黄色)的光的半导体发光元件和其制法。更详细地说，涉及能够高效地将在发光层形成部发出的光向外部取出，能够提高外部量子效率的结构的半导体发光元件和其制法。

背景技术

现有技术中，例如图7所示，在蓝宝石基板31上叠层由GaN等构成的低温缓冲层32；由GaN等构成的n型层33；由与n型层33相比带隙能较小的发光波长的材料，例如InGaN类(表示In和Ga的比率能够进行各种改变，以下相同)化合物半导体构成的活性层(发光层)34；和由GaN等构成的p型层35，从而形成半导体叠层部36，在该半导体叠层部36的表面上隔着透光性导电层37设置有p侧(上部)电极38，叠层的半导体叠层部36的一部分被蚀刻而露出的n型层33的表面上设置有n侧电极39，由此形成发出蓝色系的光的半导体发光元件。而且，n型层33和p型层35为了提高载流子的封闭(閉じ込め)效果，在活性层侧能够使用AlGaN类(表示Al和Ga的比率能够进行各种改变，以下相同)化合物等带隙能较大的半导体层。

另一方面，氮化物半导体也与其他化合物半导体等同样，折射率为2.5左右，比空气折射率1大得多。因此，由氮化物半导体层的发光层发出的光在从半导体叠层部向空气中射出时容易引起全反射，而不能从半导体叠层部向外射出，于是在半导体叠层部内反复进行全反射，光衰减较多，光的取出效率成为10％的数量级，显著较低。因此，提出例如对p型层的最表面进行干蚀刻，使其成为截面形状为半圆形的半圆锥体形状，并形成凹凸，从而易于取出光的方法(例如参照专利文献1)。

专利文献1：日本特开2000-196152号公报。

发明内容

如上所述，为了在氮化物半导体发光元件中也与其他化合物半导体发光元件同样地提高光的取出效率，在表面侧设置凹凸。但是，因为氮化物半导体化学性能稳定，所以不能够由湿蚀刻在氮化物半导体层的表面设置凸凹。因此，如上所述，尝试RIE等干蚀刻的方法。

但是，氮化物半导体的p型层的结晶性特别差，当通过干蚀刻等蚀刻其表面时，不仅是其界面，p型层内部也由于干蚀刻的冲击而结晶性进一步恶化，存在串联电阻增大，在界面上产生具有吸收光的能级的缺陷，使发光特性下降，寿命缩短的问题

本发明的目的是不产生上述问题，提供一种氮化物半导体发光元件和其制法，通过在设置在由氮化物半导体构成的发光元件的表面上的透光性导电层上形成凹凸，防止发光层发出的光在半导体叠层部和基板内反复进行全反射而进一步衰减，是能够有效地取出光，提高外部量子效率的结构。

本发明的半导体发光元件包括：基板；由氮化物半导体构成、以n型层和p型层形成发光层的方式设置在上述基板的一个面上的半导体叠层部；设置在该半导体叠层部的表面侧的透光性导电层；在该透光性导电层上，与上述半导体叠层部的表面侧导电型层电连接设置的第一电极；和与上述半导体叠层部的下层侧导电型层电连接设置的第二电极，其特征在于：在上述透光性导电层的表面上以残留该透光性导电层的一部分的方式形成有多个凹部，由此在上述透光性导电层的表面上形成有凹凸的图案。

更具体而言，在上述透光性导电层上形成凹部，以在该透光性导电层的凹部正下方残留透光性导电层，并且与未形成上述凹部的透光性导电层的部分一同整体连接的方式形成多个上述凹部，由此在上述透光性导电层的表面上形成凹凸的图案。

这里的氮化物半导体是指由III族元素的Ga和V族元素的N的化合物，或III族元素的Ga的一部分或全部与Al、In等其他的III族元素置换，和/或V族元素的N的一部分与P、As等其他的V族元素置换所得到的化合物(氮化物)构成的半导体。而且，所谓透光性意味着能够使80％以上的发光波长的光透过。

优选的是以在上述凹部下残留的透光性导电层的厚度为0.05μm以上，且该凹部的深度为0.1～10μm的方式形成上述透光性导电层和凹部，

优选的是在上述凹凸的图案的凸部上，与凸部的图案一致地设置有折射率小于上述透光性导电层的折射率的绝缘层，由此使得上述凹凸的图案的台阶增大，提高光的取出效率。

通过在设置有上述凹凸的图案的表面侧设置有钝化膜，并使该钝化膜的膜厚形成为1μm以下，能够利用钝化膜保护元件，并且不使凹凸由于钝化膜而变得平坦，仍保持原样残留，从而能够维持高的光取出效率。更正确地说，优选钝化膜的膜厚是在凹部上的钝化膜的表面上残留开口部(凹部)的厚度。这是因为如果没有凹部，则光取出效率降低。即，设凹部的宽度(在圆形的情况下为直径)为w时，通过使膜厚为w/2以下，能够使得凹部内部不会被钝化膜完全掩埋，能够在钝化膜的表面残留凹部。

即使是在上述凹凸的图案的表面上的大致整个面上，隔着绝缘膜设置有由Ag或Al构成的金属膜，并以上述基板侧成为光取出面的方式进行安装的结构，也能够提高光的取出效率。

本发明的一种半导体发光元件的制法，其特征在于：

(a)在基板上以包括n型层和p型层形成发光层的方式生长半导体叠层部；

(b)在上述半导体叠层部表面上形成透光性导电层；

(c)在该透光性导电层上形成绝缘膜；

(d)在该绝缘膜表面上形成抗蚀膜，形成凹凸部形成用的图案；

(e)以该抗蚀膜作为掩模，对上述绝缘膜进行图案形成；

(f)通过以该绝缘膜作为掩模对上述透光性导电层进行蚀刻，在该透光性导电层上形成凹凸图案。

根据本发明的半导体发光元件，在设置在氮化物半导体叠层部的表面上的透光性导电层上形成凹凸图案。作为透光性导电层，例如使用折射率与氮化物半导体层较为接近的ZnO、ITO等，能够通过湿蚀刻进行蚀刻，在通过干蚀刻进行蚀刻的情况下，也能够进行化学性蚀刻，并且因为以残留透光性导电层的方式进行蚀刻，所以能够进行蚀刻，而不会像对氮化物半导体层直接进行干蚀刻那样带来冲击。因此，能够非常简单地在表面上形成凹凸，由半导体叠层部发出的光或者在半导体叠层部内反射的光进入折射率与氮化物半导体接近的透光性导电层，利用其凹凸部改变入射角，能够容易向外部射出。结果，光的取出效率提高，外部量子效率大幅提高。

此外，通过在透光性导电层的凸部上设置绝缘膜，因为ZnO、ITO等必须通过溅射、真空蒸镀等形成，所以成膜需要耗费时间，形成厚的膜的成本增加，如果为绝缘膜，则因为能够通过旋转涂敷等简单地形成，所以能够在短时间内使膜厚增厚，容易形成突出得较高的凹凸。而且，通过设置由具有比透光性导电层的折射率小的折射率的材料制成的绝缘膜，即使例如从透光性导电层向绝缘膜行进时，伴随着折射率减小而容易引起全反射，但因为反射光朝向凸部的侧壁，所以其入射角改变，容易向外部射出。另一方面，因为绝缘膜和外部的折射率差较小，所以进入该绝缘膜的光更容易向外部射出。结果，能够进一步提高外部量子效率。

附图说明

图1为本发明的半导体发光元件的一实施方式的截面和立体的说明图。

图2为表示本发明的半导体发光元件的另一实施方式的截面说明图。

图3为表示图2的半导体发光元件的制造工序的图。

图4为在图2的结构中，对改变凸部的大小时的亮度的变化进行仿真的结果的图。

图5为在透光性导电层上形成有凹部的例子中，对相对该凹部的深度的亮度的变化进行仿真的结果的图。

图6为在图1所示的结构中，以基板侧作为光取出面的例子的截面说明图。

图7为使用现有的氮化物半导体的LED的立体说明图。

符号说明

1  基板

3  n型层

4  活性层

5  p型层

6  半导体叠层部

7  透光性导电层

7a 凹部

8  p侧电极

9  n侧电极

10 凹部图案形成用绝缘膜

具体实施方式

以下，参照附图说明本发明的半导体发光元件和其制法。在图1中，如本发明的半导体发光元件的一实施方式的截面和立体的说明图所示，例如在由蓝宝石构成的基板1的一个面上，通过以包括n型层3和p型层5的氮化物半导体层形成发光层的方式进行叠层，形成半导体叠层部6，在该半导体叠层部6的表面侧设置有透光性导电层7。在该透光性导电层6上设置有：半导体叠层部6的表面侧导电型层，即图1所示的例子中与p型层5电连接的第一电极，即图1所示的例子中的p侧电极8；半导体叠层部6的下层侧导电型层，即图1所示的例子中与蚀刻半导体叠层部6的一部分而露出的n型层3电连接的第二电极，即n侧电极9。在本发明中，特征在于在该透光性导电层7的表面上形成有凹凸的图案(在图1所示的例子中为凹部7a)。

在图1所示的例子中，作为透光性导电层7，设置1～5μm左右的掺杂有Ga的ZnO层。该由ZnO构成的透光性导电层7，例如能够以掺杂有Ga的ZnO作为靶，通过溅射或脉冲激光沉积(PLD)等方法形成，也能够通过MBE法等真空蒸镀法形成。该透光性导电层7也称为透光性电极，因为不能够使p型层的载体浓度过高，所以为了使发光层发出的光透过并且使电流容易地在芯片整体中扩散而设置，例如以电阻率为5×10^-4Ω·cm左右的方式形成。此外，该透光性导电层7由能够获得与p型层5的欧姆接触的材料形成。在该透光性导电层7上形成凹凸部，在表面上形成抗蚀膜、绝缘膜等掩模，在进行湿蚀刻的情况下，能够例如使用盐酸、磷酸等蚀刻液，在进行干蚀刻的情况下，能够例如在氯类气体的气氛下进行，由此能够与掩模的开口部的形状一致地进行蚀刻。

凹凸部的形状不限定为圆形、四边形等，而且，凸部的形成、凹部的形成均可。但是，平面形状为圆形或矩形的凹部，因为与透光性导电层7的厚层连续地形成在半导体叠层部6的表面上，使得电流能够容易地在芯片整体中扩散，因此优选。如上所述，透光性导电层7与氮化物半导体层欧姆接触，并且具有作为使电流在芯片整体中扩散的电极的功能，因此，考虑这些功能，基于不会由于成膜时间的过度需求而使成本增加的考虑而进行凹部7a的形成。

具体而言，例如在平面形状为圆形时，形成凹部7a的直径d为1～10μm左右，优选为3～7μm左右的凹部7a。因为当凹部7a的间隔s过大时，凹部7a变少，光的取出效果变弱；当凹部7a的间隔s过小时，电流的扩散容易变得不充分，所以该间隔s同样形成为1～10μm，优选为3～7μm左右。因为当凹部7a的深度过深时，必须使透光性导电层7变厚，其成膜时间和蚀刻时间变长，成本增加；当凹部7a的深度过浅时，光的取出效果变弱，所以其形成为0.1～10μm，优选为0.2～5μm，更优选为1～4μm。关于形成有凹部7a的部分的透光性导电层7的残余部的厚度t，当其过薄时，电阻变大，不能够充分地进行电流的扩散，在凹部7a下发光变弱；当其过厚时，与凹部7a的深度相关联，成膜时间变长，因此优选其以残留0.05μm以上，优选为0.05～0.5μm左右的方式形成。即，优选透光性导电层7以至少0.05μm以上的厚度，在p型层5的整个表面上连续地连接。而且，例如在p侧电极8的下侧等处，即使发光也不能够在p侧电极取出光，因此反而优选不使其发光，在这样不希望发光时，或没有必要发光时，能够采用不残留透光性导电层7，以使p型层5露出的方式进行蚀刻的结构。还能够使该凹部7a相反地成为凸部。对于改变该凹部7a、凸部的直径、深度时的亮度的变化的测定结果，在后面进行叙述。

例如，通过在透光性导电层7上形成凹部，使半导体叠层部6(p型层5)露出，在其表面上以覆盖透光性导电层7和从凹部露出的p型层5的方式形成p侧电极8，由于露出p型层5的部分无法获得p侧电极8和p型层5的欧姆接触，电流难以流动，因此几乎不发光，能够抑制在被p侧电极8隔断的部分的无用的发光。这样，能够以透光性导电层7在整个表面上连接并残留的方式形成凹部；能够以在所有凹部上不残留透光性导电层的方式形成凹部；也能够以在一部分的凹部上不残留透光性导电层7，在其他凹部上残留透光性导电层7的方式形成凹部。

半导体叠层部6例如形成为以下的结构，通过分别依次叠层下述各层而形成：例如由GaN构成的0.005～0.1μm左右的低温缓冲层2；由掺杂有Si的GaN或AlGaN类化合物构成的1～10μm左右的n型层3；叠层有3～8对例如由1～3nm的In_0.13Ga_0.87N构成的阱层和由10～20nm的GaN构成的势垒层的多重量子阱(MQW)结构的0.05～0.3μm左右的活性层4；和由p型GaN或AlGaN类化合物半导体构成的0.2～1μm左右的p型层5。

而且，在图1所示的例子中，表示了n型层3和p型层5分别构成为一层的例子，但是也能够例如在n型层3和p型层5的活性层侧形成由AlGaN类化合物构成的容易封闭载流子的势垒层(带隙能大的层)，以及在与活性层4相反的一侧形成容易提高载流子浓度的GaN接触层这样的多个层，进而，还能够在低温缓冲层上插入设置未掺杂的或n型等的高温缓冲层、缓和各层间的变形的超晶格层等其他层。此外，它们还能够由其他的氮化物半导体层形成。而且，在这个例子中，采用由n型层3和p型层5夹持活性层4的双异质结结构，但也可以是n型层和p型层直接接合的pn结结构。此外，活性层4也不限于上述的MQW结构，也能够采用单量子阱结构(SQW)或块状(bulk)结构。

然后，在通过蚀刻除去叠层的半导体叠层部6的一部分而露出的n型层3上，通过在叠层0.01μm左右的厚度的Ti膜和0.25μm左右的厚度的Al膜之后，在600℃左右下进行烧结，能够作为合金层形成欧姆接触用的n侧电极9，在透光性导电层7上的一部分上，通过0.1μm左右厚的Ti膜和0.3μm左右厚的Au膜的叠层结构，形成p侧电极8。然后，除去p侧电极8和n侧电极9的表面，在整个面上设置未图示的SiN、SiO₂等钝化膜。当该钝化膜过厚时，凹部被掩埋，光的取出效率降低，因此优选该钝化膜是在凹部内残留凹部的厚度，即当凹部的宽度(在圆形的凹部的情况下为直径)为w时，优选使膜厚为w/2以下。具体而言，优选为1μm以下。

在图1所示的例子中，是通过直接由抗蚀掩模等蚀刻透光性导电层7而形成凹凸部的例子，但如上所述，凹凸部较高的光的取出效率好，然而如上所述，透光性导电层7通过溅射、真空蒸镀等形成，因此形成得较厚则需耗费时间。而且，如果在ZnO层等上直接形成抗蚀膜并进行蚀刻，则容易引起蚀刻进入抗蚀膜的下侧的欠蚀刻(underetching)，难以进行正确的图案的蚀刻。而且，ZnO的折射率为2.2左右，与GaN的折射率2.5左右比较接近，来自半导体叠层部6的光容易进入凸部7a中，但从凸部向外侧射出时，因为与空气的折射率1相差较大，容易引起全反射。因此，形成该凹部7a，在其周围残留的凸部上设置具有在透光性导电层7的折射率和空气的折射率的中间的折射率的层，这样更容易向外取出光。从这个观点出发，在图2中，以与图1(a)同样的截面说明图表示在凹部7a的周围(凸部)的上侧设置有例如SiO₂(折射率1.4左右)等的绝缘膜10的例子。

在图2中，与图1不同的是，在凹部7a的周围(凸部)上设置有例如由SiO₂或Si₃N₄(折射率1.9左右)等折射率比透光性导电层7小的材料构成的膜，其他结构与图1所示的结构相同。即，当在由ZnO构成的透光性导电层7上直接附加抗蚀膜并进行蚀刻时，如前所述，容易产生欠蚀刻，鉴于该情况，能够通过SOG法(将绝缘粉末溶解在溶剂中并使其旋转，同时在表面上进行涂敷，之后进行加热使溶剂飞离的方法)在透光性导电层7的表面上形成由SiO₂等构成的绝缘膜10，在该绝缘膜10上设置抗蚀膜，首先对绝缘膜10进行图案形成，进而以该已进行图案形成的绝缘膜10作为掩膜，对透光性导电层7进行蚀刻，并直接残留该绝缘膜10。

参照图3的工序说明图说明该图2表示的半导体发光元件的制法。首先，如图3(a)所示，叠层氮化物半导体层2～5。例如通过有机金属化学气相生长法(MOCVD法)，与载气H₂一起，供给三甲基镓(TMG)、氨(NH₃)、三甲基铝(TMA)、三甲基铟(TMIn)等反应气体，以及n型的情况下作为掺杂气体的SiH₄、p型的情况下作为掺杂气体的环戊二烯基镁(Cp₂Mg)或二甲基锌(DMZn)等必需的气体，依次生长。

即，首先，例如在由蓝宝石构成的基板1上，在400～600℃左右的低温下，形成0.005～0.1μm左右的由GaN层构成的低温缓冲层2，之后，将温度升高至600～1200℃左右的高温，形成1～10μm左右的由n型GaN构成的n型层(势垒层)3。接着，将生长温度降低至400～600℃的低温，形成叠层有3～8对例如由1～3nm的In_0.13Ga_0.87N构成的阱层和10～20nm的由GaN构成的势垒层的多重量子阱(MQW)结构的0.05～0.3μm左右的活性层4。再将生长装置内的温度提高至950～1100℃，叠层0.2～1μm左右的由GaN构成的p型层5。

然后，为了在表面上设置SiN等保护膜，使p型掺杂剂活性化，在400～800℃左右下进行10～60分钟左右的退火。如图3(b)所示，通过溅射法等在表面上形成ZnO膜，形成厚度为0.1～10μm左右的透光性导电层7。进而在其表面上，例如通过SOG法形成厚度为0.1～10μm左右的绝缘膜10。并且如图3(d)所示，在其表面上形成抗蚀膜，通过光刻技术，与凹凸的图案一致地进行图案形成，从而形成掩模15。然后，如图3(e)所示，例如通过RIE法等干蚀刻，蚀刻从掩模15露出的绝缘膜10，之后除去掩模15。接着，如图3(f)所示，以绝缘膜10作为掩模，通过使用氯类气体的ICP蚀刻，蚀刻从该绝缘膜10露出的透光性导电层7，使其残留有0.05μm左右以上的厚度。

然后，如图3(g)所示，在整个面上设置光致抗蚀剂膜16，通过光刻工序进行图案形成，使半导体叠层部6和透光性导电层7的蚀刻部分(芯片周围和n侧电极形成部分)露出，如图3(h)所示，例如导入氯气和四氯化硅气体并施加RF功率，由此进行蚀刻。结果，没有被掩模覆盖而露出的芯片周围和n侧电极9的形成位置的半导体叠层部6被蚀刻，n型层3露出。之后除去抗蚀膜16。

然后，如图3(i)所示，再次在整个面上设置抗蚀膜17，在p侧电极的形成位置开口。然后，蚀刻并除去露出部分的绝缘膜10，使透光性导电层7露出，并直接通过剥离(lift off)法分别形成0.1μm厚的Ti膜、0.3μm厚的Au膜，形成p侧电极8。进而，在通过上述蚀刻而露出的n型层3的表面上，同样通过剥离法，形成0.01μm厚的Ti膜和0.25μm厚的Al膜，通过进行600℃左右的热处理进行烧结而合金化，形成n侧电极9。然后，通过进行芯片化，形成图2所示的结构的LED芯片。

在图4中表示在图2所示的结构中，改变凹部7a的大小(直径)，测定正上方亮度的变化的结果。即在图4中，分别由A表示没有凹部(现有的结构)的情况；用B表示凹部7a的直径d为2μm，凹部7a的间隔s为2μm的情况；用C表示凹部7a的直径d为5μm，凹部7a的间隔s为2μm的情况；用D表示凹部7a的直径d为10μm，凹部7a的间隔s为4μm的情况。而且，在任一种情况下，ZnO膜7的厚度为0.75μm，ZnO膜7的蚀刻深度为0.7μm，绝缘膜10的厚度为0.18μm。从图4可看出，在直径为5μm的情况下亮度最大，当变大至10μm左右时，亮度反而降低。即，可知作为图案的大小，优选为3～10μm左右。此外，即使间隔s为1μm左右，由于为凸部，不会被绝缘膜10掩埋，所以能够得到与2μm的情况相同程度的亮度，该间隔s能够为1～10μm左右，优选为3～7μm左右。另一方面，可知如果与现有的不形成凸凹的情况A相比，则任一大小均能够达到亮度的提高。另外，对在该整个表面上设置有由SiN膜构成的钝化膜的情况下的亮度也进行调查，发现由钝化膜引起的亮度的变化在测定误差程度下几乎没有变化。但是，在凹部低至2μm左右的情况下，直径d也低至1μm左右，由钝化膜掩埋的情况下，几乎没有发现亮度的提高。

进而，在图5(c)中表示对由凸凹的深度引起的亮度的变化同样进行仿真的结果。在这个例子中，如图5(a)所示，在透光性导电层7上设置的凹部7a以直径为10μm左右、间隔s为4μm左右而形成，而且，如图5(b)中一个凹部7a的放大截面说明图所示，是在表面上设置有钝化膜11的状态下的数据。此外，这时的ZnO膜7的厚度恒定，为2.2μm，仅改变凹部7a的深度。从图5(c)可知，凹部7a的深度越深，亮度越为提高。

如上所述，根据本发明，通过不是在氮化物半导体层上，而是在设置在其上的透光性导电层7的表面上形成凸部或凹部，从而形成凹凸部，因此，能够通过非常简单的蚀刻在表面上形成凸凹，并且因为不对硬的氮化物半导体进行干蚀刻也可以，所以不会对p型层等氮化物半导体层造成损伤。因此，不仅制造工序非常简单，而且因为不损伤半导体层，所以亮度能够大幅提高。

此外，如上所述，凹凸部的深度越深则亮度越为提高，但如前所述，因为通过溅射、真空蒸镀法形成透光性导电层7，在形成厚的膜时需要耗费时间，成本容易变高。但是，如图2所示，在透光性导电层7上形成由SiO₂等构成的绝缘膜10，并将其作为透光性导电层的图案形成的掩模，而且因为能够通过SOG法形成这样的绝缘膜，此外，通过CVD法也能够简单地形成，因此，能够非常简单地形成厚的膜。而且，因为SiO₂的折射率为1.4～1.5左右，与ZnO的折射率2.2左右相比，相当小，因此更容易进行从该凸部向外部的光的发射，因此优选。这样，通过在透光性导电层7上设置折射率比该透光性导电层7小的层，并且用能够成为透光性导电层7的掩模的材料形成，使凸部的高度变高，由于折射率的关系，能够更容易地取出光，并且透光性导电层7和掩模的密接性好，能够容易地使透光性导电层7的图案形成为希望的图案。

图6为说明本发明的另一实施方式的同样的截面说明图。即，上述凹凸部优选形成在光的取出面上，但在以半导体叠层部的上面侧作为安装侧，以基板侧作为光的取出面的倒装芯片的情况下，发现通过在透光性导电层7上形成凹凸部，也能够提高亮度。即，在图6中，在透光性导电层7上形成凸部7a，在该凸部7a上设置绝缘膜10，直至其表面被钝化膜11覆盖，均与上述例子相同，但在该实施方式中，其特征在于，形成该凹凸部的面不作为光的取出面，而在该表面的几乎整个面上以与p侧电极8连接的方式设置有例如由Ag或Al构成的金属膜12。可以认为，即使这样被金属膜12覆盖，通过设置有凸部7a，一度光容易地从凸部7a向外射出，因为与在半导体叠层部内的反复反射的光路不同，所以由金属膜12反射而再次回到半导体叠层部6内，也变得容易向外部射出。当然，如果在由蓝宝石构成的基板的背面上形成凹凸部，则能够进一步提高光的取出效率。在图6中对与上述例子相同的部分附加相同的符号，并省略其说明。

而且，在上述各例子中，是以作为绝缘性基板的蓝宝石基板作为基板的例子，因此，为了形成n侧电极9，蚀刻半导体叠层部6的一部分而使n型层3露出，但在基板为SiC这样的半导体基板的情况下，通过同样地在设置于半导体叠层部6的表面的透光性导电层7的表面上形成凹凸部，同样能够提高光的取出效率。其中，半导体叠层部6等的结构与上述各例子相同，因此省略其说明。

产业上的可利用性

本发明能够应用在液晶显示装置的背光源等各种光源、信号机、代替电灯使用的照明装置等各种电子设置中。

Claims (8)

1.一种半导体发光元件，其包括：基板；由氮化物半导体构成、以n型层和p型层形成发光层的方式设置在所述基板的一个面上的半导体叠层部；设置在该半导体叠层部的表面侧的透光性导电层；在该透光性导电层上，与所述半导体叠层部的表面侧导电型层电连接设置的第一电极；和与所述半导体叠层部的下层侧导电型层电连接设置的第二电极，其特征在于：

在所述透光性导电层的表面上以残留该透光性导电层的一部分的方式形成有多个凹部，由此在所述透光性导电层的表面上形成有凹凸的图案。

2.如权利要求1所述的半导体发光元件，其特征在于：

以在所述凹部下残留的透光性导电层的厚度为0.05μm以上，且该凹部的深度为0.1～10μm的方式形成有所述透光性导电层和凹部。

3.如权利要求2所述的半导体发光元件，其特征在于：

所述凹部的平面形状为圆形，该凹部的直径为3～10μm，该凹部的间隔的最狭窄的部分为1～10μm。

4.如权利要求1或2所述的半导体发光元件，其特征在于：

在所述凹凸的图案的凸部上，与凸部的图案一致地设置有折射率小于所述透光性导电层的折射率的绝缘层，由此使得所述凹凸的图案的台阶增大。

5.如权利要求1～4中任一项所述的半导体发光元件，其特征在于：

在设置有所述凹凸的图案的表面侧设置有钝化膜，该钝化膜的膜厚形成为1μm以下。

6.如权利要求1～5中任一项所述的半导体发光元件，其特征在于：

在所述凹凸的图案的表面上的大致整个面上，隔着绝缘膜设置有由Ag或Al构成的金属膜，并以所述基板侧成为光取出面的方式进行安装。

7.一种半导体发光元件的制法，其特征在于：

(a)在基板上以包括n型层和p型层形成发光层的方式生长半导体叠层部；

(b)在所述半导体叠层部表面上形成透光性导电层；

(c)在该透光性导电层上形成绝缘膜；

(d)在该绝缘膜表面上形成抗蚀膜，并形成凹凸部形成用的图案；

(e)以该抗蚀膜作为掩模，对所述绝缘膜进行图案形成；

(f)通过以该绝缘膜作为掩模对所述透光性导电层进行蚀刻，在该透光性导电层上形成凹凸图案。

8.如权利要求7所述的制法，其特征在于：

通过SGO法形成所述绝缘膜，并在将该绝缘膜作为图案形成的掩模之后，直接残留成为制品。

Images