CN105655460A - Led芯片及其制备方法 - Google Patents

Abstract

本发明提出一种LED芯片，该LED芯片包括：衬底；在所述衬底之上依次包括缓冲层、N型半导体层、发光层、P型半导体层和透明导电层，其中，所述透明导电层的表面设置不同间隔的多个同心弧线沟槽；位于所述透明导电层之上与所述透明导电层电连接的P型电极，和位于所述透明导电层旁侧与所述N型半导体层电连接的N型电极。本发明的LED芯片可以有效减小电流拥堵，使得电流扩散更加均匀，发光效率得到提高，寿命长、稳定性得到增强。本发明还提出一种LED芯片的制备方法。

Description

LED芯片及其制备方法

技术领域

本发明涉及发光器件技术领域，特别涉及一种LED芯片及其制备方法。

背景技术

LED(LightingEmittingDiode，发光二极管)芯片是LED的核心结构，目前，LED芯片大多采用蓝宝石作为衬底，如图1所示，芯片结构包括：(1)、在蓝宝石衬底材料上分别沉积外延层，从下到上依次为缓冲层、N型GaN层，MQW(MultipleQuantumWells，多量子阱)发光层，P型GaN层。(2)、将芯片从P型GaN层刻蚀至N型GaN层，在刻蚀区域上制备N电极即负极。(3)、在P型GaN层上沉积ITO(Indiumtinoxide，氧化铟锡)层，在ITO层上制备P电极即正极，其中，ITO层之上包括二氧化硅钝化层。

但是，对于如图1所示的水平结构的LED芯片，电流扩散很不均匀，产生电流扩散不均匀的原因主要是因为P型GaN和N型GaN的电阻率差别很大，电流流经P型GaN层时，基本没有横向扩散，因此在P型GaN表面通过ITO透明导电层解决了电流扩散的问题。但是，如图2所示，当电流经过P型GaN层扩散时，由于ITO层的电阻率较低，电流会经过ITO横向扩散大量集聚在靠近负极的区域，发生拥堵现象，造成该部分电流密度过大，进而影响芯片的稳定性，降低其光效和使用寿命。

具体地，如图3所示，为相关技术中的LED芯片电流流向的路径模型。出现电流横向扩散的区域只有ITO层和N型GaN层，其中，ITO层电阻设为dt，N型GaN层电阻设为dx，P型GaN层电阻设为R1，PN结台阶电阻设为R2。由于常规ITO材料的电阻率小于N型GaN的电阻率，其中，ITO的电阻率在10^-4数量级，而N型GaN层的电阻率在10^-2-10^-3数量级，因此电流会优先通过ITO横向扩散至靠近负极的区域例如图3中的L路径，造成电流拥堵在靠近负极的区域。

针对水平结构的LED芯片的电流会拥堵在靠近电极的区域的缺点，在相关技术中公开了一种改善的方案。如图4所示，在相关技术中，基于上述芯片结构，在ITO层上制作完成孔洞，孔洞从正极向负极存在疏密分布，孔洞的制作使得电流能够尽量均匀地注入整个LED芯片，使其工作于均匀发光的状态，提高了LED芯片的发光效率。

虽然在ITO层表面制作孔洞，缓解了电流优先向负极区域扩散的不均匀现象，但是，同样存在一些问题，例如，ITO层表面电流的局部扩散不均匀，电流会优先流向没有ITO孔洞的区域，即：ITO上无孔洞的区域电流密度大，而有孔洞的区域电流密度小，因而也会造成电流扩散的不均匀性。

发明内容

本发明旨在至少在一定程度上解决上述的技术问题之一。为此，本发明需要提出一种LED芯片，该LED芯片可以有效减小电流拥堵，使得电流扩散更加均匀，发光效率得到提高，寿命长、稳定性得到增强。

本发明还提出一种该LED芯片的制备方法。

为解决上述问题，本发明一方面实施例提出一种LED芯片，该LED芯片包括：衬底；在所述衬底之上依次包括缓冲层、N型半导体层、发光层、P型半导体层和透明导电层，其中，所述透明导电层的表面设置不同间隔的多个同心弧线沟槽；位于所述透明导电层之上与所述透明导电层电连接的P型电极，和位于所述透明导电层旁侧与所述N型半导体层电连接的N型电极。

根据本发明实施例的LED芯片，通过在透明导电层上设置不同间隔的多个同心弧线沟槽，可以减少电流拥堵，并且与设置孔洞的芯片相比，电流扩散更加均匀，进而芯片的发光效率得到提高，寿命长、稳定性得到增强。

基于上述方面实施例的LED芯片的结构，本发明另一方面实施例提出一种LED芯片的制备方法，该制备方法包括以下步骤：在衬底上依次外延生长缓冲层、N型半导体层、发光层和P型半导体层以获得外延片；在所述外延片上制取PN结台阶，并在制取所述PN结台阶之后的外延片上制备透明导电层；在所述透明导电层的表面制取不同间隔的多个同心弧线沟槽；以及制备P型电极和N型电极。

根据本发明实施例的LED芯片的制备方法，在透明导电层的表面制取不同间隔的多个同心弧线沟槽，可以减少LED芯片的电流拥堵，并且与设置孔洞的芯片相比，电流扩散更加均匀，进而提高芯片的发光效率，延长LED芯片的寿命、增强芯片的稳定性。

本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。

附图说明

本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：

图1为现有技术的一种LED芯片的结构示意图；

图2为现有技术的LED芯片的电流拥堵示意图；

图3为现有技术的LED芯片的电流扩散等效电路示意图；

图4为现有技术的LED芯片的ITO层上的孔洞结构示意图；

图5为根据本发明的一个实施例的LED芯片的结构示意图；

图6为根据本发明的一个具体实施例的LED芯片的透明导电层上的弧线沟槽示意图；

图7为根据本发明的另一个实施例的LED芯片的结构示意图；

图8为根据本发明的一个实施例的LED芯片的制备方法的流程图；

图9为根据本发明的另一个实施例的LED芯片的制备方法中制备的外延片的结构示意图；

图10为根据本发明的再一个实施例的LED芯片的制备方法中制备的具有PN结台阶的结构示意图；

图11为根据本发明的又一个实施例的LED芯片的制备方法中制备的具有透明导电层的结构示意图；

图12为根据本发明的又一个实施例的LED芯片的制备方法中制备的具有弧线沟槽结构的示意图；

图13为根据本发明的再一个实施例的LED芯片的制备方法的流程图。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。

下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。

在本发明的描述中，需要说明的是，除非另有规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是机械连接或电连接，也可以是两个元件内部的连通，可以是直接相连，也可以通过中间媒介间接相连，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。

参照下面的描述和附图，将清楚本发明的实施例的这些和其他方面。在这些描述和附图中，具体公开了本发明的实施例中的一些特定实施方式，来表示实施本发明的实施例的原理的一些方式，但是应当理解，本发明的实施例的范围不受此限制。相反，本发明的实施例包括落入所附加权利要求书的精神和内涵范围内的所有变化、修改和等同物。

下面参照附图描述根据本发明实施例提出的LED芯片以及LED芯片的制备方法。

首先，对本发明实施例的LED芯片进行说明。图5为根据本发明的一个实施例的LED芯片的结构示意图。如图5所示，本发明实施例的LED芯片100包括衬底10例如蓝宝石衬底、在衬底10之上依次包括缓冲层20、N型半导体层30例如N型GaN层、发光层40例如MQW层、P型半导体层50例如P型GaN层和透明导电层60例如ITO层，ITO层起到增加电流扩散的作用，以及，位于透明导电层60之上与透明导电层60电连接的P型电极70，和位于透明导电层60旁侧与N型半导体层30电连接的N型电极80，具体地，在实例中，电极即P型电极70和N型电极80可以包括Cr/Ti/Au电极、Cr/Pt/Au电极和Ti/Al/Ti/Au电极中的一种或两种。

其中，透明导电层60的表面设置不同间隔的多个同心弧线沟槽61，在本发明的一个实施例中，透明导电层60上的多个同心弧线沟槽的分布如图6所示，多个弧线沟槽61的分布密度不同，并且多个弧线沟槽为同心弧线。具体地，材料电阻与横截面积成反比，在透明导电层60即电流扩散层例如ITO层的表面制作具有密度梯度的ITO弧线沟槽，则减小透明导电层60的表面横截面积，其中，在ITO层上具有弧线沟槽61的区域的电阻比没有弧线沟槽61的区域的电阻大，而且弧线沟槽61的间隔密度越大、深度越深，则该区域的电阻越大。因此，如图3所示，电流在透明导电层60向负极区域横向扩散时将越来越困难，将不会优先经透明导电层60横向扩散至负电极区域，从而达到防止电流在负电极区域聚集的目的。同时，由于弧线沟槽61为同心弧线，例如图6所示，为以P型电极70为圆心的同心圆弧，则电流向任一方向的电阻是相同的，所以电流将会更加均匀地扩散到整个透明导电层60。

可以看出，在透明导电层60上制作具有不同的间隔的弧线沟槽61，弧线沟槽61的作用有：首先，能够逐渐增大透明导电层60的电阻，使得电流在透明导电层60内横向扩散时不会聚集在靠近N型电极80的区域，从而减少电流拥堵效应；其次，与在透明导电层60例如ITO层中制作孔洞，电流在具有同心圆的弧线沟槽61的透明导电层60中横向扩散时会更加均匀；最后，弧线沟槽61处的透明导电层60的厚度更小，则对出射光的吸收作用更小，因此可以提高LED芯片100的效率。

具体地，如图6所示，弧线沟槽61可以以P型电极70为中心，越靠近P型电极70弧线沟槽61的间隔越大，越远离P型电极70弧线沟槽61的间隔越小，则从P型电极越靠近N型电极80，透明导电层70的电阻越来越大，则电流向N型电极80扩散越来越困难，从而可以减少电流向N型电极80的集聚，减少电流拥堵现象。

具体地，在本发明实施例中，透明导电层60例如ITO层的厚度为250-300nm，弧线沟槽61的宽度为1-3um，弧线沟槽61的间隔为2-15um，弧线沟槽61的深度为80-200nm，具体的弧线沟槽61的参数应与透明导电层60例如ITO层的电阻以及外延层N型半导体层30例如N型GaN层的电阻匹配。另外，常规LED芯片100的P型电极70为圆形，可以把P型电极70看作一个点，则电流从该点流向透明导电层60表面的任一直线方向的电阻相同，因此电流在透明导电层60中的扩散更加均匀。

进一步地，如图7所示，上述LED芯片100还包括钝化层90，钝化层90位于透明导电层60之上除了P型电极70的部分，以及透明导电层60旁侧除了N型电极80的部分。可以理解为，钝化层90例如二氧化硅层覆盖表面裸漏的透明导电层60以及PN结台阶以及裸漏的N型半导体层30，钝化层90可以减少光的全反射。

综上所述，根据本发明实施例的LED芯片，通过在透明导电层上设置不同间隔密度的多个同心弧线沟槽，可以减少电流拥堵，并且与设置孔洞的芯片相比，电流扩散更加均匀，进而芯片的发光效率得到提高，寿命长、稳定性得到增强。

基于上述方面实施例的LED芯片的结构，下面参照附图描述根据本发明的另一方面实施例提出的LED芯片的制备方法。

图8为根据本发明的一个实施例的LED芯片的制备方法的流程图，如图8所示，本发明实施例的LED芯片的制备方法包括以下步骤：

S1，在衬底上依次外延生长缓冲层、N型半导体层、发光层和P型半导体层以获得外延片。

具体地，如图9所示，以蓝宝石为衬底，采用MOCVD(金属有机化学气相沉积)设备制备LED的外延层，从蓝宝石衬底依次向上包括：缓冲层例如氮化镓，N型半导体层例如N-GaN(n型氮化镓)，发光层例如MQW(多量子肼层)结构，P型半导体层例如P-GaN(p型氮化镓)。

S2，在外延片上制取PN结台阶，并在制取PN结台阶之后的外延片上制备透明导电层。

具体地，在外延片上制取PN结台阶具体包括：通过光刻方法在外延片上制备掩膜，例如，采用正性光刻胶对外延片表面进行光刻以制作掩膜，暴露出需要刻蚀的N-GaN的部位。进而对带有掩膜的外延片进行刻蚀以获得PN结台阶，例如，利用ICP(InductiveCoupledPlasmaEmissionSpectrometer，电感耦合等离子体)刻蚀机对具有掩膜的外延片进行干法刻蚀，刻蚀时间例如为10-14分钟，刻蚀深度达到1.2-1.6um，刻蚀完成后，去除残余光刻胶，即获得PN结台阶如图10所示。

进一步地，在制取PN结台阶之后的外延片上制备透明导电层，具体包括：采用蒸镀方法在制取PN结台阶之后的外延片上蒸镀透明导电层，例如，将制作完PN结台阶的外延片进行化学溶液表面处理，然后放入蒸镀机内进行蒸镀以形成透明导电层例如ITO薄膜，透明导电层即薄膜的最终厚度250-300nm，进而对透明导电层在氮气氛围内进行退火处理，例如，退火在纯氮气氛围中，退火温度为450-540℃，退火时间为20-40分钟。最后，对退火处理之后的外延片进行刻蚀，例如，在黄光区用正性光刻胶保护需要保留的区域，用ITO刻蚀液去除不需要保护的区域，完成ITO制备，获得透明导电层如图11所示。

S3，在所述透明导电层的表面制取不同间隔的多个同心弧线沟槽。

具体地，例如，利用黄光区光刻技术，在透明导电层例如ITO层上制作掩膜，以暴露出需要制作弧线沟槽的区域，进而使用ITO刻蚀液对暴露出部分进行刻蚀，控制刻蚀液浓度，温度和浸泡时间，以控制弧线沟槽的间隔、宽度和深度，在本发明的一个实施例中，弧线沟槽的宽度为1-3um，弧线沟槽的间隔为2-15um，弧线沟槽的深度为80-200nm。其中，如图6所示，例如预制备圆形的P型电极，则可以以P型电极圆心为同心圆，越靠近P型电极圆心，沟槽弧线间隔越大，越远离P型电极圆心，沟槽弧线间隔越小，则从P型电极越靠近N型电极，透明导电层的电阻越来越大，则电流向N型电极扩散越来越困难，从而可以减少电流向N型电极的集聚，减少电流拥堵现象。具体的弧线沟槽参数应与ITO电阻大小以及N型半导体层例如N-GaN层的电阻大小匹配。在刻蚀完成后，去除掉残余的光刻胶，从而在透明导电层上制备多个弧线沟槽如图12所示。

S4，制备P型电极和N型电极。

具体地，首先，采用光刻方法在制备弧形沟槽的外延片上获得电极掩膜，例如，在黄光区，利用负性光刻胶对外延片进行光刻以制备电极掩膜，以暴露出需要制备电极的区域。然后，采用蒸镀方法分别制备P型电极和N型电极，将制备好掩膜的外延片放入金属蒸镀机内进行蒸镀，其中，电极材料可以为Cr\Ti\Au、Cr\Pt\Au和Ti\Al\Ti\Au中的一种或两种。

在蒸镀完成之后，去除电极掩膜，并在去除所述电极掩膜之后，在氮气氛围内对外延片进行热处理，其中，热处理温度为280-350℃，时间为15-25分钟，进行合金热处理之后，完成电极的制备，制备获得P型电极和N型电极如图5所示。

另外，在制备P型电极和N型电极之后，获得LED芯片之后，为了减少出射光的漫反射，如图13所示，上述制备方法还可以包括：

S5，在制备电极的外延片上沉积钝化层。

具体地，钝化层可以为二氧化硅层。在制作完电极的外延片表面用PECVD(PlasmaEnhancedChemicalVaporDeposition，等离子体增强化学气相沉积)设备沉积一层SiO2，二氧化硅层的厚度为50-100nm。进而采用光刻、刻蚀方法对钝化层进行处理以获得电极部分，例如，用光刻技术制作掩膜以暴露出电极部分，用HF-NH₄F缓冲刻蚀液去除掉暴露部分的SiO₂，刻蚀完成后，去除掉残余的光刻胶，即获得沉积钝化层的LED芯片如图7所示，则完成整个LED芯片的制备。

根据本发明实施例的LED芯片的制备方法，在透明导电层的表面制取不同间隔的多个同心弧线沟槽，可以减少LED芯片的电流拥堵，并且与设置孔洞的芯片相比，电流扩散更加均匀，进而提高芯片的发光效率，延长LED芯片的寿命、增强芯片的稳定性。

流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为，表示包括一个或更多个用于实现特定逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分，并且本发明的优选实施方式的范围包括另外的实现，其中可以不按所示出或讨论的顺序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能，这应被本发明的实施例所属技术领域的技术人员所理解。

在流程图中表示或在此以其他方式描述的逻辑和/或步骤，例如，可以被认为是用于实现逻辑功能的可执行指令的定序列表，可以具体实现在任何计算机可读介质中，以供指令执行系统、装置或设备(如基于计算机的系统、包括处理器的系统或其他可以从指令执行系统、装置或设备取指令并执行指令的系统)使用，或结合这些指令执行系统、装置或设备而使用。就本说明书而言，"计算机可读介质"可以是任何可以包含、存储、通信、传播或传输程序以供指令执行系统、装置或设备或结合这些指令执行系统、装置或设备而使用的装置。计算机可读介质的更具体的示例(非穷尽性列表)包括以下：具有一个或多个布线的电连接部(电子装置)，便携式计算机盘盒(磁装置)，随机存取存储器(RAM)，只读存储器(ROM)，可擦除可编辑只读存储器(EPROM或闪速存储器)，光纤装置，以及便携式光盘只读存储器(CDROM)。另外，计算机可读介质甚至可以是可在其上打印所述程序的纸或其他合适的介质，因为可以例如通过对纸或其他介质进行光学扫描，接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得所述程序，然后将其存储在计算机存储器中。

应当理解，本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列(PGA)，现场可编程门阵列(FPGA)等。

本技术领域的普通技术人员可以理解实现上述实施例方法携带的全部或部分步骤是可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，该程序在执行时，包括方法实施例的步骤之一或其组合。

此外，在本发明各个实施例中的各功能单元可以集成在一个处理模块中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。

上述提到的存储介质可以是只读存储器，磁盘或光盘等。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同限定。

Claims (13)

1.一种LED芯片，其特征在于，包括：

衬底；

在所述衬底之上依次包括缓冲层、N型半导体层、发光层、P型半导体层和透明导电层，其中，所述透明导电层的表面设置不同间隔的多个同心弧线沟槽；

位于所述透明导电层之上与所述透明导电层电连接的P型电极，和位于所述透明导电层旁侧与所述N型半导体层电连接的N型电极。

2.如权利要求1所述的LED芯片，其特征在于，所述弧线沟槽以所述P型电极为中心，越靠近所述P型电极所述弧线沟槽的间隔越大，越远离所述P型电极所述弧线沟槽的间隔越小。

3.如权利要求1所述的LED芯片，其特征在于，所述透明导电层的厚度为250-300nm，所述弧线沟槽的宽度为1-3um，所述弧线沟槽的间隔为2-15um，所述弧线沟槽的深度为80-200nm。

4.如权利要求1所述的LED芯片，其特征在于，还包括：

钝化层，所述钝化层位于所述透明导电层之上除了所述P型电极的部分，以及所述透明导电层旁侧除了所述N型电极的部分。

5.如权利要求1所述的LED芯片，其特征在于，电极包括Cr/Ti/Au电极、Cr/Pt/Au电极和Ti/Al/Ti/Au电极中的一种或两种。

6.一种LED芯片的制备方法，其特征在于，包括以下步骤：

在衬底上依次外延生长缓冲层、N型半导体层、发光层和P型半导体层以获得外延片；

在所述外延片上制取PN结台阶，并在制取所述PN结台阶之后的外延片上制备透明导电层；

在所述透明导电层的表面制取不同间隔的多个同心弧线沟槽；以及

制备P型电极和N型电极。

7.如权利要求6所述的LED芯片的制备方法，其特征在于，在所述外延片上制取PN结台阶，具体包括：

通过光刻方法在所述外延片上制备掩膜；以及

对带有掩膜的外延片进行刻蚀以获得PN结台阶。

8.如权利要求6所述的LED芯片的制备方法，其特征在于，在制取所述PN结台阶之后的外延片上制备透明导电层，具体包括：

采用蒸镀方法在制取所述PN结台阶之后的外延片上蒸镀透明导电层；

对所述透明导电层在氮气氛围内进行退火处理；以及

对退火处理之后的外延片进行刻蚀。

9.如权利要求8所述的LED芯片的制备方法，其特征在于，所述透明导电层的厚度为250-300nm，在所述退火处理中，退火温度为450-540℃，退火时间为20-40分钟。

10.如权利要求9所述的LED芯片的制备方法，其特征在于，所述弧线沟槽的宽度为1-3um，所述弧线沟槽的间隔为2-15um，所述弧线沟槽的深度为80-200nm。

11.如权利要求10所述的LED芯片的制备方法，其特征在于，制备P型电极和N型电极，具体包括：

采用光刻方法在制备所述弧形沟槽的外延片上获得电极掩膜；

采用蒸镀方法分别制备所述P型电极和N型电极；以及

在去除所述电极掩膜之后，在氮气氛围内对外延片进行热处理，其中，热处理温度为280-350℃，时间为15-25分钟。

12.如权利要求6所述的LED芯片的制备方法，其特征在于，在制备P型电极和N型电极之后，还包括：

在制备电极的外延片上沉积钝化层；

采用光刻、刻蚀方法对所述钝化层进行处理以获得电极部分。

13.如权利要求12所述的LED芯片的制备方法，其特征在于，所述钝化层为二氧化硅层，所述二氧化硅层的厚度为50-100nm。