CN101188226A - 芯片封装结构及其制程 - Google Patents

芯片封装结构及其制程 Download PDF

Info

Publication number
CN101188226A
CN101188226A CNA2007101653310A CN200710165331A CN101188226A CN 101188226 A CN101188226 A CN 101188226A CN A2007101653310 A CNA2007101653310 A CN A2007101653310A CN 200710165331 A CN200710165331 A CN 200710165331A CN 101188226 A CN101188226 A CN 101188226A
Authority
CN
China
Prior art keywords
chip
carrier
conducting
those
packaging structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101653310A
Other languages
English (en)
Other versions
CN101188226B (zh
Inventor
崔守珉
金炯鲁
安载善
李暎奎
车尚珍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Publication of CN101188226A publication Critical patent/CN101188226A/zh
Application granted granted Critical
Publication of CN101188226B publication Critical patent/CN101188226B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/045—Carbides composed of metals from groups of the periodic table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明是有关于一种芯片封装结构及其制程。该芯片封装结构，包括承载器、芯片、多个第一导电元件、封装胶体以及导电膜。承载器具有承载表面以及与承载表面相对的背面。此外，承载器具有位于承载表面的外围的多个共用接点。芯片配置于承载表面上且电性连接至承载器。另外，第一导电元件分别配置于共用接点上。封装胶体配置于承载表面上且包覆芯片。此外，导电膜配置于封装胶体以及第一导电元件上方，以经由第一导电元件而与共用接点电性连接。本发明更提供一种用于制造此芯片封装结构的方法，该芯片封装结构能够预防电磁干扰问题，并可提供优良的电气效能。

Description

芯片封装结构及其制程
技术领域
本发明涉及一种芯片封装结构，特别是涉及一种具有电磁干扰(EMI)屏蔽功能的芯片封装结构及其制程(CHIP PACKAGE AND FABRICATING PROCESSTHEREOF)。
背景技术
在集成电路的制造中，封装结构的最终尺寸是较为重要的问题。随着集成电路的整合水准以及功能增强，与外部电路进行连接所需要的导电引线的数目亦不断增加。此外，随着芯片的运作速度变高，无法再忽视在运作期间芯片所产生的热量以及外部电磁场所引起的电磁干扰(electromagneticinterference，EMI)。典型的高密度面积阵列封装(high-density areaarray package)为球脚格状阵列(ball grid array，BGA)型封装结构。然而，该BGA型封装结构乃至其他类型的芯片封装结构的热散逸以及电磁干扰(EMI)问题仍然无法解决，而在高密度面积阵列封装结构的设计中需要慎重考虑该等问题。
由此可见，上述现有的芯片封装结构在产品结构、制造方法与使用上显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决的道，但长久以来一直未见适用的设计被发展完成，而一般产品及方法又没有适切的结构及方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的芯片封装结构及其制程，实属当前重要研发课题的一，亦成为当前业界极需改进的目标。
有鉴于上述现有的芯片封装结构存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新的芯片封装结构及其制程，能够改进一般现有的芯片封装结构及其制程，使其更具有实用性。经过不断的研究、设计，并经反复试作样品及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的主要目的在于，克服现有的芯片封装结构存在的缺陷，而提供一种新型的芯片封装结构，所要而的技术问题是使其将导电膜配置于封装胶体的上方，以在芯片封装结构中形成共用平面，从而为芯片封装结构解决电磁干扰(EMI)问题，使产品可达成优良的电气效能以及较高的可靠度，非常适于实用。
本发明的另一目的在于，克服现有的芯片封装制程存在的缺陷，而提供一种新的芯片封装制程，所要解决的技术问题是使其芯片封装结构内配置导电膜于封装胶体的上方，进而可以解决电磁干扰(EMI)问题，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种芯片封装结构，其包括：一承载器，具有一承载面与相对的一背面，且该承载器具有多个共用接点位于该承载面外围；一芯片，配置于该承载面上，并电性连接至该承载器；多个第一导电元件，分别配置于该些共用接点上；一封装胶体，配置于该承载面上，并至少包覆该芯片；以及一导电膜，配置于该封装胶体之上，并经由该些第一导电元件电性连接至该些共用接点。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的芯片封装结构，其中所述的第一导电元件包括多个第一焊球。
前述的芯片封装结构，其中所述的第一导电元件围绕该封装胶体配置。
前述的芯片封装结构，其更包括一导电接合层，其配置于该导电膜与该些第一导电元件之间。
前述的芯片封装结构，其中所述的封装胶体覆盖该承载面，并包覆该芯片与该些第一导电元件，且该封装胶体暴露出该些第一导电元件的顶部。
前述的芯片封装结构，其中所述的导电膜直接贴合于该封装胶体的顶面，以连接该些第一导电元件。
前述的芯片封装结构，其中其更包括多个第二导电元件，其分别配置于该导电膜与所对应的该些第一导电元件之间。
前述的芯片封装结构，其中所述的第二导电元件包括多个第二焊球。
前述的芯片封装结构，其中所述的导电膜为一金属膜。
前述的芯片封装结构制程，其中所述的芯片以倒装芯片方式经由多个导电凸块电性连接至该承载器或者是以打线方式经由多条导线电性连接至该承载器。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种芯片封装结构制程，其包括：提供一承载器，其中该承载器具有一承载面与相对的一背面，且该承载器具有多个共用接点位于该承载面外围；配置一芯片于该承载面上，并使该芯片电性连接至该承载器；形成一封装胶体于该承载面上，且该封装胶体至少包覆该芯片；形成多个第一导电元件于所对应的该些接点上；以及提供一导电膜于该封装胶体之上，并使该导电膜经由该些第一导电元件电性连接至该些共用接点。
本发明的目的及解决其技术问题另外还采用以下技术方案来实现。依据本发明提出的一种芯片封装结构制程，其包括：提供一承载器，其中该承载器具有一承载面与相对的一背面，且该承载器具有多个共用接点位于该承载面外围；配置一芯片于该承载面上，并使该芯片电性连接至该承载器；形成多个第一导电元件于所对应的该些接点上；形成一封装胶体，使其覆盖该承载面并包覆该芯片与该些第一导电元件，且该封装胶体暴露出该些第一导电元件的顶部；提供一导电膜，并在该导电膜的一表面上形成多个第二导电元件；以及将该导电膜配置于该封装胶体之上，并使该些第二导电元件对应连接该些第一导电元件，其中该导电膜经由该些第一导电元件与该些第二导电元件电性连接至该些共用接点。
本发明的目的及解决其技术问题另外再采用以下技术方案来实现。依据本发明提出的一种芯片封装结构制程，其包括：提供一承载器，其中该承载器具有一承载面与相对的一背面，且该承载器具有多个共用接点位于该承载面外围；配置一芯片于该承载面上，并使该芯片电性连接至该承载器；形成多个第一导电元件于所对应的该些接点上；形成一封装胶体，使其覆盖该承载面并包覆该芯片与该些第一导电元件，且该封装胶体暴露出该些第一导电元件的顶部；以及形成一导电膜于该封装胶体的顶面，以使该导电膜经由该些第一导电元件电性连接至该些共用接点。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，本发明的主要技术内容如下：
本发明提供一种芯片封装结构，该芯片封装结构包括承载器、芯片、多个第一导电元件、封装胶体以及导电膜。该承载器具有承载表面以及与承载表面相对的背面。此外，该承载器具有位于承载表面的外围的多个共用接点。芯片配置于承载表面上且电性连接至承载器。另外，第一导电元件分别配置于共用接点上。封装胶体配置于承载表面上且包覆芯片。此外，导电膜配置于封装胶体上，以经由第一导电元件而与共用接点电性连接。
本发明还提供一种芯片封装方法，该方法包括以下步骤：提供具有承载表面以及与承载表面相对的背面的承载器，该承载器更具有位于承载表面的外围的多个共用接点；将芯片配置于承载表面上并将芯片电性连接至承载器；在承载表面上形成封装胶体，其中封装胶体包覆芯片；在对应共用接点上形成多个第一导电元件；以及在封装胶体上提供导电膜，并经由第一导电元件而将导电膜电性连接至共用接点。
借由上述技术方案，本发明芯片封装结构及其制程至少具有下列优点及有益效果：本发明将导电膜配置于封装胶体的上方，以在芯片封装结构中形成共用平面，从而为芯片封装结构解决电磁干扰(EMI)问题。因此，利用此芯片封装结构以及芯片封装方法的产品可以达成优良的电气效能以及具有较高可靠度。本发明能够消除电磁干扰(EMI)问题，并提供优良的电气效能及较高的可靠度。
综上所述，本发明的芯片封装结构，将导电膜配置于封装胶体上方，而在芯片封装结构中形成共用平面，从而为芯片封装结构解决了电磁干扰(EMI)问题，使产品可达成优良的电气效能以及较高的可靠度。本发明的芯片封装制程，使芯片封装结构内配置导电膜于封装胶体的上方，进而可以解决电磁干扰(EMI)问题，并可提供优良的电气效能。本发明具有上述诸多优点及实用价值，其不论在产品结构、方法或功能上皆有较大的改进，在技术上有显著的进步，并产生了好用及实用的效果，且较现有的芯片封装结构及其制程具有增进的突出多项功效，从而更加适于实用，并具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1A是说明本发明一实施例的芯片封装结构的示意图。
图1B及图1C是绘示与图1A的情况相比而言利用不同类型的线路基板作为承载器的其他芯片封装结构的示意图。
图2A至图2E是绘示本发明一实施例的图1A至图1C中芯片封装结构的芯片封装制程示意图。
图3A是说明本发明另一实施例的芯片封装结构的示意图。
图3B及图3C是分别绘示与图3A的情况相比而言利用不同类型的线路基板作为承载器的其他芯片封装结构的示意图。
图4A至图4F是绘示本发明一实施例的图3A至图3C中芯片封装结构的芯片封装制程示意图。
图5A是说明本发明又一实施例的芯片封装结构的示意图。
图5B以及图5C是分别绘示与图5A情况相比而言利用不同类型的线路基板作为承载器的其他芯片封装结构的示意图。
图6A至图6E是绘示本发明一实施例的图5A至图5C中芯片封装结构的芯片封装制程示意图。
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的芯片封装结构及其制程其具体实施方式、结构、方法、步骤、特征及其功效，详细说明如后。
请参阅图1A所示，是本发明一实施例的芯片封装结构的示意图。本发明一实施例的芯片封装结构100，包括承载器110、芯片120、第一导电元件132、封装胶体140以及导电膜150。
该承载器110，具有承载表面110a以及与承载表面110a相对的背面110b，其中，多个共用接点112以及接合垫114配置于承载表面110a的外围。值得注意的是，此实施例是以利用线路基板作为承载器110的BGA型芯片封装结构100为例进行说明，然而其并非用以限制本发明的承载器的类型。诸如针脚格状阵列(pin grid array，PGA)型、四边扁平封装(quadflat package，QFP)型等其他已知的适当芯片封装结构类型亦可应用于本发明中。
该芯片120，配置于承载器110的承载表面110a上，且藉由进行例如打线接合制程(wire bonding process)而与承载器110电性连接，其中芯片120经由多个导线160而连接至承载器110的接合垫114。值得注意的是，本发明并不限制接合的芯片120与承载器110的方式。举例而言，在本发明的另一实施例中可进行倒装芯片接合制程，以经由多个导电凸块(图中未绘示)连接芯片120与承载器110。
该第一导电元件132，分别配置于共用接点112上。举例而言，第一导电元件132可为焊球或诸如焊料凸块的其他适当的导电物件。在此实施例中，亦可存在配置于承载器110的承载表面110a上的一些周边元件102，其中该周边元件102可以为经由承载器110而与芯片120电性连接的被动元件，诸如电容器、电阻器或电感器等。
该封装胶体140，配置于承载器110的承载表面110a上，以包覆芯片120、接合垫114、导线160以及周边元件102。除此之外，封装胶体140暴露共用接点112及其上的第一导电元件132。换言之，第一导电元件132围绕封装胶体140而配置。
该导电膜150，配置于封装胶体140及第一导电元件132上方，以经由第一导电元件132而与共用接点112电性连接。在藉由共用接点112而将共用电压施加于导电膜150上的情况下，导电膜150可充当芯片封装结构100中的共用平面(如接地平面)，以提供电磁干扰(EMI)屏蔽效果。具体言之，该实施例的导电膜150是由一金属片所制成。此外，导电膜150的外围表面涂覆有诸如焊料层的导电接合层152。导电膜150经由导电接合层152而与第一导电元件132连接。
本发明的芯片封装结构100，更包括以阵列方式配置于承载器110的背面110b上的多个焊球172以及174。该焊球172，分布于背面110b的外围且与共用接点112连接。因此，导电膜150可经由焊球172而与可提供共用电压的外部电路电性连接。除此之外，该焊球174，分布于背面110b的中心区域，且经由承载器110而与接合垫114电性连接。芯片120以及周边元件102可经由焊球174而与可提供驱动信号的另一外部电路连接。
值得注意的是，在本发明中可以藉由重新配置导线以及承载器的内连线，而使芯片以及周边元件进一步与共用接点电性连接，以与导电膜使用相同的共用电压。
因此，请参阅图1B以及图1C所示，是绘示与图1A的情况相比而言利用不同类型的线路基板作为承载器的其他芯片封装结构的示意图，是绘示根据本发明的其他实施例的芯片封装结构，其分别利用不同类型的线路基板作为承载器。因为在上述实施例中已经描述了图1B以及图1C的芯片封装结构中的大多数元件，所以在此不再赘述。
请参阅图1B所示，除共用接点112之外，承载器110更具有位于承载表面110a上的至少一个延伸接点，其中延伸接点经由承载器110中的内连线190而与共用接点112电性连接。另外，芯片120以及接合垫114可经由一部分导线160而与延伸接点电性连接。因此，芯片120以及周边元件102可自共用接点112获得共用电压，以作为例如接地电压。
请参阅图1C所示，是绘示具有焊球的不同配置的另一芯片封装结构100，其中用于提供共用电压的焊球172配置于背面110b的中心区域，且经由承载器110中的内连线190而与共用接点112电性连接。另外，用于提供驱动信号的焊球174分布于背面110b的外围，且经由承载器110而与接合垫114电性连接。
为了提供本发明的较为详细且清晰的揭露内容，下文将说明上述芯片封装结构100的芯片封装制程。因为在上述实施例中已提及芯片封装结构100的大多数元件，所以在下文中不再重复赘述。
请参阅图2A至图2E所示，是绘示本发明一实施例的图1A至图1C中芯片封装结构的芯片封装制程示意图。本发明一实施例的芯片封装制程，包括以下步骤。
首先，如图2A所示，提供具有承载表面110a以及背面110b的承载器110。随后，如图2B所示，将芯片120以及周边元件102配置于承载器110的承载表面110a上。芯片可经由打线接合、倒装芯片接合或其他适当接合方式而接合至承载器110。另外，周边元件102可以藉由表面黏着技术(surface mount technology，SMT)而接合于承载器110上。
接下来，如图2C所示，在承载器的承载表面110a上形成封装胶体140以包覆芯片120、接合垫114、导线160以及周边元件102。此后，如图2D所示，在对应共用接点112上形成第一导电元件132，其中第一导电元件132围绕封装胶体140。在此实施例中，第一导电元件132例如是分别在每一共用接点112上所形成的焊球。
随后，如图2E所示，提供导电膜150于封装胶体140上，且该导电膜150经由第一导电元件132而与共用接点112电性连接。在将导电膜150提供于封装胶体140上之前，可先在导电膜150与第一导电元件132之间形成导电接合层152，以经由导电接合层152而将导电膜150连接至第一导电元件132。之后，可在承载器110的背面110b上选择性地形成焊球172以及174，其中焊球172以及174经由承载器110而分别与芯片120、周边元件102及/或第一导电元件132电性连接。
值得注意的是，如图2A至图2E所示的上述制程是着眼于单一芯片封装结构上。然而，实际上的制程是应用于阵列型的承载器上，且同时形成多个芯片封装结构。因此，在上文所提及的步骤之后，可进一步的对阵列排列的芯片封装结构进行单体化制程，以得到单一的芯片封装结构。
除了上述实施例之外，下文将说明其他类型的芯片封装结构及其对应的制程。
请参阅图3A所示，是说明本发明的另一实施例的芯片封装结构的示意图。本发明另一实施例的芯片封装结构300，包括承载器310、芯片320、第一导电元件332、第二导电元件334、封装胶体340以及导电膜350。
该承载器310，具有承载表面310a以及与承载表面310a相对的背面310b。多个共用接点312及接合垫314配置于承载表面310a的外围。值得注意的是，此实施例是绘示利用线路基板作为承载器310的BGA型芯片封装结构300，然而，本发明并不限制承载器的类型，诸如PGA型、QFP型等其他已知的适当芯片封装结构类型亦可应用于本发明中。
该芯片320，配置于承载器310的承载表面310a上，且藉由进行例如打线接合制程而与承载器310电性连接，其中芯片320经由多个导线360而连接至承载器310的接合垫314。值得注意的是，本发明并不限制接合芯片320与承载器310的方式。举例而言，在本发明的另一实施例中可进行倒装芯片接合制程，以经由多个导电凸块(图中未绘示)连接芯片320与承载器310。
该第一导电元件332，分别配置于共用接点312上。举例而言，第一导电元件332可以为焊球或诸如焊料凸块的其他适当导电物件。在此实施例中，亦可存在配置于承载器310的承载表面310a上的一些周边元件302，其中周边元件302可为经由承载器310而与芯片320电性连接的被动元件，诸如电容器、电阻器或电感器。
该封装胶体340，配置于承载器310的整个承载表面310a上以包覆芯片320、第一导电元件332、共用接点312、接合垫314、导线360以及周边元件302。特定言之，该封装胶体340是暴露每一第一导电元件332的顶部。另外，导电膜350配置于封装胶体340以及第一导电元件332上方。第二导电元件334分别配置于导电膜350与对应第一导电元件332之间，以将导电膜350与共用接点312电性连接。在该实施例中，第二导电元件334可为焊球或诸如焊料凸块或银胶(silver paste)的其他适当导电元件。
在藉由共用接点312而将共用电压施加于导电膜350上的情况下，导电膜350可充当芯片封装结构300中的共用平面(如接地平面)，以提供电磁干扰(EMI)屏蔽效果。具体而言，该实施例的导电膜350可以由金属片所制成。随后，第二导电元件334配置于导电膜350的外围表面。因此，导电膜350可经由第二导电元件334而与第一导电元件332电性连接。
本发明的芯片封装结构300，更包括以阵列方式配置于承载器310的背面310b上的多个焊球372以及374。该焊球372是分布于背面310b的外围，且与共用接点312连接。因此，导电膜350可经由焊球372而与可提供共用电压的外部电路电性连接。除此之外，该焊球374是分布于背面310b的中心区域，且经由承载器310而与接合垫314电性连接。芯片320以及周边元件302可经由焊球374而与可提供驱动信号的另一外部电路电性连接。
类似于图1B以及图1C的上述说明，可藉由重新配置导线360以及承载器310的内连线，而使上述实施例的芯片320以及周边元件302进一步与共用接点312电性连接，以与导电膜350使用相同的共用电压。请参阅图3B以及图3C所示，是分别绘示与图3A的情况相比而言利用不同类型的线路基板作为承载器的其他芯片封装结构的示意图，分别是根据本发明的其他实施例的芯片封装结构，其利用不同类型的线路基板作为承载器。因为在上述实施例中已描述了图3B以及图3C的芯片封装结构中的大多数元件，所以在此不再重复赘述。
请参阅图3B所示，除了共用接点312之外，承载器300更具有位于承载表面310a上的至少一个延伸接点，其中延伸接点经由承载器310中的内连线390而与共用接点312电性连接。另外，芯片320以及接合垫314可经由一部分导线360而与延伸接点电性连接。因此，芯片320以及周边元件302可自共用接点312获得共用电压，以作为例如接地电压。
请参阅图3C所示，是绘示具有焊球的不同配置的另一芯片封装结构300，其中用于提供共用电压的焊球372配置于背面310b的中心区域，且经由承载器310中的内连线390而与共用接点312电性连接。另外，用于提供驱动信号的焊球374分布于背面310b的外围，且经由承载器310而与接合垫314电性连接。
为了提供本发明的较为详细且清晰的揭露内容，下文将说明上述芯片封装结构300的芯片封装制程。因为在上述实施例中已提及芯片封装结构300的大多数元件，所以在下文中不再重复赘述。
请参阅图4A至图4F所示，是绘示本发明一实施例的图3A至图3C中芯片封装结构的芯片封装制程示意图。根据本发明的一实施例的芯片封装制程，包括以下步骤。
首先，如图4A所示，提供具有承载表面310a以及背面310b的承载器310。随后，如图4B所示，将芯片320以及周边元件302配置于承载器310的承载表面310a上。芯片藉由打线接合、倒装芯片接合或其他适当接合方式而接合至承载器310。另外，周边元件302可藉由SMT而黏着于承载器310上。
接下来，如图4C所示，在对应共用接点312上形成设有第一导电元件332。在此实施例中，第一导电元件332例如是分别在每一共用接点312上所形成的焊球。随后，如图4D所示，在承载器的整个承载表面310a上形成设有封装胶体340以包覆芯片320、周边元件302、共用接点312、接合垫314、导线360以及第一导电元件332。值得注意的是，封装胶体340应暴露每一第一导电元件332的顶部。
之后，如图4E所示，提供导电膜350并在导电膜350的表面上形成第二导电元件334。在此实施例中，第二导电元件334例如是在导电膜350上所形成的多个焊球。
随后，如图4F所示，将导电膜350配置于封装胶体340上，并将导电膜350上的第二导电元件334连接至对应第一导电元件332，其中导电膜350经由第一导电元件332以及第二导电元件334而电性连接至共用接点312。此后，可以在承载器310的背面310b上选择性地形成焊球372以及374，其中该焊球372以及374经由承载器310而分别与芯片320、周边元件302及/或第一导电元件332电性连接。
值得注意的是，图4A至图4F所示的上述制程是着眼于单一芯片封装结构上。实际上，上述制程是应用于阵列型承载器上，且同时形成多个芯片封装结构。因此，可以在上文所提及的步骤之后，可进一步对阵列排列的芯片封装结构进行单体化制程，以得到单一芯片封装结构。
请参阅图5A所示，是说明本发明的又一实施例的芯片封装结构的示意图。根据本发明的又一实施例的芯片封装结构500，包括承载器510、芯片520、第一导电元件532、封装胶体540以及导电膜550。
该承载器510，具有承载表面510a以及与承载表面510a相对的背面510b。多个共用接点512以及接合垫514配置于承载表面510a的外围。值得注意的是，此实施例绘示是利用线路基板作为承载器510的BGA型芯片封装结构500，然而，并不限制承载器的类型，诸如PGA型、QFP型等其他已知的适当芯片封装结构类型亦可应用于本发明中。
该芯片520，配置于承载器510的承载表面510a上，且藉由进行例如打线接合制程而与承载器510电性连接，其中该芯片520经由多个导线560而连接至承载器510的接合垫514。值得注意的是，本发明并不限制接合芯片520与承载器510的方式。举例而言，在本发明的另一实施例中可实行倒装芯片接合制程，以经由多个导电凸块(图中未绘示)连接芯片520与承载器510。
该第一导电元件532，分别配置于共用接点512上。举例而言，第一导电元件532可为焊球或诸如焊料凸块的其他适当导电物件。在此实施例中，亦可存在配置于承载器510的承载表面510a上的一些周边元件502，其中周边元件502可为经由承载器510而与芯片520电性连接的被动元件，诸如电容器、电阻器或电感器。
该封装胶体540，配置于承载器510的整个承载表面510a上，以包覆芯片520、第一导电元件532、共用接点512、接合垫514、导线560以及周边元件502。特定言之，该封装胶体540是暴露每一第一导电元件532的顶部。另外，导电膜550直接附着于封装胶体540的顶面上以与第一导电元件532连接。
在藉由共用接点512而将共用电压施加于导电膜550上的情况下，导电膜550可充当芯片封装结构500中的共用平面(如接地平面)，以提供电磁干扰(EMI)屏蔽效果。具体言之，该实施例的导电膜550例如是将导电材料喷涂于封装胶体540的顶面上所形成。因此，导电膜550可经由第一导电元件532而与共用接点512电性连接。
本发明的芯片封装结构500，更包括以阵列方式配置于承载器510的背面510b上的多个焊球572以及574。该焊球572分布于背面510b的外围且与共用接点512连接。因此，导电膜550可经由焊球572而与可提供共用电压的外部电路电性连接。除此之外，该焊球574分布于背面510b的中心区域，且经由承载器510而与接合垫514电性连接。芯片520以及周边元件502可经由焊球574而与可提供驱动信号的另一外部电路连接。
类似于图1B、图1C以及图3B、图3C的上述说明，可藉由重新配置导线560以及承载器510的内连线，而使上述实施例的芯片520以及周边元件502进一步与共用接点512电性连接，以与导电膜550共用共用电压。请参阅图5B以及图5C所示，是分别绘示与图5A情况相比而言利用不同类型的线路基板作为承载器的其他芯片封装结构的示意图，利用与图5A相比的不同类型的线路基板作为承载器的其他芯片封装结构，因为在上述实施例中已描述了图5B以及图5C的芯片封装结构中的大多数元件，所以在此不再重复赘述。
请参阅图5B所示，除共用接点512之外，承载器510更具有位于承载表面510a上的至少一个延伸接点，其中延伸接点经由承载器510中的一内连线而与共用接点512电性连接。另外，芯片520以及接合垫514可经由导线560的一部分而与延伸接点电性连接。因此，芯片520以及周边元件502可自共用接点512获得共用电压，以作为例如接地电压。
请参阅图5C所示，是绘示具有焊球的不同配置的另一芯片封装结构500，其中用于提供共用电压的焊球572是配置于背面510b的中心区域，且经由承载器510中的内连线而与共用接点512电性连接。另外，用于提供驱动信号的焊球574是分布于背面510b的外围，且经由承载器510而与接合垫514电性连接。
为了提供本发明的较为详细且清晰的揭露内容，下文将说明上述芯片封装结构500的芯片封装制程。因为在上述实施例中已提及芯片封装结构500的大多数元件，所以在下文中不再重复赘述。
请参阅图6A至图6E所示，是绘示本发明一实施例的图5A至图5C中芯片封装结构的芯片封装制程示意图。本发明一实施例的芯片封装制程，包括以下步骤。
首先，如图6A所示，提供具有承载表面510a以及背面510b的承载器510。随后，如图6B所示，将芯片520以及周边元件502配置于承载器510的承载表面510a上。芯片藉由打线接合、倒装芯片接合或其他适当接合方式而接合至承载器510。另外，周边元件502可藉由SMT而黏着于承载器510上。
接下来，如图6C所示，在对应共用接点512上形成第一导电元件532(请参阅图6D)。在该实施例中，第一导电元件532例如是在每一共用接点512上所形成的焊球。随后，如图6D所示，在承载器的整个承载表面510a上形成封装胶体540，以包覆芯片520、周边元件502、共用接点512、接合垫514、导线560以及第一导电元件532。值得注意的是，封装胶体540应暴露每一第一导电元件532的顶部。
之后，如图6E所示，藉由将导电材料喷涂于封装胶体540的顶面上而形成导电膜550。因此，导电膜550可经由第一导电元件532而电性连接至共用接点512。此后，可在承载器510的背面510b上选择性地形成焊球572以及574，其中焊球572以及574经由承载器510而分别与芯片520、周边元件502及/或第一导电元件532电性连接。
值得注意的是，图6A至图6E所示的上述制程是着眼于单一芯片封装结构上。实际上，上述制程则是应用于阵列型承载器上，且同时形成多个芯片封装结构。因此，可在上文所提及的步骤之后，可以进一步的对阵列排列的芯片封装结构进行单体化制程，以得到单一芯片封装结构。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已经以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (13)

1.一种芯片封装结构，其特征在于其包括：
一承载器，具有一承载面与相对的一背面，且该承载器具有多个共用接点位于该承载面外围；
一芯片，配置于该承载面上，并电性连接至该承载器；
多个第一导电元件，分别配置于该些共用接点上；
一封装胶体，配置于该承载面上，并至少包覆该芯片；以及
一导电膜，配置于该封装胶体之上，并经由该些第一导电元件电性连接至该些共用接点。
2.如权利要求1所述的芯片封装结构，其特征在于其中所述的第一导电元件包括多个第一焊球。
3.如权利要求1所述的芯片封装结构，其特征在于其中所述的第一导电元件围绕该封装胶体配置。
4.如权利要求1所述的芯片封装结构，其特征在于其更包括一导电接合层，其配置于该导电膜与该些第一导电元件之间。
5.如权利要求1所述的芯片封装结构，其特征在于其中所述的封装胶体覆盖该承载面，并包覆该芯片与该些第一导电元件，且该封装胶体暴露出该些第一导电元件的顶部。
6.如权利要求5所述的芯片封装结构，其特征在于其中所述的导电膜直接贴合于该封装胶体的顶面，以连接该些第一导电元件。
7.如权利要求5所述的芯片封装结构，其特征在于其中更包括多个第二导电元件，其分别配置于该导电膜与所对应的该些第一导电元件之间。
8.如权利要求7所述的芯片封装结构，其特征在于其中所述的第二导电元件包括多个第二焊球。
9.如权利要求1所述的芯片封装结构，其特征在于其中所述的导电膜为一金属膜。
10.如权利要求1所述的芯片封装结构，其特征在于其中所述的芯片以倒装芯片方式经由多个导电凸块电性连接至该承载器或者是以打线方式经由多条导线电性连接至该承载器。
11.一种芯片封装结构制程，其特征在于其包括以下步骤：
提供一承载器，其中该承载器具有一承载面与相对的一背面，且该承载器具有多个共用接点位于该承载面外围；
配置一芯片于该承载面上，并使该芯片电性连接至该承载器；
形成一封装胶体于该承载面上，且该封装胶体至少包覆该芯片；
形成多个第一导电元件于所对应的该些接点上；以及
提供一导电膜于该封装胶体之上，并使该导电膜经由该些第一导电元件电性连接至该些共用接点。
12.一种芯片封装结构制程，其特征在于其包括：
提供一承载器，其中该承载器具有一承载面与相对的一背面，且该承载器具有多个共用接点位于该承载面外围；
配置一芯片于该承载面上，并使该芯片电性连接至该承载器；
形成多个第一导电元件于所对应的该些接点上；
形成一封装胶体，使其覆盖该承载面并包覆该芯片与该些第一导电元件，且该封装胶体暴露出该些第一导电元件的顶部；
提供一导电膜，并在该导电膜的一表面上形成多个第二导电元件；以及
将该导电膜配置于该封装胶体之上，并使该些第二导电元件对应连接该些第一导电元件，其中该导电膜经由该些第一导电元件与该些第二导电元件电性连接至该些共用接点。
13.一种芯片封装结构制程，其特征在于其包括以下步骤：
提供一承载器，其中该承载器具有一承载面与相对的一背面，且该承载器具有多个共用接点位于该承载面外围；
配置一芯片于该承载面上，并使该芯片电性连接至该承载器；
形成多个第一导电元件于所对应的该些接点上；
形成一封装胶体，使其覆盖该承载面并包覆该芯片与该些第一导电元件，且该封装胶体暴露出该些第一导电元件的顶部；以及
形成一导电膜于该封装胶体的顶面，以使该导电膜经由该些第一导电元件电性连接至该些共用接点。
CN2007101653310A 2006-11-30 2007-10-26 芯片封装结构及其制程 Active CN101188226B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/565,299 US20080128890A1 (en) 2006-11-30 2006-11-30 Chip package and fabricating process thereof
US11/565,299 2006-11-30

Publications (2)

Publication Number Publication Date
CN101188226A true CN101188226A (zh) 2008-05-28
CN101188226B CN101188226B (zh) 2011-04-20

Family

ID=39474765

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101653310A Active CN101188226B (zh) 2006-11-30 2007-10-26 芯片封装结构及其制程

Country Status (3)

Country Link
US (3) US20080128890A1 (zh)
CN (1) CN101188226B (zh)
TW (1) TWI373121B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101958261A (zh) * 2009-08-25 2011-01-26 日月光半导体制造股份有限公司 可堆栈式半导体封装结构
CN107222981A (zh) * 2013-05-20 2017-09-29 日月光半导体制造股份有限公司 电子模块的制造方法
CN110663113A (zh) * 2017-07-28 2020-01-07 美光科技公司 经屏蔽的扇出型封装半导体装置及制造方法

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1956652A1 (en) * 2007-02-08 2008-08-13 Nederlandse Organisatie voor Toegepast-Natuuurwetenschappelijk Onderzoek TNO Sealed ball grid array package
US8350367B2 (en) * 2008-02-05 2013-01-08 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8212339B2 (en) * 2008-02-05 2012-07-03 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US7989928B2 (en) 2008-02-05 2011-08-02 Advanced Semiconductor Engineering Inc. Semiconductor device packages with electromagnetic interference shielding
US8022511B2 (en) 2008-02-05 2011-09-20 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8415809B2 (en) 2008-07-02 2013-04-09 Altera Corporation Flip chip overmold package
US8410584B2 (en) * 2008-08-08 2013-04-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US20100110656A1 (en) * 2008-10-31 2010-05-06 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US8110902B2 (en) * 2009-02-19 2012-02-07 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
CN101866913B (zh) * 2009-04-15 2012-05-02 日月光半导体制造股份有限公司 具有屏蔽盖体的芯片封装结构
US8212340B2 (en) 2009-07-13 2012-07-03 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US8368185B2 (en) * 2009-11-19 2013-02-05 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8030750B2 (en) * 2009-11-19 2011-10-04 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8378466B2 (en) 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
TWI540698B (zh) 2010-08-02 2016-07-01 日月光半導體製造股份有限公司 半導體封裝件與其製造方法
KR101179399B1 (ko) * 2010-10-04 2012-09-04 삼성전기주식회사 크로스토크를 저감하기 위한 인쇄회로기판
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
KR20130089473A (ko) * 2012-02-02 2013-08-12 삼성전자주식회사 반도체 패키지
US8704341B2 (en) 2012-05-15 2014-04-22 Advanced Semiconductor Engineering, Inc. Semiconductor packages with thermal dissipation structures and EMI shielding
US8653634B2 (en) 2012-06-11 2014-02-18 Advanced Semiconductor Engineering, Inc. EMI-shielded semiconductor devices and methods of making
KR102497577B1 (ko) 2015-12-18 2023-02-10 삼성전자주식회사 반도체 패키지의 제조방법
US11272618B2 (en) 2016-04-26 2022-03-08 Analog Devices International Unlimited Company Mechanically-compliant and electrically and thermally conductive leadframes for component-on-package circuits
US10497635B2 (en) 2018-03-27 2019-12-03 Linear Technology Holding Llc Stacked circuit package with molded base having laser drilled openings for upper package
US11410977B2 (en) 2018-11-13 2022-08-09 Analog Devices International Unlimited Company Electronic module for high power applications
TWI736296B (zh) * 2020-05-29 2021-08-11 台灣愛司帝科技股份有限公司 晶片移轉系統以及晶片移轉方法
US11844178B2 (en) 2020-06-02 2023-12-12 Analog Devices International Unlimited Company Electronic component
US20220130741A1 (en) * 2020-10-27 2022-04-28 Qualcomm Incorporated Package structure for passive component to die critical distance reduction

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3834426B2 (ja) * 1997-09-02 2006-10-18 沖電気工業株式会社 半導体装置
US6092281A (en) * 1998-08-28 2000-07-25 Amkor Technology, Inc. Electromagnetic interference shield driver and method
US6194250B1 (en) * 1998-09-14 2001-02-27 Motorola, Inc. Low-profile microelectronic package
US6255143B1 (en) 1999-08-04 2001-07-03 St. Assembly Test Services Pte Ltd. Flip chip thermally enhanced ball grid array
US6326235B1 (en) * 2000-05-05 2001-12-04 Amkor Technology, Inc. Long wire IC package fabrication method
JP2002158312A (ja) * 2000-11-17 2002-05-31 Oki Electric Ind Co Ltd ３次元実装用半導体パッケージ、その製造方法、および半導体装置
JP3798620B2 (ja) * 2000-12-04 2006-07-19 富士通株式会社 半導体装置の製造方法
US20020093108A1 (en) * 2001-01-15 2002-07-18 Grigorov Ilya L. Flip chip packaged semiconductor device having double stud bumps and method of forming same
US6472743B2 (en) * 2001-02-22 2002-10-29 Siliconware Precision Industries, Co., Ltd. Semiconductor package with heat dissipating structure
TW495943B (en) * 2001-04-18 2002-07-21 Siliconware Precision Industries Co Ltd Semiconductor package article with heat sink structure and its manufacture method
US6987032B1 (en) * 2002-07-19 2006-01-17 Asat Ltd. Ball grid array package and process for manufacturing same
US7157790B2 (en) * 2002-07-31 2007-01-02 Microchip Technology Inc. Single die stitch bonding
US7064426B2 (en) * 2002-09-17 2006-06-20 Chippac, Inc. Semiconductor multi-package module having wire bond interconnect between stacked packages
US7205647B2 (en) 2002-09-17 2007-04-17 Chippac, Inc. Semiconductor multi-package module having package stacked over ball grid array package and having wire bond interconnect between stacked packages
TWI236118B (en) * 2003-06-18 2005-07-11 Advanced Semiconductor Eng Package structure with a heat spreader and manufacturing method thereof
JP3858854B2 (ja) * 2003-06-24 2006-12-20 富士通株式会社 積層型半導体装置
US7372151B1 (en) * 2003-09-12 2008-05-13 Asat Ltd. Ball grid array package and process for manufacturing same
US7517729B2 (en) * 2004-11-13 2009-04-14 Stats Chippac Ltd. Integrated circuit package system with heat slug
US7629674B1 (en) * 2004-11-17 2009-12-08 Amkor Technology, Inc. Shielded package having shield fence
JP2006190767A (ja) * 2005-01-05 2006-07-20 Shinko Electric Ind Co Ltd 半導体装置
US7643311B2 (en) * 2005-04-21 2010-01-05 Stmicroelectronics Sa Electronic circuit protection device
US8704349B2 (en) * 2006-02-14 2014-04-22 Stats Chippac Ltd. Integrated circuit package system with exposed interconnects
US7714453B2 (en) * 2006-05-12 2010-05-11 Broadcom Corporation Interconnect structure and formation for package stacking of molded plastic area array package
US8581381B2 (en) * 2006-06-20 2013-11-12 Broadcom Corporation Integrated circuit (IC) package stacking and IC packages formed by same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101958261A (zh) * 2009-08-25 2011-01-26 日月光半导体制造股份有限公司 可堆栈式半导体封装结构
CN101958261B (zh) * 2009-08-25 2012-09-05 日月光半导体制造股份有限公司 半导体工艺及可堆栈式半导体封装结构
CN107222981A (zh) * 2013-05-20 2017-09-29 日月光半导体制造股份有限公司 电子模块的制造方法
CN107222981B (zh) * 2013-05-20 2019-07-02 日月光半导体制造股份有限公司 电子模块的制造方法
CN110663113A (zh) * 2017-07-28 2020-01-07 美光科技公司 经屏蔽的扇出型封装半导体装置及制造方法
US11158554B2 (en) 2017-07-28 2021-10-26 Micron Technology, Inc. Shielded fan-out packaged semiconductor device and method of manufacturing
US11742252B2 (en) 2017-07-28 2023-08-29 Micron Technology, Inc. Shielded fan-out packaged semiconductor device and method of manufacturing

Also Published As

Publication number Publication date
US20080128890A1 (en) 2008-06-05
CN101188226B (zh) 2011-04-20
US8866280B2 (en) 2014-10-21
US20090261470A1 (en) 2009-10-22
TW200824088A (en) 2008-06-01
US20140346654A1 (en) 2014-11-27
TWI373121B (en) 2012-09-21

Similar Documents

Publication Publication Date Title
CN101188226B (zh) 芯片封装结构及其制程
TWI697086B (zh) 晶片封裝結構及其製造方法
US6667546B2 (en) Ball grid array semiconductor package and substrate without power ring or ground ring
US5594275A (en) J-leaded semiconductor package having a plurality of stacked ball grid array packages
KR20170084174A (ko) 센싱칩 패키징 어셈블리 및 이를 포함하는 전자장치
US6242283B1 (en) Wafer level packaging process of semiconductor
CN109801894A (zh) 芯片封装结构和封装方法
CN101188230B (zh) 封装结构及其制造方法
CN105845585A (zh) 一种芯片封装方法及芯片封装结构
CN101770994A (zh) 具有金属突点的半导体封装基板
CN101183677A (zh) 封装结构及其封装结构的制造方法
CN108447829B (zh) 封装结构及其制法
CN109065515B (zh) 高导电低阻值的芯片封装结构及其制备方法
CN209374443U (zh) 芯片封装结构
CN211295098U (zh) 封装结构
CN210575938U (zh) 一种用于lga封装的基板结构
KR20010063236A (ko) 적층 패키지와 그 제조 방법
CN206789535U (zh) 一种电力电子器件的扇出型封装结构
TW201725656A (zh) 晶片封裝結構及其製作方法
CN216250730U (zh) 一种堆叠式芯片封装件
CN213401181U (zh) 一种芯片结构
CN100474581C (zh) 桥接形式的多芯片封装构造
CN101510519A (zh) 覆晶式四方扁平无引脚型态封装结构及其制程
CN105789072B (zh) 一种面阵列无引脚csp封装件及其制造方法
US20200243431A1 (en) Structure for packaging and method for manufacturing the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant