CN101088157A - 通过在分割期间或之后进行蚀刻来增强晶片强度 - Google Patents

通过在分割期间或之后进行蚀刻来增强晶片强度 Download PDF

Info

Publication number
CN101088157A
CN101088157A CNA2005800441751A CN200580044175A CN101088157A CN 101088157 A CN101088157 A CN 101088157A CN A2005800441751 A CNA2005800441751 A CN A2005800441751A CN 200580044175 A CN200580044175 A CN 200580044175A CN 101088157 A CN101088157 A CN 101088157A
Authority
CN
China
Prior art keywords
wafer
semiconductor crystal
crystal wafer
etched
etchant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800441751A
Other languages
English (en)
Other versions
CN101088157B (zh
Inventor
A·博伊尔
D·吉伦
K·邓恩
E·费尔南德斯戈麦斯
R·托夫尼斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Electro Scientific Industries Inc
Original Assignee
Xsil Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xsil Technology Ltd filed Critical Xsil Technology Ltd
Publication of CN101088157A publication Critical patent/CN101088157A/zh
Application granted granted Critical
Publication of CN101088157B publication Critical patent/CN101088157B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Dicing (AREA)
  • Weting (AREA)
  • Drying Of Semiconductors (AREA)
  • Polishing Bodies And Polishing Tools (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)

Abstract

将具有有源层的半导体晶圆11在有源层远离载体13的状态下固定到载体上，并从半导体晶圆的主表面开始，在载体上至少部分地分割该半导体晶圆。用自发性反应蚀刻剂140从该主表面开始在载体上蚀刻至少部分地被分割的半导体晶圆，以从由至少部分地被分割的半导体晶圆生成的晶片上去除足够的半导体材料，通过消除至少一些由于分割而造成的缺陷来改善晶片的抗挠抗弯强度。

Description

通过在分割期间或之后进行蚀刻来增强晶片强度
本发明涉及通过在分割半导体晶圆(wafer)期间或之后进行蚀刻来增强晶片(die)强度。
已知用自发性反应蚀刻剂对诸如硅的半导体进行蚀刻，对于半导体工业中使用的大部分覆盖层或封装层具有很高的蚀刻选择性。自发性反应蚀刻剂应被理解成，无需诸如电能、动能或热激发等的外部能源就能进行蚀刻的蚀刻剂。这样的蚀刻是放热的，使得在反应期间释放的能量比打开和重组反应物的原子间的键所用的能量更多。US9,498,074公开了一种分割半导体晶圆部分路线的方法，该方法通过利用从晶圆上侧面进行的锯刀(saw)、激光或掩蔽蚀刻，以形成至少与希望的晶片厚度一样深的槽，以从晶圆分开(singulate)。与上侧面相反的晶圆的背面被干蚀刻，例如，利用CF4的气压等离子蚀刻，经过露出各槽处的点，以从晶片的侧壁和底边和各角处去除损伤和合成应力，从而形成圆形的边缘和角。优选地，在挖槽之后使用诸如聚酰亚胺的保护层，以在晶片分开之后将晶片保持在一起，并且在蚀刻期间保护晶圆顶面上的电路避开流经各槽的蚀刻剂。
然而，为了从晶圆背面进行蚀刻，有必要在上表面挖槽之后将晶圆重新固定在例如涡流非接触卡盘(vortex non-contact chuck)中，以便能从已被挖槽的晶圆的背面蚀刻晶圆。
本发明的目的是至少改善现有技术中的上述缺点。
根据本发明的第一方面，提供了一种对具有有源层(active layer)的半导体晶圆进行分割的方法，包括以下步骤：在半导体晶圆的有源层远离载体的状态下，将半导体晶圆固定在载体上；从半导体晶圆主表面开始，至少部分地分割载体上的半导体晶圆，以形成至少部分被分割的半导体晶圆；和，从该主表面开始，用自发性反应蚀刻剂来蚀刻载体上的至少部分被分割的半导体晶圆，以从由至少部分地被分割的半导体晶圆产生的晶片上去除足够的半导体材料，以改善晶片的抗挠抗弯强度。
便利地，至少部分地分割半导体晶圆的步骤包括，完全贯穿半导体晶圆地对半导体晶圆进行分割；并且蚀刻半导体晶圆的步骤包括，蚀刻晶片的侧壁，而晶片的剩余部分由于晶片上的有源层部分的遮蔽而不受自发性反应蚀刻剂作用。
可替代地，至少部分地分割半导体晶圆的步骤包括，沿分割路线部分地分割半导体晶圆，以留下部分半导体材料跨接该分割路线；并且蚀刻半导体晶圆的步骤包括，对分割路线的侧壁进行蚀刻，并且将跨接分割路线的半导体材料部分蚀刻掉，以将晶片分离出来。
有利地，半导体晶圆是硅晶圆。
便利地，用自发性反应蚀刻剂进行蚀刻的步骤包括，用二氟化氙进行蚀刻。
优选地，用自发性反应蚀刻剂进行蚀刻的步骤包括，提供蚀刻腔和在蚀刻腔内蚀刻半导体晶圆。
有利地，在蚀刻腔内用自发性反应蚀刻剂进行蚀刻的步骤包括，周期性地向蚀刻腔供应自发性反应蚀刻剂，并在多个周期内将自发性反应蚀刻剂清除出蚀刻腔。
根据本发明的第二方面，提供了一种用于对具有有源层的半导体晶圆进行分割的分割设备，该分割设备包括：载体装置、激光或机械锯刀装置和蚀刻装置，其中载体装置上可固定半导体晶圆，半导体晶圆的固定状态是有源层远离载体；激光或机械锯刀装置被设置成，用于从半导体晶圆的主表面开始，至少部分地分割载体上的半导体晶圆；蚀刻装置被设置成，用自发性反应蚀刻剂，从该主表面开始，对载体上的至少部分被分割的半导体晶圆进行蚀刻，以从至少部分被分割的半导体晶圆所产生的晶片上去除足够的半导体材料，以改善晶片的抗挠抗弯强度。
便利地，分割设备被设置成用于分割硅晶圆。
有利地，蚀刻装置被设置成用二氟化氙来进行蚀刻。
优选地，分割设备进一步包括蚀刻腔，该蚀刻腔被设置成用于在蚀刻腔内蚀刻被固定在载体装置上的半导体晶圆。
优选地，蚀刻腔被设置成用于周期地向蚀刻腔供应自发性反应蚀刻剂，和在多个周期内清除蚀刻腔的自发性反应蚀刻剂。
以下将通过参考附图以举例的方式来描述本发明，在附图中：
图1是本发明第一实施例的示意性流程图，该实施例包括有源侧向上分割，之后进行自发性反应蚀刻；
图2是本发明第二实施例的示意性流程图，该实施例包括有源面向上的部分分割，之后进行通过自发性反应蚀刻来进行晶片释放；
图3是以成功率为纵坐标，而以晶片强度作为横坐标的曲线图，该曲线图是通过3点测试测量得到的关于根据本发明的激光切割控制晶圆和被蚀刻到各种程度的晶圆。
图4是以成功率为纵坐标，而以晶片强度作为横坐标的曲线图，该曲线图是通过3点测试测量得到的关于根据本发明的锯刀切割控制晶圆和被蚀刻到各种程度的晶圆。
图5是以成功率为纵坐标，而以晶片强度作为横坐标的曲线图，该曲线图是通过4点测试测量得到的关于根据本发明的激光切割控制晶圆和被蚀刻到各种程度的晶圆。
图6是以成功率为纵坐标，而以晶片强度作为横坐标的曲线图，该曲线图是通过4点测试测量得到的关于根据本发明的锯刀切割控制晶圆和被蚀刻到各种程度的晶圆。
图7示出了根据本发明的激光切割控制晶圆和被蚀刻到各种程度的激光切割晶圆的侧壁的显微照片；
图8是根据本发明的锯刀切割控制晶圆和被蚀刻到各种程度的锯刀切割晶圆的侧壁的显微照片。
在各附图中，相同的附图标记表示相同的部分。
参考图1和图2，标准分割带12和带框13上的硅晶圆11被固定在载体(未示出)上。使用激光或机械锯在载体上分割晶圆，以产生分割后的晶圆111。激光可以是二极管泵浦的固态激光、模式锁定激光或适合于机械加工半导体和其它材料的晶圆的任何其它激光。适合的激光波长可以在从红外到紫外的波长范围内选择。
分割后的晶圆111被放置在腔14中的载体上，腔14具有入口141和出口142。多次循环的二氟化氙(XeF2)或硅的任意其它自发性反应蚀刻剂，通过入口141被输入并通过出口142被清除，这种过程重复预定次循环并分别持续预定的时间。可替代地，蚀刻可以作为连续的处理被执行，但这已经被发现会在蚀刻速率和蚀刻剂的使用方面效率较低。然后，将晶片从带12上释放，并将晶片固定到晶片垫板15上或另一个晶片上，以形成固定后的晶片16。
参考图1，在本发明的第一实施例中，晶圆11的最上面具有有源层，分割晶圆11，随后对其进行自发性反应蚀刻。晶圆11被有源层面向上地固定到带12和带框13上的晶圆载体上，即，以有源层远离载体的状态。用载体上的机械分割锯或激光切割锯来分割晶圆，以形成有源侧向上的分割后的晶圆111。分割后的晶圆111被面向上地放置在蚀刻腔14中，并且硅的自发性反应蚀刻剂140通过入口141被输入到腔14中，以持续接触分割后的晶圆111预定长的时间段。蚀刻剂可以是，但不限于XeF2，或者可以是气体或者可以是液体。分割后的晶圆111被晶圆载体(未示出)保持在腔14中的位置，该晶圆载体可以由任意的弹性或非弹性材料制成，或者通过使用粘结层或者通过使用诸如物理的、电子的或真空夹具的机械装置，将晶圆保持在适当位置。晶圆载体可以是不透明的或是透光的。在蚀刻后，分离开的蚀刻后的晶片16从载体被取下，并被固定到晶片垫板15或另一个晶片上。在该实施例中，有源层起到了对自发性反应蚀刻剂的遮蔽作用，并且只有晶片的侧壁被蚀刻以去除一层硅。对侧壁的蚀刻改变了侧壁的物理特性，从而增强了平均晶片强度，如用三点或四点测试对破坏性进行的测量一样。
参考图2，在本发明的第二实施例中，最上面具有有源层的晶圆11的有源侧向上地被固定在晶圆载体17上的带12和带框13上。晶圆载体17可以由任意的透光的弹性或非弹性材料制成，该材料适合通过使用粘结层或者通过诸如机械的、电子的或真空夹具的机械装置，将晶圆保持在适当位置。用机械分割锯或激光切割锯，沿着分割路线18，将晶圆11进行部分地分割，以形成部分被分割的晶圆112。该部分被分割的晶圆112被面向上地放在蚀刻腔14中的载体17上，从而与硅的自发性反应蚀刻剂140相接触，直至蚀刻剂140已经蚀刻掉分割路线中的硅的剩余部分为止。蚀刻剂可以是，但不限于是，XeF2，并且可以是气体也可以是液体。同样由于侧壁的物理性质的改变，晶片强度也被增强，因为各晶片大致同时被分割，避免了任何应力的增加，而在传统分割晶圆过程中可能会发生应力增加。
本发明的处理提供了优于诸如化学或等离子蚀刻的其它蚀刻处理的优点，由于本发明的处理完全是一体的、干的、可控制的气体处理，使得不需要专门的化学湿处理，并且在封闭的处理系统中使用了干净、安全并且用户友好的材料，这使得本发明非常适于自动化。此外，由于自发性反应蚀刻可以与分割并行地执行，所以循环时间大约与分割处理时间量级相同，使得生产量不会受到限制。此外，本发明使用可兼容带的蚀刻处理，该处理同样兼容将来的晶圆固定，诸如，玻璃。另外，没有如现有技术中那样使用等离子，否则等离子的使用可能对敏感的电气设备带来电气损害。最后，本发明提供了价廉的处理，该处理由于利用激光切割而提供了成本比传统的分割处理更低的分割处理。
实例
十个直径为125mm厚度为180μm的硅晶圆被涂上标准的光刻胶。这些晶圆被分成如表1所示的两组，其中五个晶圆经过激光切割，五个晶圆经过机械锯的分割。
表1晶圆说明
  晶圆号码 分割处理 蚀刻深度(μm) 晶圆号码 分割处理 蚀刻深度(μm)
    1 激光     未蚀刻     6 锯切     未蚀刻
    2     2     7     2
    3     3     8     3
    4     4     9     4
    5     25     10     25
在分割之后，将各晶圆放置在腔中，并用XeF2蚀刻晶圆预定长的时间。在这段时间之后，将腔抽空并净化。这种蚀刻、抽空和净化循环被重复设定的次数，以去除预定厚度的硅。表2中给出了所使用的循环的数目。
表2蚀刻参数
    蚀刻深度(μm)     循环数目   每次循环的时间(sec)
    未蚀刻     --     --
    2μm     8     10
    3μm     12     10
    4μm     16     10
    25μm     100     10
在各晶圆已被蚀刻之后，使用3点和4点抗挠抗弯强度测试来测量每个晶圆的晶片强度。
表3中列出了激光切割的晶圆的3点晶片强度测试的结果，表4列出了锯切切割的晶圆而言的3点晶片强度测试的结果。图3中示出了激光切割晶圆的具有四个不同蚀刻深度的控制晶圆的成功率进行比较的相应曲线图，其中线31是关于未蚀刻的晶圆，线32是关于蚀刻深度为2μm的晶圆，线33是关于蚀刻深度为3μm的晶圆，线34是关于蚀刻深度为4μm的晶圆，线35是关于蚀刻深度为25μm的晶圆，并且，图4示出了锯刀切割晶圆的各相应曲线图，其中线41是关于未经蚀刻的晶圆，线42是关于蚀刻深度为2μm的晶圆，线43是关于蚀刻深度为3μm的晶圆，线44是关于蚀刻深度为4μm的晶圆，线45是关于蚀刻深度为25μm的晶圆。可以看到，对于激光切割和锯刀切割的晶圆而言，通过3点测试测量出的抗挠强度都通常随着蚀刻深度而增加。
表3激光切割晶圆3点晶片强度测试
Xise激光切割的晶圆的归一化的晶片强度(MPa)
控制晶圆     被蚀刻2μm     被蚀刻3μm     被蚀刻4μm     被蚀刻25μm
  平均值(MPa) 223 506 697 658 1381
  标准偏差(MPa) 83 178 162 131 417
  最大值(MPa) 404 799 1077 920 2279
  最小值(MPa) 100 221 446 403 663
  范围(MPa) 304 578 632 518 1616
  变动系数 0.37 0.35 0.23 0.20 0.30
表4锯刀切割晶圆3点晶片强度测试
机械锯刀切割的晶圆的归一化的晶片强度(MPa)
控制晶圆     被蚀刻2μm     被蚀刻3μm     被蚀刻4μm     被蚀刻25μm
  平均值(MPa) 861 1308 1585 1427 2148
  标准偏差(MPa) 181 593 623 457 601
  最大值(MPa) 1245 2250 2894 2119 3035
  最小值(MPa) 512 321 622 617 790
  范围(MPa) 733 1929 2272 1502 2246
  变动系数 0.21 0.45 0.39 0.32 0.28
表5和表6列出了4点晶片强度测试的结果。图5中示出了激光切割的晶圆的控制晶圆的成功率和四种不同蚀刻测试进行比较的相应曲线图，其中线51是关于未经蚀刻的晶圆，线52是关于蚀刻深度为2μm的晶圆，线53是关于蚀刻深度为3μm的晶圆，线54是关于蚀刻深度为4μm的晶圆，线55是关于蚀刻深度为25μm的晶圆，并且，图6示出了锯刀切割的晶圆的相应曲线图，其中线61是关于未蚀刻的晶圆，线62是关于蚀刻深度为2μm的晶圆，线63是关于蚀刻深度为3μm的晶圆，线64是关于蚀刻深度为4μm的晶圆。可以看到，对于激光切割和锯刀切割的晶圆而言，通过4点测试测量出的抗挠强度通常都随着蚀刻深度而增加。
表5激光切割晶圆4点晶片强度测试
Xise激光切割的晶圆的归一化的晶片强度(MPa)
  控制晶圆     被蚀刻2μm     被蚀刻3μm     被蚀刻4μm     被蚀刻25μm
  平均值(MPa) 194 394 551 574 770
  标准偏差(MPa) 23 81 109 101 155
  最大值(MPa) 234 588 743 762 1043
  最小值(MPa) 139 296 370 342 543
  范围(MPa) 95 291 373 419 500
  变动系数 0.12 0.20 0.20 0.18 0.20
表6锯刀切割晶圆  4点晶片强度测试
机械锯刀切割的晶圆的归一化的晶片强度(MPa)
 控制晶圆     被蚀刻2μm     被蚀刻3μm    被蚀刻4μm   被蚀刻25μm
  平均值(MPa) 680 716 843 868 --
  标准偏差(MPa) 137 425 399 357 --
  最大值(MPa) 863 1851 1608 1583 --
  最小值(MPa) 316 213 365 344 --
  范围(MPa) 547 1638 1244 1240 --
  变动系数 0.20 0.59 0.47 0.41 --
图7和图8分别示出了激光切割和锯刀切割的晶圆的SEM图像。图7(a)示出了x200放大倍数的激光切割的未蚀刻的晶片角，图7(b)示出了x800放大倍数的激光切割的未蚀刻的晶片侧壁，图7(c)示出了x250放大倍数的激光切割的并被蚀刻4μm的晶片角，图7(d)示出了x600放大倍数的激光切割的并被蚀刻4μm的晶片侧壁，图7(e)示出了x250放大倍数的激光切割的并被蚀刻25μm的晶片角，图7(f)示出了x700放大倍数的激光切割的并被蚀刻25μm的晶片侧壁。图8(a)示出了x400放大倍数的锯刀切割的未蚀刻的晶片角，图8(b)示出了x300放大倍数的锯刀切割的未蚀刻的侧壁，图8(c)示出了x300放大倍数的锯刀切割的并被蚀刻4μm的晶片角，图8(d)示出了x300放大倍数的被无抗蚀剂地蚀刻4μm的锯刀切割的侧壁，图8(e)示出了x500放大倍数的锯刀切割的并被蚀刻25μm的晶片角，图8(f)示出了x300放大倍数的锯刀切割的并被蚀刻25μm的晶片侧壁。
对于3点和4点测试这二者而言，都可以看到，对于锯刀切割和激光切割的晶片，平均看来蚀刻后的晶片具有比未蚀刻的晶片更高的抗挠强度，并且抗挠强度随着蚀刻(蚀刻范围为2μm到25μm)的深度的而增强。
尽管本发明已被描述为与硅和二氟化氙有关，但可以理解，可以对硅或另一种半导体使用如卤化物或氢化物等的任意一种适当的液体或气体自发性反应蚀刻剂，例如，F2，Cl2，HCl或HBr。

Claims (12)

1.一种对具有有源层的半导体晶圆(11)进行分割的方法，包括以下步骤：
a.将所述半导体晶圆固定在载体(13)上，使所述有源层远离所述载体；
b.从所述半导体晶圆的主表面开始，至少部分地分割所述载体上的所述半导体晶圆，以形成至少部分被分割的半导体晶圆(111)；和
c.用自发性反应蚀刻剂(140)，从所述主表面开始，对所述载体上的所述至少部分被分割的半导体晶圆进行蚀刻，以从所述至少部分地被分割的半导体晶圆所生成的晶片(16)上去除足够的半导体材料，以改善所述晶片的抗挠抗弯强度。
2.如权利要求1所述的方法，其中，所述至少部分地分割所述半导体晶圆的步骤包括，完全贯穿所述半导体晶圆地分割所述半导体晶圆；并且，所述蚀刻所述半导体晶圆的步骤包括，蚀刻所述晶片的侧壁，所述晶片的剩余部分由所述晶片上的所述有源层部分遮蔽，从而不受到所述自发性反应蚀刻剂的作用。
3.如权利要求1所述的方法，其中，所述至少部分地分割所述半导体晶圆的步骤包括，沿分割路线(18)部分地分割所述半导体晶圆，留下跨接所述分割路线的半导体材料部分；并且，所述蚀刻所述半导体晶圆的步骤包括，蚀刻所述分割路线的侧壁并蚀刻掉跨接所述分割路线的所述半导体材料部分，以分离出所述晶片。
4.如以上权利要求中任一项所述的方法，其中，所述半导体晶圆是硅晶圆。
5.如以上权利要求中任一项所述的方法，其中，所述用自发性反应蚀刻剂进行蚀刻的步骤包括，用二氟化氙进行蚀刻。
6.如以上权利要求中任一项所述的方法，其中，所述用自发性反应蚀刻剂进行蚀刻的步骤包括，提供蚀刻腔(14)，并在所述蚀刻腔内蚀刻所述半导体晶圆。
7.如权利要求6所述的方法，其中，所述在所述蚀刻腔内用自发性反应蚀刻剂进行蚀刻的步骤包括，周期性地向所述蚀刻腔供应自发性反应蚀刻剂，和在多个周期内清除所述蚀刻腔中的自发性反应蚀刻剂。
8.一种用于对具有有源层的半导体晶圆(11)进行分割的分割设备，包括：
a.载体装置(13)，所述半导体晶圆在所述有源层远离所述载体的状态下固定到所述载体装置上；
b.激光或机械锯刀装置，其被设置成用于从所述半导体晶圆的主表面开始，至少部分地分割所述载体上的所述半导体晶圆，以形成至少部分地被分割的半导体晶圆；和
c.蚀刻装置，其被设置成用自发性反应蚀刻剂(140)从所述主表面开始对所述载体上的所述至少部分地被分割的半导体晶圆进行蚀刻，以从所述至少部分地被分割的半导体晶圆所生成的晶片(16)上去除足够的半导体材料，从而改善所述晶片的抗挠抗弯强度。
9.如权利要求8所述的分割设备，其中，所述分割设备被设置成分割硅晶圆。
10.如权利要求8或9所述的分割设备，其中，所述蚀刻装置被设置成用二氟化氙进行蚀刻。
11.如权利要求8至10中任一项所述的分割设备，其中，所述分割设备进一步包括蚀刻腔(14)，所述蚀刻腔被设置成用于在所述蚀刻腔内对固定在所述载体装置上的所述半导体晶圆进行蚀刻。
12.如权利要求8至10中任一项所述的分割设备，其中，所述蚀刻腔被设置成周期性地向所述蚀刻腔供应自发性反应蚀刻剂，并在多个周期内清除所述蚀刻腔中的自发性反应蚀刻剂。
CN2005800441751A 2004-11-01 2005-11-01 通过在分割期间或之后进行蚀刻来增强晶片强度 Expired - Fee Related CN101088157B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB0424195A GB2420443B (en) 2004-11-01 2004-11-01 Increasing die strength by etching during or after dicing
GB0424195.6 2004-11-01
PCT/EP2005/011671 WO2006048230A1 (en) 2004-11-01 2005-11-01 Increasing die strength by etching during or after dicing

Publications (2)

Publication Number Publication Date
CN101088157A true CN101088157A (zh) 2007-12-12
CN101088157B CN101088157B (zh) 2010-06-23

Family

ID=33515886

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800441751A Expired - Fee Related CN101088157B (zh) 2004-11-01 2005-11-01 通过在分割期间或之后进行蚀刻来增强晶片强度

Country Status (9)

Country Link
US (1) US20090191690A1 (zh)
EP (1) EP1825507B1 (zh)
JP (2) JP4690417B2 (zh)
KR (1) KR20070051360A (zh)
CN (1) CN101088157B (zh)
AT (1) ATE526681T1 (zh)
GB (1) GB2420443B (zh)
TW (1) TWI278032B (zh)
WO (1) WO2006048230A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103703554A (zh) * 2011-06-24 2014-04-02 伊雷克托科学工业股份有限公司 在裁切晶粒附着膜或其它材料层之前，蚀刻激光切割半导体
CN108630599A (zh) * 2017-03-22 2018-10-09 东莞新科技术研究开发有限公司 芯片的形成方法
WO2019019763A1 (zh) * 2017-07-27 2019-01-31 厦门市三安集成电路有限公司 一种化合物半导体器件的背面制程方法
CN110064849A (zh) * 2018-01-23 2019-07-30 株式会社迪思科 被加工物的加工方法、蚀刻装置和激光加工装置

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101037142B1 (ko) * 2002-04-19 2011-05-26 일렉트로 사이언티픽 인더스트리즈, 아이엔씨 펄스 레이저를 이용한 기판의 프로그램 제어 다이싱
JP2008159985A (ja) * 2006-12-26 2008-07-10 Matsushita Electric Ind Co Ltd 半導体チップの製造方法
JP2009111147A (ja) * 2007-10-30 2009-05-21 Denso Corp 半導体チップ及びその製造方法
GB2458475B (en) * 2008-03-18 2011-10-26 Xsil Technology Ltd Processing of multilayer semiconductor wafers
GB2459302A (en) * 2008-04-18 2009-10-21 Xsil Technology Ltd A method of dicing wafers to give high die strength
GB2459301B (en) * 2008-04-18 2011-09-14 Xsil Technology Ltd A method of dicing wafers to give high die strength
KR101140369B1 (ko) * 2010-03-26 2012-05-03 최선규 이플루오르화크세논을 이용한 기판 가공장치 및 다이싱 방법
US8071429B1 (en) 2010-11-24 2011-12-06 Omnivision Technologies, Inc. Wafer dicing using scribe line etch
US8666530B2 (en) 2010-12-16 2014-03-04 Electro Scientific Industries, Inc. Silicon etching control method and system
US8361828B1 (en) * 2011-08-31 2013-01-29 Alta Devices, Inc. Aligned frontside backside laser dicing of semiconductor films
US8399281B1 (en) * 2011-08-31 2013-03-19 Alta Devices, Inc. Two beam backside laser dicing of semiconductor films
US8536025B2 (en) * 2011-12-12 2013-09-17 International Business Machines Corporation Resized wafer with a negative photoresist ring and design structures thereof
US8952413B2 (en) 2012-03-08 2015-02-10 Micron Technology, Inc. Etched trenches in bond materials for die singulation, and associated systems and methods
US9034733B2 (en) 2012-08-20 2015-05-19 Semiconductor Components Industries, Llc Semiconductor die singulation method
US8664089B1 (en) * 2012-08-20 2014-03-04 Semiconductor Components Industries, Llc Semiconductor die singulation method
JP6166034B2 (ja) * 2012-11-22 2017-07-19 株式会社ディスコ ウエーハの加工方法
US8980726B2 (en) * 2013-01-25 2015-03-17 Applied Materials, Inc. Substrate dicing by laser ablation and plasma etch damage removal for ultra-thin wafers
WO2014126559A1 (en) 2013-02-13 2014-08-21 Hewlett-Packard Development Company, L.P. Fluid ejection device
US9472458B2 (en) 2014-06-04 2016-10-18 Semiconductor Components Industries, Llc Method of reducing residual contamination in singulated semiconductor die
JP6282194B2 (ja) * 2014-07-30 2018-02-21 株式会社ディスコ ウェーハの加工方法
US9601437B2 (en) 2014-09-09 2017-03-21 Nxp B.V. Plasma etching and stealth dicing laser process
US9337098B1 (en) 2015-08-14 2016-05-10 Semiconductor Components Industries, Llc Semiconductor die back layer separation method
JP6587911B2 (ja) * 2015-11-16 2019-10-09 株式会社ディスコ ウエーハの分割方法
US10373869B2 (en) 2017-05-24 2019-08-06 Semiconductor Components Industries, Llc Method of separating a back layer on a substrate using exposure to reduced temperature and related apparatus
US10916474B2 (en) 2018-06-25 2021-02-09 Semiconductor Components Industries, Llc Method of reducing residual contamination in singulated semiconductor die
JP7109862B2 (ja) * 2018-07-10 2022-08-01 株式会社ディスコ 半導体ウェーハの加工方法
US11217550B2 (en) 2018-07-24 2022-01-04 Xilinx, Inc. Chip package assembly with enhanced interconnects and method for fabricating the same
JP7296835B2 (ja) * 2019-09-19 2023-06-23 株式会社ディスコ ウェーハの処理方法、及び、チップ測定装置

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4190488A (en) * 1978-08-21 1980-02-26 International Business Machines Corporation Etching method using noble gas halides
JPS56103447A (en) * 1980-01-22 1981-08-18 Toshiba Corp Dicing method of semiconductor wafer
US4355457A (en) * 1980-10-29 1982-10-26 Rca Corporation Method of forming a mesa in a semiconductor device with subsequent separation into individual devices
US4478677A (en) * 1983-12-22 1984-10-23 International Business Machines Corporation Laser induced dry etching of vias in glass with non-contact masking
JPH02305450A (ja) * 1989-05-19 1990-12-19 Mitsubishi Electric Corp 加速度センサの製造方法
JPH03183153A (ja) * 1989-12-12 1991-08-09 Fujitsu Ltd 半導体装置の製造方法
JPH07201784A (ja) * 1994-01-07 1995-08-04 Fujitsu Ltd 半導体装置の製造方法
JPH07273068A (ja) * 1994-03-30 1995-10-20 Nec Kansai Ltd ダイシング装置
US6498074B2 (en) * 1996-10-29 2002-12-24 Tru-Si Technologies, Inc. Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners
GB2320615B (en) * 1996-12-19 2001-06-20 Lintec Corp Process for producing a chip and pressure sensitive adhesive sheet for said process
AU6037698A (en) * 1997-01-22 1998-08-07 California Institute Of Technology Gas phase silicon etching with bromine trifluoride
JP2000091274A (ja) * 1998-09-17 2000-03-31 Hitachi Ltd 半導体チップの形成方法およびそれを用いた半導体装置の製造方法
JP2000114204A (ja) * 1998-10-01 2000-04-21 Mitsubishi Electric Corp ウエハシート及びこれを用いた半導体装置の製造方法並びに半導体製造装置
US6413839B1 (en) * 1998-10-23 2002-07-02 Emcore Corporation Semiconductor device separation using a patterned laser projection
JP3447602B2 (ja) * 1999-02-05 2003-09-16 シャープ株式会社 半導体装置の製造方法
DE19919471A1 (de) * 1999-04-29 2000-11-09 Bosch Gmbh Robert Verfahren zur Beseitigung von Defekten von Siliziumkörpern durch selektive Ätzung
US6420245B1 (en) * 1999-06-08 2002-07-16 Kulicke & Soffa Investments, Inc. Method for singulating semiconductor wafers
US6290864B1 (en) * 1999-10-26 2001-09-18 Reflectivity, Inc. Fluoride gas etching of silicon with improved selectivity
CN100400215C (zh) * 2000-10-26 2008-07-09 埃克赛尔技术有限公司 激光加工的控制方法
US6465344B1 (en) * 2001-03-09 2002-10-15 Indigo Systems Corporation Crystal thinning method for improved yield and reliability
US6642127B2 (en) * 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
JP2003197569A (ja) 2001-12-28 2003-07-11 Disco Abrasive Syst Ltd 半導体チップの製造方法
US20040137700A1 (en) * 2002-02-25 2004-07-15 Kazuma Sekiya Method for dividing semiconductor wafer
US7105103B2 (en) * 2002-03-11 2006-09-12 Becton, Dickinson And Company System and method for the manufacture of surgical blades
KR101037142B1 (ko) * 2002-04-19 2011-05-26 일렉트로 사이언티픽 인더스트리즈, 아이엔씨 펄스 레이저를 이용한 기판의 프로그램 제어 다이싱
US6817776B2 (en) * 2002-11-19 2004-11-16 International Business Machines Corporation Method of bonding optical fibers and optical fiber assembly
TWI238444B (en) * 2002-12-10 2005-08-21 Seiko Epson Corp Method for manufacturing optoelectronic device, optoelectronic device and electronic machine
JP4474834B2 (ja) * 2003-02-27 2010-06-09 セイコーエプソン株式会社 半導体チップの製造方法
GB2399311B (en) * 2003-03-04 2005-06-15 Xsil Technology Ltd Laser machining using an active assist gas
US7087452B2 (en) * 2003-04-22 2006-08-08 Intel Corporation Edge arrangements for integrated circuit chips
JP3743890B2 (ja) * 2004-03-27 2006-02-08 通朗 伊藤 収容袋巻装体
US7265034B2 (en) * 2005-02-18 2007-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting integrated circuit chips from wafer by ablating with laser and cutting with saw blade
WO2007025039A2 (en) * 2005-08-23 2007-03-01 Xactix, Inc. Pulsed etching cooling

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103703554A (zh) * 2011-06-24 2014-04-02 伊雷克托科学工业股份有限公司 在裁切晶粒附着膜或其它材料层之前，蚀刻激光切割半导体
CN108630599A (zh) * 2017-03-22 2018-10-09 东莞新科技术研究开发有限公司 芯片的形成方法
WO2019019763A1 (zh) * 2017-07-27 2019-01-31 厦门市三安集成电路有限公司 一种化合物半导体器件的背面制程方法
CN110064849A (zh) * 2018-01-23 2019-07-30 株式会社迪思科 被加工物的加工方法、蚀刻装置和激光加工装置
CN110064849B (zh) * 2018-01-23 2023-01-13 株式会社迪思科 被加工物的加工方法、蚀刻装置和激光加工装置

Also Published As

Publication number Publication date
KR20070051360A (ko) 2007-05-17
JP2010147488A (ja) 2010-07-01
JP2008518450A (ja) 2008-05-29
GB2420443B (en) 2009-09-16
EP1825507A1 (en) 2007-08-29
ATE526681T1 (de) 2011-10-15
GB0424195D0 (en) 2004-12-01
GB2420443A (en) 2006-05-24
TW200625435A (en) 2006-07-16
WO2006048230A1 (en) 2006-05-11
TWI278032B (en) 2007-04-01
EP1825507B1 (en) 2011-09-28
US20090191690A1 (en) 2009-07-30
CN101088157B (zh) 2010-06-23
JP4690417B2 (ja) 2011-06-01

Similar Documents

Publication Publication Date Title
CN101088157B (zh) 通过在分割期间或之后进行蚀刻来增强晶片强度
US7923351B2 (en) Manufacturing method of semiconductor devices
US9564366B2 (en) Method and apparatus for plasma dicing a semi-conductor wafer
JP6509744B2 (ja) フィルムフレームウェハアプリケーションのためのエッチングチャンバシールドリングを用いたレーザ・プラズマエッチングウェハダイシング
EP2956959B1 (en) Method for plasma dicing a semi-conductor wafer
JP6931135B1 (ja) ダイ付着フィルムをダイシングする方法
TW201601243A (zh) 切割晶圓背側上具有焊料凸塊的晶圓
US20030176069A1 (en) Plasma processing apparatus and plasma processing method
JP6998545B2 (ja) 素子チップの製造方法
CN109979879B (zh) 半导体芯片制造方法
JP7382578B2 (ja) プラズマ処理方法および素子チップの製造方法
JP6546507B2 (ja) デバイスの製造方法
Johnston et al. Defect-free dicing for higher device reliability
WO2009127740A1 (en) A method of dicing wafers to give high die strength
JP2022082361A (ja) 素子チップの製造方法、およびプラズマ処理方法
CN114267637A (zh) 晶片的加工方法
JP2020194917A (ja) 素子チップの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: IRITALK SCIENCE AND TECHNOLOGY INDUSTRIAL STOCK CO

Free format text: FORMER OWNER: XSIL TECHNOLOGY CO., LTD.

Effective date: 20091120

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20091120

Address after: oregon

Applicant after: Electro Scient Ind Inc.

Address before: Dublin, Ireland

Applicant before: XSIL Technology Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100623

Termination date: 20171101

CF01 Termination of patent right due to non-payment of annual fee