JPH02305450A - 加速度センサの製造方法 - Google Patents
加速度センサの製造方法Info
- Publication number
- JPH02305450A JPH02305450A JP1127115A JP12711589A JPH02305450A JP H02305450 A JPH02305450 A JP H02305450A JP 1127115 A JP1127115 A JP 1127115A JP 12711589 A JP12711589 A JP 12711589A JP H02305450 A JPH02305450 A JP H02305450A
- Authority
- JP
- Japan
- Prior art keywords
- acceleration sensor
- silicon substrate
- substrate
- diaphragm
- grooves
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001133 acceleration Effects 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 19
- 239000010703 silicon Substances 0.000 claims abstract description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 abstract description 8
- 238000007796 conventional method Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
Landscapes
- Dicing (AREA)
- Pressure Sensors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、加速度センサの製造方法に関する。
第３図は単品化された加速度センサを示す外観斜視図で
あって、この加速度センサ１には、その裏面側をエツチ
ングで掘穿して形成されたダイヤフラム用凹部２によっ
て薄肉化されたダイヤフラム３が形成される一方、この
ダイヤフラム３の表面側には複数のゲージ抵抗４．・・
・が形成されている。そこで、この加速度センサ１では
、加速度が力１１わることによってダイヤフラム３が歪
むと、この歪がゲージ抵抗４．・・・で電気信号に変換
されて検出されることになる。
あって、この加速度センサ１には、その裏面側をエツチ
ングで掘穿して形成されたダイヤフラム用凹部２によっ
て薄肉化されたダイヤフラム３が形成される一方、この
ダイヤフラム３の表面側には複数のゲージ抵抗４．・・
・が形成されている。そこで、この加速度センサ１では
、加速度が力１１わることによってダイヤフラム３が歪
むと、この歪がゲージ抵抗４．・・・で電気信号に変換
されて検出されることになる。
そして、この加速度センサ１は、多数の加速度センサと
なる素子領域が設定されたシリコン基板をダイシング・
ソー（いずれも図示していない）で各別に分割して単品
化することによって製造されている。
なる素子領域が設定されたシリコン基板をダイシング・
ソー（いずれも図示していない）で各別に分割して単品
化することによって製造されている。
ところで、前記従来の製造方法においては、ダイシング
・ソーを用いてシリコン基板を分割することから、ダイ
シング・ソーによって切り離された加速度センサｌの側
面１ａ（第３図では、斜線を施した面）、特に、ダイヤ
フラム３の側面３ａにはダイシングに伴う微細なりラッ
クや欠けが発生してしまうという不都合があった。
・ソーを用いてシリコン基板を分割することから、ダイ
シング・ソーによって切り離された加速度センサｌの側
面１ａ（第３図では、斜線を施した面）、特に、ダイヤ
フラム３の側面３ａにはダイシングに伴う微細なりラッ
クや欠けが発生してしまうという不都合があった。
この発明は、このような不都合を解消すべく創案された
ものであって、ダイヤフラムの側面におけるクラックな
どの発生を確実に防止することが可能な加速度センサの
製造方法を提供することを目的としている。
ものであって、ダイヤフラムの側面におけるクラックな
どの発生を確実に防止することが可能な加速度センサの
製造方法を提供することを目的としている。
この発明に係る加速度センサの製造方法は、加速度セン
サとなる素子領域が設定されたシリコン基板の裏面側に
ダイシング・ソーを用いて所定深さの素子分割用溝を形
成したのち、前記シリコン基板の裏面側をエツチングし
て前記素子領域内にダイヤフラム用凹部を形成すると同
時に、前記素子分割用溝の底部を前記シリコン基板の表
面側に至るまで除去して前記素子領域を各別に分割する
ことを特徴とするものである。
サとなる素子領域が設定されたシリコン基板の裏面側に
ダイシング・ソーを用いて所定深さの素子分割用溝を形
成したのち、前記シリコン基板の裏面側をエツチングし
て前記素子領域内にダイヤフラム用凹部を形成すると同
時に、前記素子分割用溝の底部を前記シリコン基板の表
面側に至るまで除去して前記素子領域を各別に分割する
ことを特徴とするものである。
上記方法によれば、シリコン基板の裏面側に所定深さの
素子分割用溝を形成したのち、この素子分割用溝の底部
をエツチングで除去することによって素子領域を各別に
分割するので、エツチングで切り離された加速度センサ
におけるダイヤフラムの側面にはグイソングに伴うクラ
ックなどが発生することがなくなる。
素子分割用溝を形成したのち、この素子分割用溝の底部
をエツチングで除去することによって素子領域を各別に
分割するので、エツチングで切り離された加速度センサ
におけるダイヤフラムの側面にはグイソングに伴うクラ
ックなどが発生することがなくなる。
以下、この発明に係る加速度センサの製造方法を、その
手順を示す図面に基づいて説明する。
手順を示す図面に基づいて説明する。
第１図はシリコン基板をその裏面側から見た外観斜視図
、第２図は単品化された加速度センサをその表面側から
見た外観斜視図である。なお、本発明方法によって製造
された加速度センサそのものの概略構成は、従来例と基
本的に異ならないので、第２図において第３図と互いに
同一もしくは相当する部分には同一符号を付している。
、第２図は単品化された加速度センサをその表面側から
見た外観斜視図である。なお、本発明方法によって製造
された加速度センサそのものの概略構成は、従来例と基
本的に異ならないので、第２図において第３図と互いに
同一もしくは相当する部分には同一符号を付している。
本発明方法においては、第１図で示すように、加速度セ
ンサとなる多数の素子領域５．・・・が設定されたシリ
コン基板Ｗを用意したうえ、まず、ダイソング・ソー（
図示していない）を用いることにより、シリコン基板Ｗ
の裏面側に所定深さの素子分割用溝６．・・・を縦横方
向に沿って形成する。
ンサとなる多数の素子領域５．・・・が設定されたシリ
コン基板Ｗを用意したうえ、まず、ダイソング・ソー（
図示していない）を用いることにより、シリコン基板Ｗ
の裏面側に所定深さの素子分割用溝６．・・・を縦横方
向に沿って形成する。
なお、これらの素子分割用溝６．・・・の深さはシリコ
ン基板Ｗの厚みと後述するダイヤフラム用凹部２の深さ
との寸法によって設定されており、例えば、第２図で示
すように、シリコン基板Ｗの厚みがＴ、凹部２の深さが
Ａとした場合における各素子分割用溝６の深さＢはＴ−
Ａよりも大きく、Ａよりも小さくなるように設定されて
いる。
ン基板Ｗの厚みと後述するダイヤフラム用凹部２の深さ
との寸法によって設定されており、例えば、第２図で示
すように、シリコン基板Ｗの厚みがＴ、凹部２の深さが
Ａとした場合における各素子分割用溝６の深さＢはＴ−
Ａよりも大きく、Ａよりも小さくなるように設定されて
いる。
つぎに、このシリコン基板Ｗの裏面側をエツチングで掘
穿することにより、各素子領域５内にダイヤフラム用凹
部２を形成すると同時に、ダイシング・ソーを用いて形
成された各素子分割用溝６の底部をシリコン基板Ｗの表
面側に至るまで、すなわち、上述したＡ（＝Ｔ−Ｂ ）
の範囲にわたって除去する。すると、これらの底部の除
去に伴ってシリコン基板Ｗに設定されていた素子領域５
゜・・・のそれぞれが各別に分割されることになり、第
２図で示すように、各素子領域５が互いに切り離されて
単品化された多数の加速度センサｌ、・・・が得られる
ことになる。なお、この第２図で示す加速度センサ１に
おける側面１ａの斜線部はダイシング・ソーによる素子
分割用溝６の形成範囲を示している。
穿することにより、各素子領域５内にダイヤフラム用凹
部２を形成すると同時に、ダイシング・ソーを用いて形
成された各素子分割用溝６の底部をシリコン基板Ｗの表
面側に至るまで、すなわち、上述したＡ（＝Ｔ−Ｂ ）
の範囲にわたって除去する。すると、これらの底部の除
去に伴ってシリコン基板Ｗに設定されていた素子領域５
゜・・・のそれぞれが各別に分割されることになり、第
２図で示すように、各素子領域５が互いに切り離されて
単品化された多数の加速度センサｌ、・・・が得られる
ことになる。なお、この第２図で示す加速度センサ１に
おける側面１ａの斜線部はダイシング・ソーによる素子
分割用溝６の形成範囲を示している。
以上説明したように、本発明に係る加速度センサの製造
方法によれば、加速度センサの最終的な分割があらかじ
めダイシング・ソーを用いて形成された素子分割用溝の
底部をエツチングすることによって行われる。その結果
、エツチングで切り離されて単品化された加速度センサ
におけるダイヤフラムの側面には、従来例のようなダイ
シング・ソーを用いて切り離した際のクラックや欠けが
発生することはなくなり、これらの不都合が確実に防止
できるという効果が得られる。
方法によれば、加速度センサの最終的な分割があらかじ
めダイシング・ソーを用いて形成された素子分割用溝の
底部をエツチングすることによって行われる。その結果
、エツチングで切り離されて単品化された加速度センサ
におけるダイヤフラムの側面には、従来例のようなダイ
シング・ソーを用いて切り離した際のクラックや欠けが
発生することはなくなり、これらの不都合が確実に防止
できるという効果が得られる。
第１図及び第２図は本発明に係る加速度センサの製造方
法の手順を示しており、第１図はシリコン基板をその裏
面側から見た外観斜視図、第２図は加速度センサをその
表面側から見た外観斜視図である。また、第３図は従来
方法によって分割された加速度センサをその表面側から
見た外観斜視図である。 図における符号１は加速度センサ、２は凹部（ダイヤフ
ラム用凹部）、３はダイヤフラム、５は素子領域、６は
素子分割用溝、Ｗはシリコン基板である。 なお、図中の同一符号は、互いに同一もしくは相当する
部品、部分を示している。
法の手順を示しており、第１図はシリコン基板をその裏
面側から見た外観斜視図、第２図は加速度センサをその
表面側から見た外観斜視図である。また、第３図は従来
方法によって分割された加速度センサをその表面側から
見た外観斜視図である。 図における符号１は加速度センサ、２は凹部（ダイヤフ
ラム用凹部）、３はダイヤフラム、５は素子領域、６は
素子分割用溝、Ｗはシリコン基板である。 なお、図中の同一符号は、互いに同一もしくは相当する
部品、部分を示している。
Claims (1)
- （１）加速度センサとなる素子領域が設定されたシリ
コン基板の裏面側にダイシング・ソーを用いて所定深さ
の素子分割用溝を形成したのち、 前記シリコン基板の裏面側をエッチングして前記素子領
域内にダイヤフラム用凹部を形成すると同時に、前記素
子分割用溝の底部を前記シリコン基板の表面側に至るま
で除去して前記素子領域を各別に分割することを特徴と
する加速度センサの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1127115A JPH02305450A (ja) | 1989-05-19 | 1989-05-19 | 加速度センサの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1127115A JPH02305450A (ja) | 1989-05-19 | 1989-05-19 | 加速度センサの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02305450A true JPH02305450A (ja) | 1990-12-19 |
Family
ID=14951981
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1127115A Pending JPH02305450A (ja) | 1989-05-19 | 1989-05-19 | 加速度センサの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02305450A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5998234A (en) * | 1996-03-29 | 1999-12-07 | Denso Corporation | Method of producing semiconductor device by dicing |
| GB2420443A (en) * | 2004-11-01 | 2006-05-24 | Xsil Technology Ltd | Dicing semiconductor wafers |
| US7629228B2 (en) | 2004-08-02 | 2009-12-08 | Panasonic Corporation | Manufacturing method for semiconductor devices, and formation apparatus for semiconductor wafer dicing masks |
-
1989
- 1989-05-19 JP JP1127115A patent/JPH02305450A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5998234A (en) * | 1996-03-29 | 1999-12-07 | Denso Corporation | Method of producing semiconductor device by dicing |
| US7629228B2 (en) | 2004-08-02 | 2009-12-08 | Panasonic Corporation | Manufacturing method for semiconductor devices, and formation apparatus for semiconductor wafer dicing masks |
| GB2420443A (en) * | 2004-11-01 | 2006-05-24 | Xsil Technology Ltd | Dicing semiconductor wafers |
| GB2420443B (en) * | 2004-11-01 | 2009-09-16 | Xsil Technology Ltd | Increasing die strength by etching during or after dicing |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5000817A (en) | Batch method of making miniature structures assembled in wafer form | |
| CN100499072C (zh) | 晶片分割方法 | |
| US5196378A (en) | Method of fabricating an integrated circuit having active regions near a die edge | |
| US4732647A (en) | Batch method of making miniature capacitive force transducers assembled in wafer form | |
| JP2003517946A (ja) | 微細機械構造の製造方法 | |
| JP4951632B2 (ja) | 集積回路を製造する方法 | |
| JP2003188296A (ja) | 半導体装置の製造方法 | |
| US5355569A (en) | Method of making sensor | |
| JPH02305450A (ja) | 加速度センサの製造方法 | |
| JP2007303928A (ja) | 加速度センサ及びその製造方法 | |
| JPH09312809A (ja) | Ｃｃｄチップ及び該ｃｃｄチップの形成方法 | |
| JP3584539B2 (ja) | ガラス付き半導体ウエハの切断方法 | |
| JP2681144B2 (ja) | 半導体装置用リードフレーム | |
| JP2004363517A (ja) | 半導体ウェハのチップ化方法 | |
| JP2574889B2 (ja) | 半導体加速度センサの製造方法 | |
| JPH05340957A (ja) | 半導体センサの製造方法および半導体センサ | |
| US6838385B2 (en) | Method for manufacturing electric capacitance type acceleration sensor | |
| JPH0371654A (ja) | チップ分離方法 | |
| JP6996459B2 (ja) | 物理量検出センサの製造方法、物理量検出センサ | |
| JPH0831608B2 (ja) | 半導体圧力センサの製造方法 | |
| JPH0442949A (ja) | ダイシングスリット付き半導体装置 | |
| JPH0281477A (ja) | 半導体加速度センサ及びその製造方法 | |
| JPH06216244A (ja) | ウェハー分離方法 | |
| JPH02132843A (ja) | 半導体圧力センサ用ウェハの切断方法 | |
| JPH0496280A (ja) | 半導体加速度センサの製造方法 |