CN101056501B - 电路基板及电路基板的制造方法 - Google Patents

电路基板及电路基板的制造方法 Download PDF

Info

Publication number
CN101056501B
CN101056501B CN2007101016238A CN200710101623A CN101056501B CN 101056501 B CN101056501 B CN 101056501B CN 2007101016238 A CN2007101016238 A CN 2007101016238A CN 200710101623 A CN200710101623 A CN 200710101623A CN 101056501 B CN101056501 B CN 101056501B
Authority
CN
China
Prior art keywords
mentioned
hole
glass fibre
circuit substrate
core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101016238A
Other languages
English (en)
Other versions
CN101056501A (zh
Inventor
村井诚
臼井良辅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN101056501A publication Critical patent/CN101056501A/zh
Application granted granted Critical
Publication of CN101056501B publication Critical patent/CN101056501B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275—Fibers and reinforcement materials
    • H05K2201/029—Woven fibrous reinforcement or textile
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/065—Binding insulating layers without adhesive, e.g. by local heating or welding, before lamination of the whole PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing

Abstract

本发明提供一种电路基板及电路基板的制造方法，抑制由从通路的侧壁突出的玻璃纤维等芯材的影响而引起的通孔内镀层的形成异常、谋求通路的连接可靠性的提高。由热固化树脂形成并埋入有玻璃纤维(40)的绝缘层(30)被设置在第1布线层(20)和第2布线层(22)之间。从通孔(60)的不同部位的侧壁向通孔(60)侧突出的玻璃纤维(40)在彼此接合的状态下，被埋入到覆盖通孔(60)的侧壁的通路导体(50)中。

Description

电路基板及电路基板的制造方法
技术领域
本发明涉及一种可搭载电子零件的电路基板。更具体地，本发明涉及一种通过通路导体将布线层间电连接的电路基板。
背景技术
安装有半导体元件等电子零件的电路基板随着电路装置的高密度化而正在谋求多层化。通常，电路基板中的布线层间通过绝缘层而电绝缘，在规定位置处通过贯通绝缘层的通路导体进行电连接。
更具体地，当使用在玻璃纤维中含浸有环氧树脂的玻璃环氧树脂基材制作高密度的多层印刷电路基板时，可使用CO2激光进行盲孔的加工。专利文献1公开了形成有通孔的电路基板的典型例子。在专利文献1记载的电路基板中，在树脂层中设置有用于确保强度的玻璃纤维，通过使玻璃纤维的一部分从通孔的侧壁面突出，形成设置在通孔中的镀层这样的锚定结构。
专利文献1：(日本)特开2004-288795号公报
在现有的电路基板中，通过激光加工，在通孔的侧壁部分使玻璃纤维的截断面或端面成为露出状态。这种玻璃纤维若在通孔的侧壁部分向通孔的中心方向突出的状态下、在通孔的侧壁上形成镀层，则在玻璃纤维的截断面或端面的部分镀层会异常生长，玻璃纤维的截断面或端面的部分就会在通孔内突出。于是，当发生镀层的异常生长时，由于难以将光致阻焊剂(PSR)充分地埋入通路中，故通路部分的连接可靠性降低。
发明内容
本发明是鉴于上述课题而提出的，其目的在于提供一种抑制由从通路的侧壁突出的玻璃纤维等芯材的影响而引起的通路内的镀层的形成异常、并谋求提高通路的连接可靠性的技术。
本发明的一种方案，提供一种电路基板。该电路基板的特征在于，包括：多个布线层；绝缘层，其由使多个布线层间电绝缘的树脂形成并包含芯材；通路导体，其设置在于规定位置处贯通绝缘层的通孔中并将多个布线层间电连接，在通孔侧壁的不同部位向通孔侧突出的芯材在通路导体内彼此接合。通路导体例如是铜镀层。作为芯材，优选玻璃纤维。由于玻璃纤维在向规定方向取向的状态下延伸，故在玻璃纤维彼此接合时，接合部分成为U形。此时，在通孔的侧壁上覆盖镀层的状态下，U形的接合部分成为深入到电镀层内的状态。其结果，即使产生剥离铜镀层的力，由于玻璃纤维间的接合部分的锚定效果，也能够抑制剥离。此外，优选树脂从由BT树脂类的环氧树脂及聚酰亚胺构成的组中选择。
据此，由于从通孔侧壁突出的多根玻璃纤维彼此接合，故能够抑制玻璃纤维向通路内飞出的情况，并且抑制通路导体形成时产生的异常。此外，由于在通路导体内与通路导体接触的玻璃纤维的表面面积增加，所以提高了通路的散热性。由于玻璃纤维彼此的接合部分成为被通路导体包围而被埋入的状态，所以即使产生剥离通路导体的力，由于玻璃纤维间的接合部分的锚定效果，也能够抑制剥离。
本发明的另一方案，提供一种具有将布线层间电连接的通路的电路基板的制造方法，其特征在于，包括如下步骤：形成由埋入有芯材的树脂构成的绝缘层；对绝缘层照射芯材可吸收的波长区域的激光而形成通孔，并且将从通孔不同部位的侧壁突出的芯材彼此接合；在通孔侧壁上形成镀层，利用镀层覆盖彼此接合的芯材，将隔着绝缘层设置的布线层间电连接。在此，所谓“芯材可吸收的波长区域”，虽然是基于芯材的材质而选择，但优选容易将物体吸收的光能转换成热的波长区域、即红外线波长区域。作为芯材，优选玻璃纤维。由于玻璃纤维在向规定方向取向的状态下延伸，故在玻璃纤维彼此接合时，接合部分成为U形。此时，在通孔的侧壁覆盖镀层的状态下，U形的接合部分就成为深入到电镀层内的状态。其结果，即使产生剥离铜镀层的力，由于玻璃纤维间的接合部分的锚定效果，也能够抑制剥离。激光优选CO2激光。
据此，由于使从通孔侧壁突出的多根玻璃纤维彼此接合，故能够制造出抑制玻璃纤维在通孔内飞出的情况、且能抑制通路导体形成时产生异常的电路基板。此外，由于在通路导体内与通路导体接触的玻璃纤维的表面面积增加，能够制造出通路的散热性提高的电路基板。另外，由于玻璃纤维彼此的接合部分成为被通路导体包围而被埋入的状态，所以即使产生剥离通路导体的力，由于玻璃纤维间的接合部分的锚定效果，也能够制造可抑制剥离的电路基板。
附图说明
应当注意，上述结构化的部件的任意组合或任何重新排列并阐述都是有效的，并且将包含于本发明的范围。
而且，本发明的此概述不必描述所有特征，以致本发明同样属于这些描述的特征的再次组合。
现在，将参照附图、仅仅利用实例来描述各实施例，所有附图都是实例性的而不是限制性的，其中在几个附图中相同的部件由相同的附图标记表示，其中：
图1是表示实施方式的电路基板的剖面图。
图2是表示通孔侧壁部分的玻璃纤维的接合形态的图。
图3(A)～(C)是表示本实施方式的电路基板的制造方法的工序剖面图。
图4是表示通过照射CO2激光而形成的通孔的整体结构的SEM(扫描型电子显微镜)照片(放大倍数1000倍)。
图5是表示通过照射CO2激光而形成的通孔的侧壁部分的结构的SEM(扫描型电子显微镜)照片(放大倍数3000倍)。
具体实施方式
现在，将参照优选实施方式来描述本发明。这些描述不限制本发明的范围，而仅仅是本发明的实例。
下面，参照附图，说明本发明的实施方式。
(电路基板的结构)
图1是表示实施方式的电路基板10的结构的剖面图。电路基板10包括第1布线层20、第2布线层22、绝缘层30、玻璃纤维40及通路导体50。
第1布线层20及第2布线层22构成多层布线的一部分，分别具有规定的布线图案。第1布线层20及第2布线层22的材料不作特别限定，优选例如铜等金属。
绝缘层30被设置在第1布线层20和第2布线层22之间。通过绝缘层30将第1布线层20及第2布线层22之间电绝缘。作为绝缘层30所使用的材料，例如，可列举BT树脂类的环氧树脂、聚酰亚胺树脂等热固化型树脂。绝缘层30的层厚不作特别限定，典型的为35～120μm。
在绝缘层30中，作为芯材，埋入有由纤维状玻璃形成的玻璃纤维(玻璃交联)40。通过在绝缘层30中埋入玻璃纤维40，增加绝缘层30的强度且提高散热性及耐热性。如图1所示，本实施方式的玻璃纤维40由在纸面横向上延伸的玻璃纤维40a和在垂直于纸面的方向上延伸的玻璃纤维40b构成。
通路导体50设置在于规定位置处贯通绝缘层30的通孔60中。在本实施方式中，通路导体50以覆盖通孔60侧壁的状态形成。在通孔60侧壁的不同部位处，向通孔60侧突出的玻璃纤维40彼此接合。将玻璃纤维40间接合的接合部分被埋入到通路导体50中。彼此接合的玻璃纤维40的根数至少是2根。在2根玻璃纤维彼此接合的情况下，如图1所示，其接合部分为U形。另外，在图1中，在通孔60的深度方向上排列的玻璃纤维40彼此接合，但接合方向不限于此。例如，如图2所示，也可以是在绝缘层30的面方向上排列的玻璃纤维40彼此接合。
根据本实施方式结构的电路基板，由于从通孔的侧壁突出的多根玻璃纤维彼此接合，故能够抑制由在通孔的侧壁部分具有截断面或端面的玻璃纤维向通孔侧突出而产生的镀层的异常生长。
此外，由于从通孔的侧壁突出的多根玻璃纤维彼此接合，所以在镀层内与镀层接触的玻璃纤维的表面面积增加。例如，玻璃纤维所使用的石英玻璃及钠钙玻璃的导热率分别是1.38W/mK、1.03W/mK。相对于此，绝缘层所使用的环氧树脂的导热率是0.3W/mK。这样，由于玻璃纤维比绝缘树脂的导热率高，故提高了通路的散热性。
此外，由于从通孔侧壁突出的多根玻璃纤维彼此接合，故玻璃纤维彼此接合的部分成为被镀层包围而被埋入的状态。例如，在2根玻璃纤维接合的情况下，U形的接合部分成为深入到电镀层内的状态。其结果，即使产生剥离铜镀层的力，由于玻璃纤维间的接合部分的锚定效果，也能够抑制剥离。
(电路基板的制造方法)
图3是表示本实施方式的电路基板10的制造方法的工序剖面图。首先，如图3(A)所示，形成由第1布线层20、铜箔22a、绝缘层30构成的层叠体。例如，通过将光刻法和蚀刻法组合的加工方法，由厚度3μm铜箔形成规定的布线图案，由此得到第1布线层20。通过将在预先填充有玻璃纤维40的绝缘层30上粘贴有铜箔22a的叠层片粘贴到第1布线层20之上，获得图3(A)所示的层叠体。
接着，如图3(B)所示，通过对铜箔22a及绝缘层30的规定位置实施激光加工，形成通孔60。更具体地，使用RF激励的斯拉普(スラプ)型CO2激光器(波长10.6μm，脉冲宽度15μsec；以下简称为CO2激光器)及采用金属掩膜的缩小投影型的光学系统，将激光光束聚光到直径100μm左右，对铜箔22a及绝缘层30的规定位置进行照射，形成通孔60。在形成通孔60时，通过CO2激光器赋予的能量的典型值是5.8mJ。
接着，通过将钯等用作催化剂的无电解镀铜处理，在通孔60的侧壁表面上析出几百纳米(nm)膜厚的铜薄膜。然后，通过以硫酸铜溶液为电镀液的电解镀铜处理，形成通路导体50(参照图3(C))。通过该电解镀铜，在铜箔22a之上堆积铜，将铜箔22a厚膜化到规定的厚度。另外，通过使用光刻法及蚀刻法对厚膜化的铜箔22a实施构图，形成具有规定布线图案的第2布线层22(参照图1)。
图4及图5是通过照射CO2激光(脉冲宽度15μsec)而形成的通孔60的SEM(扫描型电子显微镜)的照片。图5中的箭头标记A表示的部分，在通孔60侧壁的不同两处，玻璃纤维40分别向通孔60侧突出，这2根玻璃纤维彼此连接成U形。此外，在图5的箭头标记B表示的部分，在通孔60侧壁的不同三处，玻璃纤维40分别向通孔内突出，这3根玻璃纤维彼此接合。
通过照射CO2激光，从通孔侧壁突出的玻璃纤维40彼此接合的原理推测如下。通过照射CO2激光，绝缘层30的温度上升，使绝缘层30溶化·气化，由此形成通孔60。与CO2激光的照射方向正交的方向的强度曲线构成高斯型(ガウシアン)分布。即，通孔60的侧壁部分，与通孔60的中心部分相比，激光强度变低。因此，在CO2激光的照射能量不充分的情况下(例如，脉冲宽度9μsec)，仅比玻璃纤维40熔点低的绝缘层30先熔化·蒸发，产生几乎未被加工的玻璃纤维40向通孔内突出的状态。
相对于此，CO2激光的脉冲宽度伸展到15μsec时，由CO2激光照射的能量单纯地增加与脉冲宽度增加的部分相应的量。在脉冲宽度15μsec时照射的能量为脉冲宽度为9μsec时的1.67倍。于是，推测为照射过剩的能量的结果是在绝缘层30熔化·蒸发中所使用的能量的剩余能量使玻璃纤维40熔化，邻近的熔化的玻璃纤维40因表面张力而彼此接合。
为了进一步增大脉冲能量，在进一步加大脉冲宽度的情况下，虽然实现了玻璃纤维40的彼此接合，但通路周围的铝箔就会出现剥落或变形等损伤。此外，由于绝缘层30的后退量变大，玻璃纤维40的露出量就会变得非常大，难以通过铜镀层覆盖玻璃纤维。具体而言，使CO2激光的脉冲宽度为18μsec以上而进行通路加工的实验时可知，在下层的布线层(相当于图1的第1布线层20)及铜箔(图3(A)的铜箔22a)中会产生损伤，难以制造所希望的电路基板。
另外，在进行印刷基板的通路加工时也使用UV激光器，构成玻璃纤维的玻璃几乎不吸收UV光。为此，利用UV激光不能加工玻璃纤维，难以再现图1所示的这种玻璃纤维的彼此接合的结构。
本发明不限于上述各实施方式，根据本领域技术人员的知识，可进行各种设计变更等变化，实施了这些变化的实施方式也包含在本发明的范围内。
例如，在上述实施方式中，通路导体沿通孔的侧壁形成，但不限于此。例如，也可以由通路导体填埋通孔。据此，通过将适用本发明的通孔层叠的堆栈通路，就能够进行多层布线的组合。
此外，在图1中例示的玻璃纤维40中，各玻璃纤维以松散的状态被编结，但不限于此。例如，玻璃纤维40也可以通过将多根玻璃纤维编结成束状的玻璃纤维组来形成。此时，通过使在通孔侧壁的不同位置处向通孔侧突出的各玻璃纤维组彼此接合，就能够获得与各玻璃纤维彼此接合时相同的效果。

Claims (5)

1.一种电路基板，其特征在于，包括：
多个布线层；
绝缘层，其由使上述多个布线层间电绝缘的树脂形成，并且包含芯材；
通路导体，其设置于规定位置处贯通上述绝缘层的通孔中并将上述多个布线层间电连接，
在上述通孔的侧壁的不同部位向上述通孔侧突出的上述芯材在上述通路导体内彼此接合。
2.根据权利要求1所述的电路基板，其特征在于，上述芯材是玻璃纤维。
3.根据权利要求1所述的电路基板，其特征在于，上述芯材的接合部分为U形。
4.一种电路基板的制造方法，该电路基板具有将布线层间电连接的通孔导体，其特征在于，包括如下工序：
形成由埋入有芯材的树脂构成的绝缘层；
对上述绝缘层照射上述芯材可吸收的波长区域的激光而形成通孔，并且将从上述通孔的不同部位的侧壁突出的上述芯材相互接合；
在上述通孔的侧壁上形成电镀层，利用电镀层覆盖彼此接合的芯材，将隔着上述绝缘层配置的布线层间电连接。
5.根据权利要求4所述的电路基板的制造方法，其特征在于，上述芯材是玻璃纤维。
CN2007101016238A 2006-02-24 2007-02-25 电路基板及电路基板的制造方法 Expired - Fee Related CN101056501B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006049345A JP4476226B2 (ja) 2006-02-24 2006-02-24 回路基板および回路基板の製造方法
JP049345/06 2006-02-24

Publications (2)

Publication Number Publication Date
CN101056501A CN101056501A (zh) 2007-10-17
CN101056501B true CN101056501B (zh) 2010-07-21

Family

ID=38442922

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101016238A Expired - Fee Related CN101056501B (zh) 2006-02-24 2007-02-25 电路基板及电路基板的制造方法

Country Status (4)

Country Link
US (2) US7796845B2 (zh)
JP (1) JP4476226B2 (zh)
KR (2) KR101109941B1 (zh)
CN (1) CN101056501B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258682A (ja) * 2006-02-24 2007-10-04 Sanyo Electric Co Ltd フレキシブル基板
KR100809701B1 (ko) * 2006-09-05 2008-03-06 삼성전자주식회사 칩간 열전달 차단 스페이서를 포함하는 멀티칩 패키지
US8258620B2 (en) * 2007-08-10 2012-09-04 Sanyo Electric Co., Ltd. Circuit device, method of manufacturing the circuit device, device mounting board and semiconductor module
CN101494948B (zh) * 2008-01-24 2012-07-18 鸿富锦精密工业（深圳）有限公司 电路板及其设计方法
JP5284146B2 (ja) * 2008-03-13 2013-09-11 日本特殊陶業株式会社 多層配線基板、及びその製造方法
WO2010024233A1 (ja) * 2008-08-27 2010-03-04 日本電気株式会社 機能素子を内蔵可能な配線基板及びその製造方法
US8431833B2 (en) * 2008-12-29 2013-04-30 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
JP6383519B2 (ja) * 2011-06-17 2018-08-29 住友ベークライト株式会社 プリント配線板および製造方法
JP5385967B2 (ja) * 2011-12-22 2014-01-08 イビデン株式会社 配線板及びその製造方法
JP2013229526A (ja) * 2012-04-26 2013-11-07 Ngk Spark Plug Co Ltd 多層配線基板及びその製造方法
JP2014046493A (ja) * 2012-08-30 2014-03-17 Sumitomo Bakelite Co Ltd 積層板および積層板の製造方法
CN106163101A (zh) * 2015-04-17 2016-11-23 欣兴电子股份有限公司 用于线路基板的介电层
CN109195315B (zh) * 2018-09-28 2022-01-25 电子科技大学 一种散热结构、埋嵌/贴装印制电路板及制作方法
JP7031088B1 (ja) * 2020-05-28 2022-03-07 京セラ株式会社 配線基板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1332704A (zh) * 1998-10-13 2002-01-23 Ppg工业俄亥俄公司 玻璃纤维补强的预浸渍片、层压件、电路板以及装配织物的方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2601128B2 (ja) * 1992-05-06 1997-04-16 松下電器産業株式会社 回路形成用基板の製造方法および回路形成用基板
CN1044762C (zh) * 1993-09-22 1999-08-18 松下电器产业株式会社 印刷电路板及其制造方法
JPH08288605A (ja) 1995-04-14 1996-11-01 Matsushita Electric Ind Co Ltd 金属回路基板
JP2865197B2 (ja) 1996-07-19 1999-03-08 宇部興産株式会社 フレキシブル配線板
JP3855768B2 (ja) 1997-02-03 2006-12-13 イビデン株式会社 プリント配線板及びその製造方法
US6671951B2 (en) * 1999-02-10 2004-01-06 Matsushita Electric Industrial Co., Ltd. Printed wiring board, and method and apparatus for manufacturing the same
JP3522165B2 (ja) 1999-08-31 2004-04-26 京セラ株式会社 配線基板とその製造方法
JP2002232102A (ja) 2001-01-31 2002-08-16 Ngk Spark Plug Co Ltd 配線基板
JP2002314254A (ja) * 2001-04-11 2002-10-25 Toppan Printing Co Ltd 多層プリント配線板及びその製造方法
JP4054269B2 (ja) * 2003-03-20 2008-02-27 Ｔｄｋ株式会社 電子部品の製造方法および電子部品
JP4016108B2 (ja) 2003-08-07 2007-12-05 独立行政法人産業技術総合研究所 分散的経路選択プログラム、分散的経路選択プログラムを記録したコンピュータ読み取り可能な記録媒体および分散的経路選択装置、ならびにナビゲーションプログラム、ナビゲーションプログラムを記録したコンピュータ読み取り可能な記録媒体およびナビゲーション装置
US7737368B2 (en) * 2005-09-30 2010-06-15 Sanyo Electric Co., Ltd. Circuit board and method of manufacturing circuit board
JP2007180105A (ja) * 2005-12-27 2007-07-12 Sanyo Electric Co Ltd 回路基板、回路基板を用いた回路装置、及び回路基板の製造方法
JP2007258682A (ja) * 2006-02-24 2007-10-04 Sanyo Electric Co Ltd フレキシブル基板

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1332704A (zh) * 1998-10-13 2002-01-23 Ppg工业俄亥俄公司 玻璃纤维补强的预浸渍片、层压件、电路板以及装配织物的方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
JP特开2000-133942A 2000.05.12
JP特开2000-59031A 2000.02.25
JP特开2002-76548A 2002.03.15
JP特开2003-258432A 2003.09.12

Also Published As

Publication number Publication date
US20100088887A1 (en) 2010-04-15
KR20070088375A (ko) 2007-08-29
CN101056501A (zh) 2007-10-17
US7796845B2 (en) 2010-09-14
KR20110122811A (ko) 2011-11-11
US7822302B2 (en) 2010-10-26
KR101109941B1 (ko) 2012-03-16
JP2007227809A (ja) 2007-09-06
US20070199733A1 (en) 2007-08-30
JP4476226B2 (ja) 2010-06-09

Similar Documents

Publication Publication Date Title
CN101056501B (zh) 电路基板及电路基板的制造方法
US6580036B2 (en) Multi-layer printed circuit board and a BGA semiconductor package using the multi-layer printed circuit board
US8013434B2 (en) Thin double-sided package substrate and manufacture method thereof
KR101208379B1 (ko) 배선판과 그 제조 방법
JP5094323B2 (ja) 配線基板の製造方法
JP2009246358A (ja) 多層配線基板
JP6189592B2 (ja) 部品組込み型印刷回路基板及びその製造方法
US9706652B2 (en) Printed circuit board and method for manufacturing same
JP2007096185A (ja) 回路基板
JP2009246357A (ja) 多層配線基板、及びその製造方法
CN104854966A (zh) 布线基板及其制造方法
JP2005079402A (ja) 回路基板およびその製造方法
JP2013115136A (ja) 電子部品内蔵基板及びその製造方法
JP2019047063A (ja) プリント配線板およびその製造方法
CN101657071B (zh) 基板的盲孔结构的制作方法
JP2007067147A (ja) プリント配線基板およびその製造方法
KR101987378B1 (ko) 인쇄회로기판의 제조 방법
JP2016127248A (ja) 多層配線基板
KR100873666B1 (ko) 다층 인쇄 회로 기판을 위한 양면 코어 기판 제조 방법
JP5479551B2 (ja) 配線基板の製造方法
JP3991254B2 (ja) プリント配線板の製造方法
JP2005057298A (ja) プリント配線板及びその製造方法
KR20150099072A (ko) 인쇄회로기판 및 이의 제조 방법
KR101154720B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP5136284B2 (ja) Ｔａｂテープの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100721

Termination date: 20130225