KR101109941B1 - 회로 기판 및 회로 기판의 제조 방법 - Google Patents

회로 기판 및 회로 기판의 제조 방법 Download PDF

Info

Publication number
KR101109941B1
KR101109941B1 KR1020070018326A KR20070018326A KR101109941B1 KR 101109941 B1 KR101109941 B1 KR 101109941B1 KR 1020070018326 A KR1020070018326 A KR 1020070018326A KR 20070018326 A KR20070018326 A KR 20070018326A KR 101109941 B1 KR101109941 B1 KR 101109941B1
Authority
KR
South Korea
Prior art keywords
via hole
circuit board
insulating layer
glass fibers
glass fiber
Prior art date
Application number
KR1020070018326A
Other languages
English (en)
Other versions
KR20070088375A (ko
Inventor
마꼬또 무라이
료스께 우스이
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20070088375A publication Critical patent/KR20070088375A/ko
Application granted granted Critical
Publication of KR101109941B1 publication Critical patent/KR101109941B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275—Fibers and reinforcement materials
    • H05K2201/029—Woven fibrous reinforcement or textile
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/065—Binding insulating layers without adhesive, e.g. by local heating or welding, before lamination of the whole PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

비어의 측벽으로부터 돌출된 글래스 섬유 등의 심재의 영향에 의한 비어 내의 도금층의 형성 이상을 억제하여, 비어의 접속 신뢰성의 향상이 도모된 회로 기판을 제공한다. 열 경화성 수지로 형성되며, 글래스 섬유가 매립된 절연층이, 제1 배선층과 제2 배선층 사이에 형성되어 있다. 비어홀의 서로 다른 개소의 측벽으로부터 비어홀(60)측으로 돌출된 글래스 섬유(40)가 서로 접합된 상태에서, 비어홀(60)의 측벽을 피복하는 비어 도체(50)에 매립되어 있다.
비어홀, 비어 도체, 절연층, 글래스 섬유, 도금층, 배선층

Description

회로 기판 및 회로 기판의 제조 방법{CIRCUIT BOARD AND MANUFACTURING METHOD THEREOF}
도 1은 실시 형태에 따른 회로 기판을 도시하는 단면도.
도 2는 비어홀 측벽 부분에서의 글래스 섬유의 접합 형태를 도시하는 도면.
도 3은 본 실시 형태에 따른 회로 기판의 제조 방법을 도시하는 공정 단면도.
도 4는 CO2 레이저 조사에 의해 형성된 비어홀의 전체적인 구조를 도시하는 SEM(주사형 전자 현미경) 사진상(배율 1000배)을 도시하는 도면.
도 5는 CO2 레이저 조사에 의해 형성된 비어홀의 측벽 부분의 구조를 도시하는 SEM(주사형 전자 현미경) 사진상(배율 3000배)을 도시하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
10 : 회로 기판
20 : 제1 배선층
22 : 제2 배선층
30 : 절연층
40 : 글래스 섬유
50 : 비어 도체
60 : 비어홀
일본 특개2004-288795호 공보
본 발명은, 전자 부품을 탑재 가능한 회로 기판에 관한 것이다. 보다 구체적으로는, 본 발명은, 배선층간이 비어 도체로 전기적으로 접속된 회로 기판에 관한 것이다.
반도체 소자 등의 전자 부품이 실장되는 회로 기판은, 회로 장치의 고밀도화에 수반하여 다층화가 도모되고 있다. 일반적으로, 회로 기판에서의 배선층간은, 절연층에 의해 전기적으로 절연되며, 소정 위치에서 절연층을 관통하는 비어 도체에 의해 전기적으로 접속되어 있다.
보다 구체적으로는, 글래스 섬유에 에폭시 수지를 함침시킨 글래스 에폭시 기재를 이용하여, 고밀도의 다층 프린트 기판을 제작할 때에, CO2 레이저를 이용하여 블라인드 비어의 가공이 행해져 왔다. 특허 문헌1은, 비어가 형성된 회로 기판의 전형예를 개시한다. 특허 문헌1에 기재된 회로 기판에서는，수지층에 강도를 확보하기 위한 글래스 섬유가 형성되고, 글래스 섬유의 일부가 비어홀의 측벽면으 로부터 돌출함으로써, 비어홀에 형성된 도금층과의 앵커 구조를 형성하고 있다.
종래의 회로 기판에서는, 레이저 가공에 의해, 비어홀의 측벽 부분에서 글래스 섬유의 절단면 혹은 끝면이 떼어내어진 상태로 되어 있다. 이러한 글래스 섬유가 비어홀의 측벽 부분에서 비어홀의 중심 방향을 향하여 돌출된 상태에서, 비어홀의 측벽에 도금층이 형성되면, 글래스 섬유의 절단면 혹은 끝면의 부분에서 도금이 이상 성장하여, 글래스 섬유의 절단면 혹은 끝면의 부분이 비어홀 내에서 돌출되게 된다. 이와 같이 도금의 이상 성장이 발생하면, 포토솔더레지스트(PSR)를 비어 내에 충분히 매립하는 것이 곤란하게 되기 때문에, 비어 부분의 접속 신뢰성이 저하된다.
본 발명은 이러한 과제를 감안하여 이루어진 것으로, 그 목적은, 비어의 측벽으로부터 돌출된 글래스 섬유 등의 심재의 영향에 의한 비어 내의 도금의 형성 이상을 억제하여, 비어의 접속 신뢰성의 향상을 도모하는 기술의 제공에 있다.
본 발명의 일 양태는, 회로 기판이다. 그 회로 기판은, 복수의 배선층과, 복수의 배선층간을 전기적으로 절연하는 수지로 형성되며, 심재를 포함하는 절연층과, 소정 위치에서 절연층을 관통하는 비어홀을 형성하며, 복수의 배선층간을 전기적으로 접속하는 비어 도체를 구비하고, 비어홀의 측벽의 서로 다른 개소에서 비어홀측으로 돌출된 심재가 비어 도체 내에서 서로 접합하고 있는 것을 특징으로 한다. 비어 도체는, 예를 들면, 구리 도금층이다. 심재로서는, 글래스 섬유가 바람 직하다. 글래스 섬유는, 일정 방향으로 배향된 상태에서 연장되어 있기 때문에, 글래스 섬유끼리가 접합하면, 접합 부분이 U자 형상으로 된다. 이 경우, 도금층을 비어홀의 측벽에 피복한 상태에서는, U자 형상의 접합 부분이 도금에 먹어 들어간 상태로 된다. 이 결과, 구리 도금을 떼어내고자 하는 힘이 발생하여도, 글래스 섬유간의 접합 부분에 의한 앵커 효과에 의해 박리가 억제된다. 또한, 수지는, BT 레진계의 에폭시 수지 및 폴리이미드로 이루어지는 군으로부터 선택되는 것이 바람직하다.
이에 의하면, 비어홀의 측벽으로부터 돌출된 복수의 글래스 섬유가 서로 접합하고 있기 때문에, 글래스 섬유가 비어홀 내로 튀어나오는 것이 억제되어, 비어 도체의 형성에 이상이 발생하는 것이 억제된다. 또한, 비어 도체 내에서 비어 도체와 접촉하는 글래스 섬유의 표면적이 증가하기 때문에, 비어의 방열성이 향상된다. 또한, 글래스 섬유끼리의 접합 부분이 비어 도체에 둘러싸여 매립된 상태로 되어 있기 때문에, 비어 도체를 떼어내고자 힘이 발생해도, 글래스 섬유간의 접합 부분에 의한 앵커 효과에 의해 박리가 억제된다.
본 발명의 다른 양태는, 배선층간을 전기적으로 접속하는 비어를 갖는 회로 기판을 제조하는 방법으로서, 심재가 매립된 수지로 이루어지는 절연층과, 심재가 흡수 가능한 파장 영역의 레이저를 절연층에 조사하여 비어홀을 형성함과 함께, 비어홀의 서로 다른 개소의 측벽으로부터 돌출된 심재를 서로 접합하는 공정과, 비어홀의 측벽에 도금층을 형성하여, 서로 접합한 심재를 도금층에 의해 피복하고, 절연층을 개재하여 배치된 배선층간을 전기적으로 접속하는 공정을 구비하는 것을 특 징으로 한다. 여기서, 「심재가 흡수 가능한 파장 영역」이란, 심재의 재질에도 의하지만, 물체에 흡수된 광의 에너지가 열로 변하기 쉬운 파장 영역인 적외 파장 영역이 바람직하다. 심재로서는, 글래스 섬유가 바람직하다. 글래스 섬유는, 일정 방향으로 배향된 상태에서 연장되어 있기 때문에, 글래스 섬유끼리가 접합하면, 접합 부분이 U자 형상으로 된다. 이 경우, 도금층을 비어홀의 측벽에 피복한 상태에서는, U자 형상의 접합 부분이 도금에 의해 먹어 들어간 상태로 된다. 이 결과, 구리 도금을 벗겨 내고자 하는 힘이 발생해도, 글래스 섬유간의 접합 부분에 의한 앵커 효과에 의해 박리가 억제된다. 레이저는 CO2 레이저가 바람직하다.
이에 의하면, 비어홀의 측벽으로부터 돌출된 복수의 글래스 섬유가 서로 접합하여, 글래스 섬유가 비어 내로 튀어나오는 것이 억제되어, 비어 도체의 형성에 이상이 발생하는 것이 억제된 회로 기판을 제조할 수 있다. 또한, 비어 도체 내에서 비어 도체와 접촉하는 글래스 섬유의 표면적이 증가하기 때문에, 비어의 방열성이 향상된 회로 기판을 제조할 수 있다. 또한, 글래스 섬유끼리의 접합 부분이 비어 도체에 둘러싸여 매립된 상태로 되어 있기 때문에, 비어 도체를 벗겨내고자 하는 힘이 발생해도, 글래스 섬유간의 접합 부분에 의한 앵커 효과에 의해 박리가 억제된 회로 기판을 제조할 수 있다.
상술한 구성 요소 등의 임의의 조합이나 재배열은 모두 유효하며, 본 발명에 포함되는 것에 주목하길 바란다. 또한, 이러한 본 발명의 개요는 반드시 필수적인 모든 특징을 설명하는 것이 아니므로, 상술한 특징들의 부가적인 조합도 가능하다.
이하, 첨부 도면을 참조하여 일례로서의 실시 형태를 설명하며, 이들 실시예를 예시적인 것으로 이에 한정되는 것은 아니고, 몇몇 도면에서 유사한 구성 요소에는 마찬가지의 부호를 붙인다.
<실시예>
이하, 본 발명의 바람직한 실시예를 설명한다. 이들 실시예는 본 발명의 범위를 한정하는 것이 아니며, 예시적인 것이다.
이하, 본 발명의 실시 형태를 도면을 참조하여 설명한다.
(회로 기판의 구조)
도 1은 실시 형태에 따른 회로 기판(10)의 구성을 도시하는 단면도이다. 회로 기판(10)은, 제1 배선층(20), 제2 배선층(22), 절연층(30), 글래스 섬유(40) 및 비어 도체(50)를 구비한다.
제1 배선층(20) 및 제2 배선층(22)은, 다층 배선의 일부를 구성하고, 각각 소정의 배선 패턴을 갖는다. 제1 배선층(20) 및 제2 배선층(22)의 재료는, 특별히 한정되지 않지만, 예를 들면 구리 등의 금속이 바람직하다.
절연층(30)은, 제1 배선층(20)과 제2 배선층(22) 사이에 형성되어 있다. 절연층(30)에 의해, 제1 배선층(20)과 제2 배선층(22) 사이가 전기적으로 절연되어 있다. 절연층(30)에 이용되는 재료로서는, 예를 들면, BT 레진계의 에폭시 수지, 폴리이미드 수지 등의 열경화형 수지를 들 수 있다. 절연층(30)의 층 두께는, 특별히 한정되지 않지만, 전형적으로는 35～120㎛이다.
절연층(30)에는, 심재로서, 섬유 형상의 글래스로 형성된 글래스 섬유(글래 스 크로스)(40)가 매립되어 있다. 절연층(30)에 글래스 섬유(40)를 매립함으로써, 절연층(30)의 강도가 증가됨과 함께, 방열성 및 내열성이 향상된다. 본 실시 형태의 글래스 섬유(40)는, 도 1에 도시한 바와 같이, 지면 가로 방향으로 연장되는 글래스 섬유(40a)와, 지면 연직 방향으로 연장되는 글래스 섬유(40)로 이루어진다.
비어 도체(50)는, 소정 위치에서 절연층(30)을 관통하는 비어홀(60)에 형성되어 있다. 본 실시 형태에서는, 비어 도체(50)는, 비어홀(60)의 측벽을 피복하는 상태로 형성되어 있다. 비어홀(60)의 측벽의 서로 다른 개소에서 비어홀(60)측으로 돌출된 글래스 섬유(40)가 서로 접합되어 있다. 글래스 섬유(40)간을 접합하는 접합 부분은, 비어 도체(50)에 매립되어 있다. 서로 접합되는 글래스 섬유(40)의 개수는, 적어도 2개이다. 2개의 글래스 섬유가 서로 접합되어 있는 경우에는, 도 1에 도시한 바와 같이, 그 접합 부분은 U자 형상으로 된다. 또한, 도 1에서는, 비어홀(60)의 깊이 방향으로 배열한 글래스 섬유(40)가 서로 접합하고 있지만, 접합 방향은 이에 한정되지 않는다. 예를 들면, 도 2에 도시한 바와 같이, 절연층(30)의 면 방향으로 나열된 글래스 섬유(40)가 서로 접합하고 있어도 된다.
본 실시 형태의 구조의 회로 기판에 따르면, 비어홀의 측벽으로부터 돌출된 복수의 글래스 섬유가 서로 접합하고 있기 때문에, 비어홀의 측벽 부분에서 절단면 혹은 끝면을 갖는 글래스 섬유가 비어홀측으로 돌출됨으로써 발생하는 도금의 이상 성장이 억제된다.
또한, 비어홀의 측벽으로부터 돌출된 복수의 글래스 섬유가 서로 접합되어 있기 때문에，도금 내에서 도금과 접촉하는 글래스 섬유의 표면적이 증가한다. 예 를 들면, 글래스 섬유에 사용되는 석영 글래스 및 소다 글래스의 열 전도율은, 각각, 1.38W/mK, 1.03W/mK이다. 이에 대하여, 절연층에 이용되는 에폭시 수지의 열 전도율은, 0.3W/mK이다. 이와 같이, 글래스 섬유는 절연 수지보다도 열 전도율이 높으므로, 비어의 방열성이 향상된다.
또한, 비어홀의 측벽으로부터 돌출된 복수의 글래스 섬유가 서로 접합하고 있기 때문에, 글래스 섬유끼리의 접합 부분이 도금으로 둘러싸여 매립된 상태로 되어 있다. 예를 들면, 2개의 글래스 섬유가 접합하고 있는 경우에는, U자 형상의 접합 부분이 도금에 먹어 들어간 상태로 된다. 이 결과, 구리 도금을 벗겨내고자 하는 힘이 발생해도, 글래스 섬유간의 접합 부분에 의한 앵커 효과에 의해 박리가 억제된다.
(회로 기판의 제조 방법)
도 3은 본 실시 형태에 따른 회로 기판(10)의 제조 방법을 도시하는 공정 단면도이다. 우선, 도 3의 (A)에 도시한 바와 같이, 제1 배선층(20), 동박(22a), 절연층(30)으로 이루어지는 적층체를 형성한다. 제1 배선층(20)은, 예를 들면, 포토리소그래피법과 에칭법을 조합한 가공법에 의해, 두께 3㎛의 동박으로부터 소정의 배선 패턴을 형성함으로써 얻어진다. 글래스 섬유(40)가 미리 충전된 절연층(30)에 동박(22a)이 접착되어 있는 적층 시트를 제1 배선층(20) 상에 접착함으로써, 도 3의 (A)에 도시하는 적층체가 얻어진다.
다음으로, 도 3의 (B)에 도시하는 바와 같이, 동박(22a) 및 절연층(30)의 소정 위치에 레이저 가공을 실시함으로써, 비어홀(60)을 형성한다. 보다 구체적으로 는，RP 여기의 슬라브형 CO2 레이저(파장 10.6㎛, 펄스 폭 15μsec : 이하, 간단하게 CO2 레이저라고 함) 및 메탈 마스크를 이용한 축소 투영형의 광학계를 이용하여, 직경 100㎛ 정도까지 레이저 빔을 집광하고, 동박(22a) 및 절연층(30)의 소정 위치에 조사하여, 비어홀(60)을 형성하였다. 비어홀(60)의 형성 시에, CO2 레이저에 의해 공급된 에너지의 전형 값은 5.8mJ이다.
다음으로，팔라듐 등을 촉매로서 이용한 무전해 구리 도금 처리에 의해, 비어홀의 측벽 표면에 수백㎚의 막 두께의 구리 박막을 석출시킨다. 그 후, 황산구리 용액을 도금액으로 한 전해 구리 도금에 의해, 동박(22a) 위에 구리가 퇴적하여, 비어 도체(50)를 형성하였다(도 3의 (C) 참조). 이 전해 구리 도금에 의해, 동박(22a)이 소정의 두께까지 후막화된다. 또한, 후막화된 동박(22a)에 포토리소그래피법 및 에칭법을 이용하여 패터닝을 실시함으로써, 소정의 배선 패턴을 갖는 제2 배선층(22)(도 1 참조)이 형성된다.
도 4 및 도 5는 CO2 레이저 조사(펄스 폭 15μsec)에 의해 형성된 비어홀(60)의 SEM(주사형 전자 현미경) 사진상이다. 도 5의 화살표 A로 나타낸 부분에서는, 비어홀(60)의 측벽의 서로 다른 2개소에서, 각각 글래스 섬유(40)가 비어홀(60)측으로 돌출되어, 이들 2개의 글래스 섬유가 U자 형상으로 서로 접속되어 있다. 또한, 도 5의 화살표 B로 나타낸 부분에서는, 비어홀(60)의 측벽의 서로 다른 3개소에서, 각각 글래스 섬유(40)가 비어홀 내로 돌출되어, 이들 3개의 글래스 섬유가 서로 접합되어 있다.
C02 레이저 조사에 의해 비어홀 측벽으로부터 돌출된 글래스 섬유(40)끼리가 접합하는 메카니즘은 아래와 같이 추측된다. C02 레이저의 조사에 의해, 절연층(30)의 온도가 상승하여, 절연층(30)이 용융?기화함으로써 비어홀(60)이 형성된다. C02 레이저의 조사 방향과 직교하는 방향의 강도 프로파일은 가우시안 분포를 이루고 있다. 즉, 비어홀(60)의 측벽 부분은, 비어홀(60)의 중심 부분에 비해 상대적으로 레이저 강도가 낮아진다. 이 때문에, C02 레이저의 조사 에너지가 충분하지 않은 경우(예를 들면, 펄스 폭이 9μsec)에는, 글래스 섬유(40)보다도 융점이 낮은 절연층(30)만이 먼저 용융?발열하여, 거의 가공되지 않은 글래스 섬유(40)가 비어홀 내로 돌출된 상태가 발생한다.
이에 대하여, C02 레이저의 펄스 폭을 15μsec로 신장하면, C02 레이저에 의해 투입되는 에너지는, 펄스 폭이 증가한 분만큼 단순히 증가한다. 펄스 폭이 15μsec일 때에 투입되는 에너지는, 펄스 폭이 9μsec일 때의 1.67배로 된다. 이와 같이, 과잉 에너지가 투입된 결과, 절연층(30)의 용융?증발에 사용된 에너지의 나머지가 글래스 섬유(40)를 용융시켜, 근접하고 있는 용융된 글래스 섬유(40)끼리가 표면 장력에 의해 접합한다고 추측된다.
펄스 에너지를 더 크게 하기 위해서, 펄스 폭을 더 길게 한 경우에는, 글래스 섬유(40)끼리의 접합은 실현되지만, 비어 주위의 동박에 벗겨짐이나 변형 등의 데미지가 보였다. 또한, 절연층(30)의 후퇴량이 커지게 되기 때문에, 글래스 섬 유(40)의 노출량이 매우 커지게 되어, 구리 도금에 의해 글래스 섬유를 커버하는 것이 곤란하게 된다. 구체적으로는, C02 레이저의 펄스 폭을 18μsec 이상으로 하여 비어 가공의 실험을 행한 결과, 하층의 배선층(도 1의 제1 배선층(20)에 상당) 및 동박(도 3의 (A)의 동박(22a))에 손상이 발생하여, 소정의 회로 기판을 제조하는 것이 곤란하게 되는 것을 알게 되었다.
또한, 프린트 기판의 비어 가공을 행할 때에 UV 레이저가 이용되는 경우도 있지만, 글래스 섬유를 구성하는 글래스는 UV광을 거의 흡수하지 않는다. 이 때문에, UV 레이저로는 글래스 섬유를 가공할 수 없어, 도 1에 도시한 바와 같은 글래스 섬유끼리가 접합한 구조를 재현하는 것이 곤란하다.
본 발명은, 상술한 각 실시 형태에 한정되는 것이 아니라, 당업자의 지식에 기초하여 각종 설계 변경 등의 변형을 가하는 것도 가능하며, 그러한 변형이 가해진 실시 형태도 본 발명의 범위에 포함될 수 있는 것이다.
예를 들면, 상술한 실시 형태에서는, 비어 도체는, 비어홀의 측벽을 따라서 형성되어 있지만, 이것에 한정되지 않는다. 예를 들면 비어 도체에 의해 비어홀이 매립되어 있어도 된다. 이에 따르면, 본 발명을 적용한 비어를 적층한 스택 비어에 의해, 다층 배선의 빌트 업이 가능하게 된다.
또한, 도 1에 예시된 글래스 섬유(40)에서는, 개개의 글래스 섬유가 낱개였던 상태로 짜 넣어져 있지만, 이것에 한정되지 않는다. 예를 들면, 글래스 섬유(40)는, 복수의 글래스 섬유가 다발로 된 글래스 섬유군을 짜 넣음으로써 형성되 어 있어도 된다. 이 경우에는, 비어홀의 측벽의 서로 다른 개소에서 비어홀측으로 돌출된 글래스서 섬유군끼리를 서로 접합시킴으로써, 개개의 글래스 섬유끼리가 접합되었을 때와 마찬가지의 효과를 얻을 수 있다.
본 발명에 따르면, 비어 내의 도금의 형성 이상을 억제하여, 비어의 접속 신뢰성을 향상시킬 수 있다.

Claims (5)

  1. 복수의 배선층과,
    상기 복수의 배선층간을 전기적으로 절연하는 수지로 형성되며, 복수의 심재를 포함하는 절연층과,
    소정 위치에서 상기 절연층을 관통하는 비어홀에 형성되며, 상기 복수의 배선층간을 전기적으로 접속하는 비어 도체
    를 구비하고,
    상기 비어홀의 측벽에 있어서, 상기 복수의 심재가 상기 비어홀의 측벽으로부터 상기 비어홀측으로 돌출되어 있고, 상기 돌출된 복수의 심재가 상기 비어 도체 내에서 일정한 폭을 가지는 U자 형상으로 접합하고 있는 것을 특징으로 하는 회로 기판.
  2. 제1항에 있어서,
    상기 복수의 심재가 글래스 섬유인 것을 특징으로 하는 회로 기판.
  3. 삭제
  4. 배선층간을 전기적으로 접속하는 비어를 갖는 회로 기판을 제조하는 방법으로서,
    복수의 심재가 매립된 수지로 이루어지는 절연층을 형성하는 공정과,
    상기 복수의 심재가 흡수 가능한 파장 영역의 레이저를 상기 절연층에 조사하고, 비어홀을 형성함과 함께, 상기 비어홀의 측벽으로부터 돌출된 상기 복수의 심재의 돌출된 부분을 일정한 폭을 가지는 U자 형상으로 서로 접합하는 공정과,
    상기 비어홀의 측벽에 도금층을 형성하고, 서로 접합한 심재를 도금층에 의해 피복하고, 상기 절연층을 개재하여 배치된 배선층간을 접속하는 공정
    을 구비하는 것을 특징으로 하는 회로 기판의 제조 방법.
  5. 제4항에 있어서,
    상기 복수의 심재가 글래스 섬유인 것을 특징으로 하는 회로 기판의 제조 방법.
KR1020070018326A 2006-02-24 2007-02-23 회로 기판 및 회로 기판의 제조 방법 KR101109941B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006049345A JP4476226B2 (ja) 2006-02-24 2006-02-24 回路基板および回路基板の製造方法
JPJP-P-2006-00049345 2006-02-24

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020110110968A Division KR20110122811A (ko) 2006-02-24 2011-10-28 회로 기판 및 회로 기판의 제조 방법

Publications (2)

Publication Number Publication Date
KR20070088375A KR20070088375A (ko) 2007-08-29
KR101109941B1 true KR101109941B1 (ko) 2012-03-16

Family

ID=38442922

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020070018326A KR101109941B1 (ko) 2006-02-24 2007-02-23 회로 기판 및 회로 기판의 제조 방법
KR1020110110968A KR20110122811A (ko) 2006-02-24 2011-10-28 회로 기판 및 회로 기판의 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020110110968A KR20110122811A (ko) 2006-02-24 2011-10-28 회로 기판 및 회로 기판의 제조 방법

Country Status (4)

Country Link
US (2) US7796845B2 (ko)
JP (1) JP4476226B2 (ko)
KR (2) KR101109941B1 (ko)
CN (1) CN101056501B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258682A (ja) * 2006-02-24 2007-10-04 Sanyo Electric Co Ltd フレキシブル基板
KR100809701B1 (ko) * 2006-09-05 2008-03-06 삼성전자주식회사 칩간 열전달 차단 스페이서를 포함하는 멀티칩 패키지
WO2009022461A1 (ja) * 2007-08-10 2009-02-19 Sanyo Electric Co., Ltd. 回路装置及びその製造方法、携帯機器
CN101494948B (zh) * 2008-01-24 2012-07-18 鸿富锦精密工业（深圳）有限公司 电路板及其设计方法
JP5284146B2 (ja) * 2008-03-13 2013-09-11 日本特殊陶業株式会社 多層配線基板、及びその製造方法
WO2010024233A1 (ja) * 2008-08-27 2010-03-04 日本電気株式会社 機能素子を内蔵可能な配線基板及びその製造方法
US8431833B2 (en) 2008-12-29 2013-04-30 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
JP6383519B2 (ja) * 2011-06-17 2018-08-29 住友ベークライト株式会社 プリント配線板および製造方法
JP5385967B2 (ja) * 2011-12-22 2014-01-08 イビデン株式会社 配線板及びその製造方法
JP2013229526A (ja) * 2012-04-26 2013-11-07 Ngk Spark Plug Co Ltd 多層配線基板及びその製造方法
JP2014046493A (ja) * 2012-08-30 2014-03-17 Sumitomo Bakelite Co Ltd 積層板および積層板の製造方法
CN106163101A (zh) * 2015-04-17 2016-11-23 欣兴电子股份有限公司 用于线路基板的介电层
CN109195315B (zh) * 2018-09-28 2022-01-25 电子科技大学 一种散热结构、埋嵌/贴装印制电路板及制作方法
JP7031088B1 (ja) * 2020-05-28 2022-03-07 京セラ株式会社 配線基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068818A (ja) * 1999-08-31 2001-03-16 Kyocera Corp 配線基板とその製造方法
JP2002232102A (ja) 2001-01-31 2002-08-16 Ngk Spark Plug Co Ltd 配線基板
JP2004288795A (ja) 2003-03-20 2004-10-14 Tdk Corp 電子部品の製造方法および電子部品

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2601128B2 (ja) * 1992-05-06 1997-04-16 松下電器産業株式会社 回路形成用基板の製造方法および回路形成用基板
CN1044762C (zh) * 1993-09-22 1999-08-18 松下电器产业株式会社 印刷电路板及其制造方法
JPH08288605A (ja) 1995-04-14 1996-11-01 Matsushita Electric Ind Co Ltd 金属回路基板
JP2865197B2 (ja) 1996-07-19 1999-03-08 宇部興産株式会社 フレキシブル配線板
JP3855768B2 (ja) 1997-02-03 2006-12-13 イビデン株式会社 プリント配線板及びその製造方法
CN101117275B (zh) * 1998-10-13 2012-10-24 Ppg工业俄亥俄公司 玻璃纤维补强的预浸渍片、层压件、电路板以及装配织物的方法
US6518515B2 (en) * 1999-02-10 2003-02-11 Matsushita Electric Industrial Co, Ltd. Printed wiring board, and method and apparatus for manufacturing the same
JP2002314254A (ja) * 2001-04-11 2002-10-25 Toppan Printing Co Ltd 多層プリント配線板及びその製造方法
JP4016108B2 (ja) 2003-08-07 2007-12-05 独立行政法人産業技術総合研究所 分散的経路選択プログラム、分散的経路選択プログラムを記録したコンピュータ読み取り可能な記録媒体および分散的経路選択装置、ならびにナビゲーションプログラム、ナビゲーションプログラムを記録したコンピュータ読み取り可能な記録媒体およびナビゲーション装置
US7737368B2 (en) * 2005-09-30 2010-06-15 Sanyo Electric Co., Ltd. Circuit board and method of manufacturing circuit board
JP2007180105A (ja) * 2005-12-27 2007-07-12 Sanyo Electric Co Ltd 回路基板、回路基板を用いた回路装置、及び回路基板の製造方法
JP2007258682A (ja) * 2006-02-24 2007-10-04 Sanyo Electric Co Ltd フレキシブル基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068818A (ja) * 1999-08-31 2001-03-16 Kyocera Corp 配線基板とその製造方法
JP2002232102A (ja) 2001-01-31 2002-08-16 Ngk Spark Plug Co Ltd 配線基板
JP2004288795A (ja) 2003-03-20 2004-10-14 Tdk Corp 電子部品の製造方法および電子部品

Also Published As

Publication number Publication date
JP2007227809A (ja) 2007-09-06
JP4476226B2 (ja) 2010-06-09
KR20110122811A (ko) 2011-11-11
CN101056501A (zh) 2007-10-17
US20100088887A1 (en) 2010-04-15
CN101056501B (zh) 2010-07-21
US7796845B2 (en) 2010-09-14
US7822302B2 (en) 2010-10-26
KR20070088375A (ko) 2007-08-29
US20070199733A1 (en) 2007-08-30

Similar Documents

Publication Publication Date Title
KR101109941B1 (ko) 회로 기판 및 회로 기판의 제조 방법
US6531661B2 (en) Multilayer printed circuit board and method of making the same
KR100287455B1 (ko) 비어 배선법으로 형성한 집적회로 패키지 및 그 패키지를 형성하는 방법
US8624121B2 (en) Multilayer printed wiring board for semiconductor devices and method for manufacturing the board
US6759600B2 (en) Multilayer wiring board and method of fabrication thereof
US8431833B2 (en) Printed wiring board and method for manufacturing the same
US8198541B2 (en) Electronic component built-in wiring board and method for radiating heat generated at the same
TWI482542B (zh) 多層配線基板
KR101181105B1 (ko) 방열회로기판 및 그 제조 방법
US20150027758A1 (en) Multilayer wiring substrate and manufacturing method therefor
JP2007096185A (ja) 回路基板
JP2011082250A (ja) 配線基板およびその製造方法
JP2015126053A (ja) 配線基板、配線基板の製造方法及び電子装置
US10986729B2 (en) Wiring substrate
JPH0964231A (ja) エアリア・グリッド・アレイ・パッケージ用基板およびその製造方法
KR100873666B1 (ko) 다층 인쇄 회로 기판을 위한 양면 코어 기판 제조 방법
JP2005094032A (ja) プリント配線板
JP2016127248A (ja) 多層配線基板
JP4562632B2 (ja) 回路基板および回路基板の製造方法
JP2000059031A (ja) プリント配線板及びその製造方法
JPH11126975A (ja) 多層プリント基板とこの製造方法
JP2003172828A (ja) 光電気複合基板、光ファイバの布線方法及びその製造方法
JP2023119425A (ja) 配線基板
JP2008159860A (ja) 半導体素子の実装構造体
JP2014138093A (ja) 配線基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
A107 Divisional application of patent
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee