CN101013883A - 数据延迟控制电路及方法 - Google Patents

Abstract

一种可以自适应地反映诸如半导体芯片的操作温度、操作电压和生产工艺等操作环境中的变化的数据延迟控制电路和方法。当设计半导体芯片时，该数据延迟控制电路被设计为当需要预定周期的期望延迟时能够自适应地延迟数据。该数据延迟电路包括可以反映延迟元件的延迟周期中的变化并自动地调节延迟元件的延迟周期的时钟振荡单元。由于数据延迟电路包括监控电路和多个延迟通路，所以数据延迟电路可以提供具有期望延迟值的延迟通路。因此，即使当半导体设备的操作环境变化时，数据延迟电路也可以控制数据信号的延迟周期。因此，数据延迟电路可以根据操作环境中的变化而自动地产生数据延迟信号。

Description

数据延迟控制电路及方法

本申请要求2006年2月1日在韩国知识产权局提交的、申请号为No.10-2006-0009805的韩国专利申请的优先权，其公开的全部内容在此引用以做参考。

技术领域

本公开涉及一种数据延迟电路，更具体地，涉及一种可以自适应地反映操作环境中的变化的数据延迟电路及方法。

背景技术

通常，在系统中缓冲器或反相器连接在一条线路中，或者利用延迟元件延迟数据。然而，延迟元件的延迟周期，由于诸如生产工艺、操作温度或操作电压等因素而显著变化，所述因素使得最小延迟环境中的延迟元件的延迟周期与最大延迟环境中的相同延迟元件的延迟周期相比要大两倍以上。因此，实现利用延迟元件的系统不是获得期望的延迟信号的适当方法。

图1图示了利用多个缓冲器BF的传统数据延迟电路的电路图。

参见图1，传统数据延迟电路包括缓冲器BF和多个电容器CAP。由于传统数据延迟电路使用简单的缓冲器BF和电容器CAP，所以操作环境中的变化被直接反映在传统数据延迟电路中。因此，操作环境中的变化量积累，并且最小延迟环境和最大延迟环境产生不同的延迟周期。

图2图示了传统数据延迟控制装置的电路图。具体地，图2图示了响应输入数据信号D_IN而输出延迟数据信号D_OUT的传统选择延迟电路。

参考图2，传统数据延迟控制装置包括多个延迟通路DELAY1到DELAYN和选择器MUX。

现在将简要描述选择器MUX的操作。选择器MUX根据一些外部因素选择延迟通路DELAY1到DELAYN之一，并响应选择信号SEL产生具有各种不同延迟周期的延迟数据信号D_OUT。处理器(未示出)控制选择器MUX依据选择信号SEL选择延迟通路DELAY1到DELAYN之一。然而，在该装置中，应该使用处理器选择最近(last)的延迟通路，并且为了使处理器获得精确结果，需要处理器执行用于获得必要信息的附加处理。因此，没有处理器的附加处理，传统数据延迟控制装置就不能有效地反映延迟元件的延迟周期中的变化量。

发明内容

本发明的示范性实施例提供了一种可以自适应地反映操作环境中的变化的数据延迟电路及方法。

根据本发明的示范性实施例，提供了一种数据延迟电路，其包括：振荡单元，感测操作环境中的变化，并根据操作环境中的变化产生具有可变频率的时钟信号；延迟单元，通过多个延迟元件和选择器延迟数据信号；以及延迟选择控制单元，将由时钟振荡单元产生的时钟信号中的变化转化成用于控制延迟单元的控制信号。

在本发明的示范性实施例中，提供了一种数据延迟方法，其包括：感测操作环境中的变化；响应所感测的变化产生控制信号；响应控制信号而选择多个延迟信号之一；以及利用所选择的延迟信号延迟数据。

根据本发明的示范性实施例，提供了一种用于控制冷却风扇的旋转速度的电路，该电路包括：时钟振荡单元，感测操作环境中的变化，并根据操作环境中的变化产生具有可变频率的时钟信号；冷却风扇，其旋转速度由输入控制信号控制；以及控制单元，将由时钟振荡单元产生的时钟信号中的变化转化成冷却风扇的控制信号。

在本发明的示范性实施例中，提供了一种存储卡，该存储卡包括：时钟振荡单元，感测操作环境中的变化，并根据操作环境中的变化产生具有可变频率的时钟信号；输入延迟单元，通过多个延迟元件和选择器延迟输入数据信号；输出延迟单元，通过多个延迟元件和选择器延迟输出数据信号；以及延迟选择控制单元，将由时钟振荡单元产生的时钟信号中的变化转化成输入延迟单元和输出延迟单元的控制信号。

附图说明

从结合附图的下面描述中，将更详细地理解本发明的示范性实施例，在附图中：

图1图示了使用多个缓冲器的传统数据延迟电路的电路图；

图2图示了传统数据延迟控制装置的电路图；

图3图示了根据本发明的示范性实施例的、使用移位寄存器的数据延迟电路的方框图；

图4图示了在图3的数据延迟电路中使用的操作信号的时序图；

图5图示了根据本发明的示范性实施例的、使用计数寄存器的数据延迟电路的方框图；

图6图示了在图5的数据延迟电路中使用的操作信号的时序图；

图7图示了根据本发明的示范性实施例的、应用于半导体芯片的输入焊盘(pad)的数据延迟电路的方框图；

图8图示了根据本发明的示范性实施例的、应用于半导体芯片的输出焊盘的数据延迟电路的方框图；

图9图示了根据本发明的示范性实施例的、使用外部冷却风扇的数据延迟电路的方框图；

图10图示了控制根据本发明的示范性实施例的存储卡的输入数据和输出数据的延迟周期的示例的方框图；

图11是图示根据本发明的示范性实施例的数据延迟方法的流程图；以及

图12是更详细地图示了根据本发明的示范性实施例的、在图11中图示的数据延迟方法的流程图。

具体实施方式

现在将参考附图更全面地描述本发明，在附图中示出了本发明的示范性实施例。然而，本发明可以以许多不同形式来体现，并且不应该被解释为仅限于在此提出的示范性实施例；相反，提供这些示范性实施例，使得该公开将是彻底的和完整的，并将全面地向本领域技术人员传递本发明的思想。附图中的相同附图标记表示相同元件，并且因此将不对它们作出重复描述。

图3图示了根据本发明的示范性实施例的、使用移位寄存器22的数据延迟电路100的方框图。

换句话说，图3图示了简单的环形振荡器，即根据操作环境中的变化产生不同的时钟信号的时钟振荡单元10。

参见图3，当时钟振荡使能信号CK_EN从逻辑低电平转变为逻辑高电平时，时钟振荡单元10使用与(AND)门11的逻辑电路振荡。时钟振荡单元10使用竞争现象(race phenomenon)，其中通过环形中的每个缓存器延迟信号，因此该信号被较迟地传送。具体地，由插入到时钟振荡单元10中的反相器12反相的信号被延迟，因此该信号被较迟地传送。因此，产生输出时钟信号CKO。由环形振荡器形成的时钟振荡单元10可以使用多个缓冲器15、反相器12和附加延迟元件(未示出)，以便根据在延迟单元30中使用的延迟元件的操作单元的操作环境中的变化进行适应。

由时钟振荡单元10产生的输出时钟信号CKO的频率根据操作环境中的变化而变化。输出时钟信号CKO的频率的变化指示延迟元件的延迟周期已经被改变了多少。在图3的示范性实施例中，接收输出时钟信号CKO的延迟选择控制单元20包括移位寄存器22。与输出时钟信号CKO同步，延迟选择控制单元20对移位寄存器22的值移位。当不需要时钟监控时，移位寄存器22接收从监控/更新控制单元21输出的复位信号RESET，并保持复位状态。当使能时钟使能信号CK_EN用于监控时，在输出时钟信号CKO稳定后，移位寄存器22被移位。当禁用时钟使能信号CK_EN并且输出时钟信号CKO停止振荡时，移位寄存器22的输出信号SFT_O与时钟信号C_CLK同步，并被存储在捕获寄存器23中，该捕获寄存器23转而产生输出信号CAP_O。延迟选择控制单元20使用捕获寄存器23的输出信号CAP_O向延迟单元30提供选择信号SEL。校正电路24接收捕获寄存器23的输出信号CAP_O，并向延迟单元30提供最终延迟选择信号COMP_O。更具体地，当与输出时钟信号CKO同步地移位移位寄存器22时，包括在移位寄存器22中的多个寄存器(未示出)中的具有最低有效位(LSB)的寄存器具有逻辑“1”作为复位值以及具有逻辑低作为输入值。除了具有LSB的寄存器之外的其余寄存器，具有逻辑“0”作为复位值，并接收先前块中的移位寄存器的输出作为输入值。

因此，当移位寄存器与输出时钟信号CKO同步地移位时，移位寄存器22移位LSB的逻辑“1”值到较高位寄存器。因此，在移位寄存器22中只有一个寄存器具有逻辑“1”。在该示范性实施例中，当移位寄存器22的输出信号SFT_O的位数为2N位时，其中N是自然数，并且延迟单元30所需的选择信号SEL的位数为N位时，校正电路24对从LSB到最高有效位(MSB)的每一对位进行逻辑或(OR)操作，并输出N位最终延迟选择信号COMP_O。

然后，校正电路25顺序地并相应地将最终延迟选择信号COMP_O的N位连接到用于延迟单元30的选择信号SEL的N位。更具体地，将N位最终延迟选择信号COMP_O的LSB连接到用于延迟单元30的选择信号SEL的LSB，并且将N位最终延迟选择信号COMP_O的较高位顺序地和相应地连接到用于延迟单元30的选择信号SEL的较高位。

当由于选择信号SEL的值变得较大，而从包括在延迟单元30的多个延迟通路36中选择了在时间上较长的延迟通路时，输入到延迟单元30的数据信号D_IN被延迟预定的时间周期并相应地被输出，而与包括在延迟通路中的延迟元件的延迟周期中的变化无关。当其中分别将最终延迟选择信号COMP_O的位和用于延迟单元30的选择信号SEL的那些位彼此连接的顺序变化时，可以提供具有与延迟元件的延迟周期的变化相反的延迟周期的延迟通路。

可以根据用于选择延迟元件的标准以各种方式配置校正电路24。换句话说，例如可以根据当在操作环境中使用一个延迟元件或使用多个延迟元件时将会使延迟周期变小还是变大来配置校正电路24。

可以将时钟分频器置于时钟振荡单元10的输出端子和移位寄存器22的输入端子之间，以减少移位寄存器22所的位数。

此外，为了减少捕获寄存器23所需的位数，将执行上面描述的或操作，或者可以将诸如与门或反相器门的逻辑组合电路置于移位寄存器22的输出端和捕获寄存器23的输入端之间。

图4是示出在图3的数据延迟电路100中使用的操作信号的时序图。

参考图4，当时钟使能信号CK_EN为逻辑高时，时钟振荡单元10振荡并产生输出时钟信号CKO。移位寄存器22与输出时钟信号CKO同步地移位。这样，用LSB的初始逻辑高值，将移位寄存器22的LSB顺序地移位到较高的寄存器。在终止时钟移位之后，可以从移位寄存器22的结果值中获取对于预定的时钟使能时间所产生的时钟信号脉冲数。可以预测由时钟振荡单元10产生的输出时钟信号CKO的频率，并且可以基于移位寄存器22的结果值选择延迟元件。在时钟监控之后，时钟使能信号CK_EN变为逻辑低，并且相应地时钟振荡单元10停止振荡。与捕获寄存器23的时钟信号C_CLK同步，将移位寄存器22的输出信号SFT_O存储在捕获寄存器23中。校正电路24基于捕获寄存器23的输出信号CAP_O执行校正操作，并产生用于延迟单元30的最终延迟选择信号COMP_O。如上所述，根据需要，校正电路24可以以各种方式产生选择信号。因此，可以使用补偿操作环境的多种算法。

图5是根据本发明的另一实施例的、利用计数寄存器25的数据延迟电路200的方框图。

参见图5，当利用计数寄存器25监控输出时钟信号CKO时，校正电路24解释(interpret)计数寄存器25的值，并产生用于延迟单元30的选择信号SEL。如图3中示出的数据延迟电路，当时钟使能信号CK_EN从逻辑低电平转变为逻辑高电平时，时钟振荡单元10振荡。然后，计数寄存器25与时钟振荡单元10产生的输出时钟信号CKO同步地对时钟信号脉冲数进行计数。当时钟使能信号CK_EN返回逻辑低电平时，停止时钟监控。捕获寄存器23与来自监控/更新控制单元21的时钟信号C_CLK同步，并存储新值。校正电路24解码输出值，即来自捕获寄存器23的输出信号CAP_O，并最终产生用于延迟单元30的选择信号SEL。例如，当捕获寄存器23的位数为N位时，其中N是自然数，包括在延迟单元30中的延迟通路数为2N，选择信号SEL的位数为N位，并且捕获寄存器23的输出信号CAP_O的位被分别连接到用于延迟单元30的选择信号SEL的那些位。当从LSB到MSB，将捕获寄存器23的输出信号CAP_O的位顺序地并对应地连接到用于延迟单元30的选择信号SEL的那些位时，在减小延迟元件的延迟周期的情况下，由时钟振荡单元10产生的输出时钟信号CKO的频率增加。输出时钟信号CKO的频率越高，选择信号SEL的值就越高。因此，当具有多个延迟通路36的延迟单元30被配置为随着选择信号SEL的值增加而具有更长的延迟时，可以补偿由操作环境中的变化减少的延迟周期。另一方面，当校正电路24以相反次序将位彼此连接时，可以以相反方式补偿延迟周期。

如上所述，根据所需的目的，校正单元24可以以各种方式产生选择信号SEL。因此，可以使用多种算法来补偿操作环境。

图6是在图5的数据延迟电路200中使用的操作信号的时序图。

参考图6，当时钟使能信号CK_EN为逻辑高时，时钟振荡单元10振荡并产生输出时钟信号CKO。在计数预定时间周期中产生的时钟信号脉冲数时，与输出时钟信号CKO同步地移位计数寄存器25。在时钟使能信号CK_EN从高逻辑电平转变为低逻辑电平之后，可以从计数寄存器25的结果值中获取对于预定时钟使能时间产生的时钟信号脉冲数。可以预测由时钟振荡单元10产生的输出时钟信号CKO的频率，并且可以基于计数寄存器25的结果值选择延迟元件。在时钟监控之后，时钟使能信号CK_EN变为逻辑低，因此时钟振荡单元10停止振荡。与时钟信号C_CLK同步，将计数寄存器25的输出信号CNT_O存储在捕获寄存器23中。校正电路24基于捕获寄存器23的输出信号CAP_O执行校正操作，产生校正信号COMP_O，并对应地将校正信号COMP_O连接到用于延迟单元30的选择信号SEL。如上所述，根据操作环境的需要，校正电路24可以以各种方式产生选择信号SEL。因此，可以应用补偿操作环境的各种算法。

图7图示了根据本发明的示范性实施例的、应用于半导体芯片的输入焊盘40的数据延迟电路300的方框图。

图8图示了根据本发明的示范性实施例的、应用于半导体芯片的输出焊盘50的数据延迟电路的方框图。

参考图7和图8，通过考虑半导体芯片之间的延迟信号，将通过输入焊盘40输入的信号的延迟周期校正到期望长度。当需要重新调节经由输出焊盘50传输到另一半导体芯片的信号的延迟量时，也相应地校正延迟信号。当通过具有半导体芯片的印制电路板(PCB)(未示出)传输信号时，信号被输出焊盘50、PCB、以及输入焊盘40所延迟。因此，如果延迟信号的周期不在操作范围之内，半导体芯片就不能正常操作。在这点上，当在输入焊盘40或输出焊盘50上实现适合于操作环境的延迟电路时，可以消除由于依赖于操作环境中的变化的延迟信号而导致的半导体的不稳定操作的可能性。已经参考图3和图5描述了控制数据延迟周期的方法。当使用根据本发明的示范性实施例的延迟电路时，可以自动地调节需要由输入焊盘40和输出焊盘50调节的数据的延迟周期。例如，当半导体芯片中的延迟周期由于半导体芯片的操作环境而变得较长时，当将信号相对较快地输入到输入端子时，可以选择具有较大的延迟周期的延迟通路。相反，当将信号相对较慢地从信号输入端子输入时，可以选择具有较小延迟周期的延迟通路。

图9图示了根据本发明的示范性实施例的、使用外部冷却风扇90的数据延迟电路500的方框图。

换句话说，延迟选择控制单元20不仅产生用于延迟单元30的选择信号SEL，还向半导体芯片的外部输出选择信号SEL。在示范性实施例中，延迟选择控制单元20通过控制冷却风扇90和温度控制装置(未示出)而调节延迟信号的延迟为以便具有期望的延迟周期。

参考图9，校正电路24监控时钟振荡单元10的输出时钟信号CKO，并产生用于延迟单元30的延迟元件的选择信号SEL。此外，校正电路24产生用于控制外部冷却风扇90将操作温度保持在预定范围之内的信号。因此，校正电路24可以通过温度补偿和延迟元件选择而产生具有期望延迟周期的延迟信号。可以减少所选择的延迟元件数，并且通过如上所述额外地控制外部冷却风扇90可以按照需要调节输入数据的延迟周期。

图10是控制根据本发明的示范性实施例的存储卡600的输入数据和输出数据的延迟周期的示例的方框图。

参考图10，将根据本发明的示范性实施例的延迟控制电路应用于存储卡600。近来，存储卡在输入和输出数据的延迟信号的延迟周期之间的互操作性(interoperability)方面受到大量关注。由于存储卡内部补偿输入和输出信号的延迟周期，因此不需要复杂的控制。通常，存储卡的输入和输出信号包括数据信号、时钟信号、以及读/写控制信号。输入和输出信号的延迟周期可以根据生产工艺、操作电压、和操作温度而变化。此外，由于各个公司生产的存储卡和存储主机之间的互操作性非常重要，所以在保证稳定的操作中，输入和输出信号的延迟是非常重要的因素。当在存储卡的输入和输出焊盘中使用根据本发明的示范性实施例的数据延迟电路时，可以没有来自CPU的介入而监控操作环境，并且可以如愿地自动产生延迟信号。

此外，参考图10，存储卡600包括分开地提供的输入延迟单元30和输出延迟单元31。因此，在示范性实施例中，存储卡600分开地控制经由存储卡600的输入和输出焊盘(未示出)输入和输出的信号的延迟周期。输入延迟单元30和输出延迟单元31分别使用由延迟选择控制单元26产生的输入延迟选择信号SEL_IN和输出延迟选择信号SEL_OUT来控制输入和输出信号的延迟周期。上面已经关于延迟选择控制单元20参考图3和图5描述了延迟选择控制单元26的控制方法。

图11是图示根据本发明实施例的数据延迟方法700的流程图。

参考图11，当在使能控制信号之后操作环境变化时，确定用于延迟单元的选择信号是否需要被更新(操作720)，以及如果需要则测量操作环境中的变化(操作730)。在测量了操作环境中的变化之后，将操作环境中的变化量转化成延迟单元的控制信号(操作740)。将产生的控制信号连接到用于延迟单元的选择信号，以便选择包括在延迟单元中的多个延迟通路之一(操作750)。选择的延迟通路延迟数据信号(操作760)。每当延迟单元的选择信号需要根据操作环境中的变化而更新时，重复上面的处理。

图12是更详细地图示根据本发明的示范性实施例的、诸如图11中图示的数据延迟方法的数据延迟方法800的流程图。

参考图12，当确定用于延迟单元的选择信号需要被更新时(操作820)，初始化时钟振荡单元10的时钟频率监控电路(未示出)，并且使能时钟振荡单元10(操作830)。在监控了时钟振荡单元10的输出时钟信号CKO的频率之后(操作840)，禁用时钟振荡单元10(操作850)，并且更新捕获寄存器23(操作860)。基于捕获寄存器23的输出执行校正操作(操作870)，并产生延迟选择信号(操作880)。此后，每当用于延迟单元的选择信号需要根据操作环境中的变化而被更新时，重复上面的处理。

如上所述，本发明的示范性实施例可以使用时钟振荡单元10从多个延迟通路中自动地选择期望的延迟通路，该时钟振荡单元依赖于操作环境中的变化产生时钟信号，由此控制数据的延迟周期。

如上所述，当设计半导体芯片时，本发明的示范性实施例可以产生期望的延迟值，而不考虑包括在半导体设备中的半导体芯片的操作环境(诸如温度、电压和生产工艺)的变化。此外，本发明的示范性实施例可以选择性地控制与外部系统的接口条件。在这点上，可以生产可以在各种模式和环境中稳定操作的产品。

虽然已经参考本发明的示范性实施例具体地示出并描述了本发明，但是本领域技术人员应该懂得，在不偏离如由所附权利要求书所限定的本发明的精神和范围的条件下，可以对其作出形式和细节上的各种变化。

Claims (21)

1.一种数据延迟电路，包括：

振荡单元，感测操作环境中的变化，并根据所感测的操作环境中的变化而产生具有可变频率的时钟信号；

延迟单元，通过多个延迟元件和选择器延迟数据信号；以及

延迟选择控制单元，将时钟振荡单元产生的时钟信号中的变化转化为用于控制所述延迟单元的控制信号。

2.如权利要求1所述的电路，其中所述时钟振荡单元是环形振荡器，其在数据延迟电路的操作温度增加时产生具有较低频率的时钟信号。

3.如权利要求1所述的电路，其中所述延迟选择控制单元包括时钟计数寄存器，其与由所述时钟振荡单元产生的时钟信号同步地对时钟信号的时钟信号脉冲数进行计数。

4.如权利要求1所述的电路，其中所述延迟选择控制单元包括移位寄存器，其与由所述时钟振荡单元产生的时钟信号同步地移位逻辑“0”或逻辑“1”。

5.如权利要求1所述的电路，其中所述延迟选择控制单元产生用于所述延迟单元的选择信号以将数据信号延迟预定时间周期，而不考虑半导体的生产工艺、操作温度和操作电压。

6.如权利要求1所述的电路，其中所述操作环境中的变化包括半导体的生产工艺、操作温度和操作电压中的任何一个。

7.一种数据延迟方法，包括：

感测操作环境中的变化；

响应所感测的变化而产生控制信号；

响应所述控制信号而选择多个延迟信号之一；以及

使用所选择的延迟信号延迟数据。

8.如权利要求7所述的方法，其中感测操作环境中的变化包括根据所感测的操作环境中的变化而产生具有一频率的时钟信号。

9.如权利要求7所述的方法，其中所述产生控制信号包括与所述时钟信号同步地将移位寄存器的最低有效位(LSB)移位到较高的寄存器，以便测量时钟信号的频率。

10.如权利要求7所述的方法，其中所述产生控制信号包括与时钟信号同步地对所述时钟信号的时钟信号脉冲数进行计数。

11.如权利要求7所述的方法，其中所述产生控制信号包括通过捕获和校正所感测的变化产生控制信号。

12.如权利要求11所述的方法，其中校正所感测的变化包括通过逻辑组合将所感测的变化分配给对应的位数以形成控制信号的多个位或忽视所感测的变化。

13.如权利要求7所述的方法，其中所述操作环境中的变化包括半导体的生产工艺、操作温度和操作电压中的任何一个。

14.一种用于控制冷却风扇的旋转速度的电路，该电路包括：

时钟振荡单元，感测操作环境的变化，并根据所感测的操作环境中的变化产生具有可变频率的时钟信号；

冷却风扇，通过输入到其的控制信号控制该冷却风扇的旋转速度；以及

控制单元，将所述时钟振荡单元产生的所述时钟信号中的变化转化成输入到所述冷却风扇的控制信号。

15.如权利要求14所述的电路，其中所述控制单元产生用于当操作环境的温度增加时增加所述冷却风扇的控制速度的控制信号。

16.如权利要求14所述的电路，其中所述操作环境中的变化包括半导体的生产工艺、操作温度和操作电压中的任何一个。

17.一种存储卡，包括：

时钟振荡单元，感测操作环境中的变化，并根据所感测的操作环境中的变化产生具有可变频率的时钟信号；

输入延迟单元，通过多个延迟元件和选择器延迟输入数据信号；

输出延迟单元，通过多个延迟元件和选择器延迟输出数据信号；以及

延迟选择控制单元，将所述时钟振荡单元产生的时钟信号中的变化转化成所述输入延迟单元和所述输出延迟单元的控制信号。

18.如权利要求17所述的存储卡，其中所述时钟振荡单元是环形振荡器，其在操作环境的温度增加时产生具有较低频率的时钟信号。

19.如权利要求17所述的存储卡，其中所述输入延迟单元延迟从存储器主机输入到存储卡的时钟信号、数据信号或控制信号。

20.如权利要求17所述的存储卡，其中所述输出延迟单元延迟从存储卡输出到存储器主机的数据信号。

21.如权利要求17所述的存储卡，其中所述操作环境中的变化包括半导体的生产工艺、操作温度和操作电压中的任何一个。

Images