TWI459721B - 閘式電壓控制振盪器與時脈資料回復電路 - Google Patents

閘式電壓控制振盪器與時脈資料回復電路 Download PDF

Info

Publication number
TWI459721B
TWI459721B TW101100138A TW101100138A TWI459721B TW I459721 B TWI459721 B TW I459721B TW 101100138 A TW101100138 A TW 101100138A TW 101100138 A TW101100138 A TW 101100138A TW I459721 B TWI459721 B TW I459721B
Authority
TW
Taiwan
Prior art keywords
signal
delay unit
input
gate
clock
Prior art date
Application number
TW101100138A
Other languages
English (en)
Other versions
TW201330511A (zh
Inventor
Po Shing Yu
Chia Hsiang Chang
Ting Hao Wang
Original Assignee
Global Unichip Corp
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Global Unichip Corp, Taiwan Semiconductor Mfg filed Critical Global Unichip Corp
Priority to TW101100138A priority Critical patent/TWI459721B/zh
Priority to CN201210144224.0A priority patent/CN103187972B/zh
Priority to US13/723,430 priority patent/US8952760B2/en
Priority to JP2012278849A priority patent/JP5385449B2/ja
Publication of TW201330511A publication Critical patent/TW201330511A/zh
Application granted granted Critical
Publication of TWI459721B publication Critical patent/TWI459721B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/36—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of semiconductors, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/24—Automatic control of frequency or phase; Synchronisation using a reference signal directly applied to the generator

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Pulse Circuits (AREA)
  • Manipulation Of Pulses (AREA)
  • Electronic Switches (AREA)

Description

閘式電壓控制振盪器與時脈資料回復電路
本發明係有關於時脈資料回復電路，且特別有關於閘式電壓控制振盪器。
時脈與資料回復(Clock and Data Recovery，CDR)電路係用來從輸入資料中擷取出與輸入資料之相位同步的時脈(Clock)，並根據相位同步資訊進行資料再生。
第1a圖所示為先前技術中時脈與資料回復電路10的示意圖，時脈與資料回復電路10包括邊緣偵測電路(Edge Detector)110、閘式電壓控制振盪器(Gated Voltage Controlled Oscillator，GVCO)120以及D型正反器(D Flip-Flop，DFF)130。邊緣偵測電路110包括延遲器112、異或閘(Exclusive Or Gate，XOR)114以及反相器116。邊緣偵測電路110接收輸入資料DI並根據輸入資料DI產生與輸入資料DI的上升相位或下降相位同步的閘控訊號(Gating Signal)GS。閘式電壓控制振盪器120根據閘控訊號GS執行即時相位重對準(instantaneous phase realignment)，振盪出對應輸入資料DI的時脈CLK。D型正反器130自閘式電壓控制振盪器120接收時脈CLK並根據時脈CLK自輸入資料DI中回復資料以輸出回復資料DO。
第1b圖所示為第1a圖之時脈與資料回復電路10的一個例子的波形時序圖。其中波形1為輸入資料DI的波形，波形2為第1a圖之延遲器112將輸入資料DI延遲T/2時間後的輸出波形。波形3為第1a圖之異或閘114的輸出波形，波形3的脈衝(Pulse)係對應輸入資料DI的上升邊緣或下降邊緣。波形4為閘控訊號GS的波形，其為波形3的反向。波形5為第1a圖之閘式電壓控制振盪器120的輸出波形，也就是時脈CLK的波形。
第1c圖所示為第1a圖之閘式電壓控制振盪器120的示意圖。傳統上閘式電壓控制振盪器120包括反及閘(NAND Gate)122以及反相器124-1～124-n，反及閘122一輸入端接收閘控訊號GS，另一輸入端耦接至閘式電壓控制振盪器120的輸出端，反及閘122之輸出端耦接至串聯連接的反相器124-1～124-n，串聯連接的反相器124-1～124-n形成一延遲單元。第1d圖所示為第1c圖之反及閘122的一個例子的電路圖。從第1d圖所示之電路可以得知當反及閘122操作時會有不對稱的情形發生。
除此之外，以反及閘來實現閘式電壓控制振盪器容易造成輸出的時脈有不必要的抖動，而為了解決時脈有不必要的抖動，通常會提高反及閘的頻寬，但一般的CMOS製程中頻寬有所極限，且提高頻寬便需要提高操作電流並增大電路面積。
有鑑於此，本發明藉由多工器(multiplexer)取代傳統閘式電壓控制振盪器的反及閘。
本發明一實施例提供一種閘式電壓控制振盪器，接收一閘控訊號，並根據該閘控訊號輸出具有與該閘控訊號相對應之頻率的一振盪訊號，包括：一延遲單元，具有第一端與第二端；以及一多工器，其具有第一輸入端、第二輸入端、選擇訊號端以及輸出端，其中該第一輸入端與該選擇訊號端耦接至該閘控訊號，該第二輸入端耦接至該延遲單元的該第一端，該輸出端輸出該振盪訊號並耦接至該延遲單元的該第二端，該延遲單元延遲該振盪訊號並輸出至該第二輸入端，且該多工器根據該閘控訊號選擇輸出該第一輸入端或該第二輸入端的訊號。
本發明另一實施例提供一種時脈資料回復電路，接收一輸入資料，並根據與該輸入資料之相位同步的一時脈以及該輸入資料輸出一回復資料，包括：一邊緣偵測電路，接收該輸入資料並輸出一閘控訊號；一閘式電壓控制振盪器，接收該閘控訊號並輸出該時脈，包括：一延遲單元，具有第一端與第二端；以及一多工器，其具有第一輸入端、第二輸入端、選擇訊號端以及輸出端，其中該第一輸入端與該選擇訊號端耦接至該閘控訊號，該第二輸入端耦接至該延遲單元的該第一端，該輸出端輸出該時脈並耦接至該延遲單元的該第二端，該延遲單元延遲該振盪訊號並輸出至該第二輸入端，且該多工器根據該閘控訊號選擇輸出該第一輸入端或該第二輸入端的訊號；以及一D型正反器，接收該輸入資料與該時脈並輸出該回復資料。
以下說明為本發明的實施例。其目的是要舉例說明本發明一般性的原則，不應視為本發明之限制，本發明之範圍當以申請專利範圍所界定者為準。
第2圖所示為依據本發明一實施例之閘式電壓控制振盪器20的示意圖。
閘式電壓控制振盪器20包括多工器210以及延遲單元220。延遲單元220包括複數個串聯連接的反相器220-1～220-n。須注意的是，延遲單元220並不侷限於反相器，也可以使用其他元件實現，例如延遲單元220可為緩衝器。多工器210為二選一的多工器，其具有輸入端IN0與IN1、選擇訊號端S以及輸出端O，並根據選擇訊號端S所接收到的選擇訊號選擇輸出輸入端IN0或輸入端IN1的訊號，例如當選擇訊號為低電位(邏輯‘0’)時，多工器210輸出輸入端IN0的訊號，當選擇訊號為高電位(邏輯‘1’)時，多工器210輸出輸入端IN1的訊號。
在本實施例中，多工器210的輸入端IN0耦接至閘控訊號GS，輸入端IN1耦接至延遲單元220的輸出端，多工器210的選擇訊號端S耦接至輸入端IN0，也就是說選擇訊號端S與輸入端IN0同樣接收閘控訊號GS。多工器210根據閘控訊號GS選擇輸出輸入端IN0的訊號或輸入端IN1的訊號。因此，當多工器210接收到閘控訊號GS的下降邊緣時，其直接輸出閘控訊號GS，當多工器210接收到閘控訊號GS的上升邊緣時，其輸出經過延遲單元220延遲的訊號，因此產生振盪訊號OS。
第3圖所示為閘式電壓控制振盪器20的多工器210的一個例子電路圖。其中端點INSP/INSN為選擇訊號端S，端點IN0P/IN0N為輸入端IN0，端點IN1P/IN1N為輸入端IN1，端點OUTP/OUTN為輸出端O。當多工器210接收到閘控訊號GS的下降邊緣時，端點INSP為低電位，端點INSN為高電位，金氧半導體(Metal oxide semiconductor，MOS)元件M1關閉，MOS元件M2導通；當多工器210接收到閘控訊號GS的上升邊緣時，端點INSP為高電位，端點INSN為低電位，MOS元件M1導通，MOS元件M2關閉。因此，在以如第2圖所示之多工器210來實現閘式電壓控制振盪器時，其對稱性較如第1d圖所示之反及閘佳。
第4圖所示為依據本發明實施例之時脈資料回復電路40的示意圖。時脈資料回復電路40包括邊緣偵測電路410、閘式電壓控制振盪器420以及D型正反器430。邊緣偵測電路410接收輸入資料DI並根據輸入資料DI產生與輸入資料DI的上升相位或下降相位同步的閘控訊號GS。閘式電壓控制振盪器420根據閘控訊號GS執行即時相位重對準，振盪出對應輸入資料DI的時脈CLK。D型正反器430自閘式電壓控制振盪器420接收時脈CLK並根據時脈CLK自輸入資料DI中回復資料以輸出回復資料DO。
閘式電壓控制振盪器420與第2圖之電壓控制振盪器20相同，包括多工器210以及延遲單元220。多工器210的輸入端IN0耦接至閘控訊號GS，輸入端IN1耦接至延遲單元220的輸出端，多工器210的選擇訊號端S耦接至輸入端IN0，也就是說選擇訊號端S耦接至閘控訊號GS。多工器210根據閘控訊號GS選擇輸出輸入端IN0的訊號或輸入端IN1的訊號。因此，當多工器210接收到閘控訊號GS的下降邊緣時，其直接輸出閘控訊號GS，當多工器210接收到閘控訊號GS的上升邊緣時，其輸出經過延遲單元220延遲的訊號，因此產生時脈CLK。須注意的是，雖然本實施例之選擇訊號端S耦接至輸入端IN0，但本發明並不侷限於此，選擇訊號端S也可耦接至輸入端INI再一起耦接至閘控訊號GS，且輸入端IN0端耦接至延遲單元220的輸出端，端看前端的邊緣偵測電路410如何設計。
綜上所述，本發明揭露了以多工器實現的閘式電壓控制振盪器以及包括此閘式電壓控制振盪器的時脈資料回復電路，除此之外，本發明之閘式電壓控制振盪器的電路相較於先前技術中以反及閘實現的閘式電壓控制振盪器具有更佳的對稱性。
以上所述為實施例的概述特徵。所屬技術領域中具有通常知識者應可以輕而易舉地利用本發明為基礎設計或調整以實行相同的目的和/或達成此處介紹的實施例的相同優點。所屬技術領域中具有通常知識者也應了解相同的配置不應背離本創作的精神與範圍，在不背離本創作的精神與範圍下他們可做出各種改變、取代和交替。說明性的方法僅表示示範性的步驟，但這些步驟並不一定要以所表示的順序執行。可另外加入、取代、改變順序和/或消除步驟以視情況而作調整，並與所揭露的實施例精神和範圍一致。
1、2、3、4、5．．．波型
10、40．．．時脈與資料回復電路
110、410．．．邊緣偵測電路
112．．．延遲器
114．．．異或閘
116、124-1、124-2、...、124-n、220-1、220-2、...、220-n．．．反相器
120、20、420．．．閘式電壓控制振盪器
122．．．反及閘
130、430．．．D型正反器
210．．．多工器
220．．．延遲單元
220-1～220-n．．．反相器
CLK．．．時脈
CS．．．電流源
Da、Dna、Db、Dnb、IN0P、IN0N、IN1P、IN1N、INSP、INSN、Vout、OUTP、OUTN．．．端點
DI．．．輸入資料
DO．．．回復資料
GS．．．閘控訊號
IN0、IN1．．．輸入端
M1、M2、M3、M4、M5、N6、Ta、Tna、Tb、Tnb．．．MOS元件
O．．．輸出端
OS．．．振盪訊號
R1、R2、R3、R4．．．電阻
S．．．選擇訊號端
XOR．．．異或閘
第1a圖所示為先前技術中時脈與資料回復電路的示意圖；
第1b圖所示為第1a圖之時脈與資料回復電路的一個例子的時序圖；
第1c圖所示為第1a圖之閘式電壓控制振盪器的示意圖；
第1d圖所示為第1c圖之反及閘的一個例子的電路圖；
第2圖所示為依據本發明實施例之閘式電壓控制振盪器的示意圖；
第3圖所示為依據本發明實施例之閘式電壓控制振盪器的多工器的電路圖；
第4圖所示為依據本發明實施例之時脈資料回復電路的示意圖。
20．．．閘式電壓控制振盪器
210．．．多工器
220．．．延遲單元
220-1～220-n．．．反相器
GS．．．閘控訊號
IN0、IN1．．．輸入端
S．．．選擇訊號端
O．．．輸出端
OS．．．振盪訊號

Claims (6)

  1. 一種閘式電壓控制振盪器，接收一閘控訊號，並根據該閘控訊號輸出具有與該閘控訊號相對應之頻率的一振盪訊號，包括：一延遲單元，具有第一端與第二端；以及一多工器，其具有第一輸入端、第二輸入端、選擇訊號端以及輸出端，其中該第一輸入端與該選擇訊號端耦接至該閘控訊號，該第二輸入端耦接至該延遲單元的該第一端，該輸出端輸出該振盪訊號並耦接至該延遲單元的該第二端，該延遲單元延遲該振盪訊號並輸出至該第二輸入端，且該多工器根據該閘控訊號選擇輸出該第一輸入端或該第二輸入端的訊號，其中該第一輸入端直接連接該選擇訊號端。
  2. 如申請專利範圍第1項所述之閘式電壓控制振盪器，其中該延遲單元包括至少一個反相器，當該延遲單元之反相器為複數時，以串聯方式連接。
  3. 如申請專利範圍第1項所述之閘式電壓控制振盪器，其中該延遲單元包括至少一個緩衝器，當該延遲單元之緩衝器為複數時，以串聯方式連接。
  4. 一種時脈資料回復電路，接收一輸入資料，並根據與該輸入資料之相位同步的一時脈以及該輸入資料輸出一回復資料，包括：一邊緣偵測電路，接收該輸入資料並輸出一閘控訊號；一閘式電壓控制振盪器，接收該閘控訊號並輸出該時脈，包括： 一延遲單元，具有第一端與第二端；以及一多工器，其具有第一輸入端、第二輸入端、選擇訊號端以及輸出端，其中該第一輸入端與該選擇訊號端耦接至該閘控訊號，該第二輸入端耦接至該延遲單元的該第一端，該輸出端輸出該時脈並耦接至該延遲單元的該第二端，該延遲單元延遲該振盪訊號並輸出至該第二輸入端，且該多工器根據該閘控訊號選擇輸出該第一輸入端或該第二輸入端的訊號；以及一D型正反器，接收該輸入資料與該時脈並輸出該回復資料，其中該第一輸入端直接連接該選擇訊號端。
  5. 如申請專利範圍第4項所述之時脈資料回復電路，其中該延遲單元包括至少一個反相器，當該延遲單元之反相器為複數時，以串聯方式連接。
  6. 如申請專利範圍第4項所述之時脈資料回復電路，其中該延遲單元包括至少一個緩衝器，當該延遲單元之緩衝器為複數時，以串聯方式連接。
TW101100138A 2012-01-03 2012-01-03 閘式電壓控制振盪器與時脈資料回復電路 TWI459721B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW101100138A TWI459721B (zh) 2012-01-03 2012-01-03 閘式電壓控制振盪器與時脈資料回復電路
CN201210144224.0A CN103187972B (zh) 2012-01-03 2012-05-10 门式电压控制振荡器与时钟脉冲数据回复电路
US13/723,430 US8952760B2 (en) 2012-01-03 2012-12-21 Gated voltage-controlled oscillator and clock and data recovery circuit
JP2012278849A JP5385449B2 (ja) 2012-01-03 2012-12-21 ゲート電圧制御発振器およびクロックデータ再生回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101100138A TWI459721B (zh) 2012-01-03 2012-01-03 閘式電壓控制振盪器與時脈資料回復電路

Publications (2)

Publication Number Publication Date
TW201330511A TW201330511A (zh) 2013-07-16
TWI459721B true TWI459721B (zh) 2014-11-01

Family

ID=48678956

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101100138A TWI459721B (zh) 2012-01-03 2012-01-03 閘式電壓控制振盪器與時脈資料回復電路

Country Status (4)

Country Link
US (1) US8952760B2 (zh)
JP (1) JP5385449B2 (zh)
CN (1) CN103187972B (zh)
TW (1) TWI459721B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6032082B2 (ja) * 2013-03-25 2016-11-24 富士通株式会社 受信回路及び半導体集積回路
CN105281749A (zh) * 2015-10-30 2016-01-27 中国电子科技集团公司第四十四研究所 一种光-频率转换电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4158465B2 (ja) * 2002-09-10 2008-10-01 日本電気株式会社 クロック再生装置、および、クロック再生装置を用いた電子機器
US7494066B2 (en) * 2003-12-19 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR100603180B1 (ko) * 2004-08-06 2006-07-20 학교법인 포항공과대학교 주파수 트래킹 기법을 이용한 씨모오스 버스트 모드 클럭데이터 복원 회로
US7667544B2 (en) * 2006-01-12 2010-02-23 Yokogawa Electric Corporation Clock reproducing apparatus
JP4892981B2 (ja) * 2006-01-12 2012-03-07 横河電機株式会社 クロック再生装置
KR100675009B1 (ko) * 2006-02-01 2007-01-29 삼성전자주식회사 데이터 지연 조절 회로 및 방법
CN101478308B (zh) * 2009-01-13 2011-03-30 北京时代民芯科技有限公司 基于延时锁定环的可配置频率合成电路
JP5494252B2 (ja) * 2009-09-11 2014-05-14 ソニー株式会社 同期発振器、クロック再生装置、クロック分配回路、およびマルチモード注入回路

Also Published As

Publication number Publication date
JP2013141223A (ja) 2013-07-18
US8952760B2 (en) 2015-02-10
CN103187972A (zh) 2013-07-03
CN103187972B (zh) 2015-09-30
TW201330511A (zh) 2013-07-16
US20130169326A1 (en) 2013-07-04
JP5385449B2 (ja) 2014-01-08

Similar Documents

Publication Publication Date Title
TWI442704B (zh) 用以在一特定時間間隔過程中計數輸入脈衝之裝置
US9092013B2 (en) Time-to-digital converter
US8686764B2 (en) Edge selection techniques for correcting clock duty cycle
US9054681B2 (en) High speed duty cycle correction and double to single ended conversion circuit for PLL
JP4751178B2 (ja) 同期型半導体装置
JP4451355B2 (ja) グリッチを誘発しないクロックスイッチング回路
JP6158447B1 (ja) 高ジッタ耐性および高速位相ロッキングを有するクロック・データリカバリ
US7990294B2 (en) Parallel-serial conversion circuit and data receiving system
US8736340B2 (en) Differential clock signal generator
JP6264852B2 (ja) タイミング調整回路および半導体集積回路装置
US20150268633A1 (en) System and method for a time-to-digital converter
US9337817B2 (en) Hold-time optimization circuit and receiver with the same
US7622978B2 (en) Data holding circuit and signal processing circuit
TWI459721B (zh) 閘式電壓控制振盪器與時脈資料回復電路
WO2016150182A1 (zh) 一种锁相环中的时间数字转换器
US6886106B2 (en) System and method for controlling a multiplexer for selecting between an input clock and an input duty-cycle-corrected clock and outputting the selected clock and an enable signal
JP2011166232A (ja) 位相検出回路およびｐｌｌ回路
CN112468117A (zh) 时钟发生电路
KR20160109028A (ko) 듀티 보정 회로 및 그를 포함하는 이미지 센싱 장치
JP2015119307A (ja) 弛張発振器
JP2009194560A (ja) 分周回路
JP5813588B2 (ja) スイッチ制御回路、および、スイッチ装置
Chung et al. A wide-range all-digital duty-cycle corrector with output clock phase alignment in 65nm CMOS technology
JP2013196011A (ja) クロック切替回路
KR20060077112A (ko) 주파수 더블러