TWI757819B - 延遲控制裝置和可調延遲裝置 - Google Patents

延遲控制裝置和可調延遲裝置 Download PDF

Info

Publication number
TWI757819B
TWI757819B TW109126719A TW109126719A TWI757819B TW I757819 B TWI757819 B TW I757819B TW 109126719 A TW109126719 A TW 109126719A TW 109126719 A TW109126719 A TW 109126719A TW I757819 B TWI757819 B TW I757819B
Authority
TW
Taiwan
Prior art keywords
terminal
node
coupled
transistor
output
Prior art date
Application number
TW109126719A
Other languages
English (en)
Other versions
TW202206963A (zh
Inventor
周彥佑
Original Assignee
華邦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司 filed Critical 華邦電子股份有限公司
Priority to TW109126719A priority Critical patent/TWI757819B/zh
Priority to CN202011077721.4A priority patent/CN114070272A/zh
Priority to US17/369,788 priority patent/US11588478B2/en
Publication of TW202206963A publication Critical patent/TW202206963A/zh
Application granted granted Critical
Publication of TWI757819B publication Critical patent/TWI757819B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/131—Digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H03K2005/00058—Variable delay controlled by a digital setting

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)

Abstract

一種延遲控制裝置，用於控制一延遲電路，並包括：一振盪器、一計數器，以及一輸出控制電路。振盪器係根據一外部時脈信號來產生一內部時脈信號。計數器係根據內部時脈信號來產生一累計信號，其中計數器係由外部時脈信號來選擇性地進行重設。輸出控制電路係根據累計信號來產生一延遲指示信號，其中延遲電路之一延遲時間係根據延遲指示信號來進行調整。

Description

延遲控制裝置和可調延遲裝置
本發明係關於一種延遲控制裝置，特別係關於一種可最佳化延遲時間之延遲控制裝置。
在一般延遲電路中，由於有製程(Process)、電壓(Voltage)，以及溫度(Temperature)之變異(以下簡稱為「PVT變異」)，所產生的延遲時間存在明顯的變異。為了解決此問題，一種可以感測PVT變異的延遲電路被提出。然而，這樣的延遲電路仍然無法改善不同位置處的電路會產生不一致之延遲時間的問題，此非理想特性將造成相關電路之整體效能下滑。舉例來說，於記憶體裝置中，若採用習知的延遲電路，多個記憶庫(bank)的延遲時間(例如列控制器至行控制器傳輸延遲，tRCD)可能存在明顯的變異，為此需要將延遲時間的規格設定地更大，導致資料的輸出缺乏效率。為了改善此問題，一種具有多個分散式的振盪器的延遲電路被提出，然而這些振盪器的輸入與輸出均耦接至計數器，導致所產生的延遲時間仍受到PVT變異而影響。有鑑於此，勢必要提出一種全新之解決方案，以克服先前技術所面臨之問題。
本發明提出一種延遲控制裝置與可調延遲裝置，其振盪器與計數器均耦接至外部時脈信號，藉此可避免PVT變異的影響與對不同位置處的電路所產生之不同延遲時間進行補償，以解決先前技術所面臨之問題。
在較佳實施例中，本發明提出一種延遲控制裝置，用於控制一延遲電路，並包括：一振盪器，根據一外部時脈信號來產生一內部時脈信號；一計數器，根據該內部時脈信號來產生一累計信號，其中該計數器係由該外部時脈信號來選擇性地進行重設；以及一輸出控制電路，根據該累計信號來產生一延遲指示信號，其中該延遲電路之一延遲時間係根據該延遲指示信號來進行調整。
在另一較佳實施例中，本發明提出一種可調延遲裝置，包括：一振盪器，根據一外部時脈信號來產生一內部時脈信號；一計數器，根據該內部時脈信號來產生一累計信號，其中該計數器係由該外部時脈信號來選擇性地進行重設；一輸出控制電路，根據該累計信號來產生一延遲指示信號；以及一延遲電路，其中該延遲電路之一延遲時間係根據該延遲指示信號來進行調整。
根據本發明所提出的延遲控制裝置與可調延遲裝置，其振盪器耦接至外部時脈信號，且計數器由外部時脈信號來選擇性地進行重設，藉此，即使存在PVT變異或位於不同位置，延遲控制裝置仍可最佳化延遲電路之延遲時間，從而可改善相關電路之整體操作性能。
為讓本發明之目的、特徵和優點能更明顯易懂，下文特舉出本發明之具體實施例，並配合所附圖式，作詳細說明如下。
在說明書及申請專利範圍當中使用了某些詞彙來指稱特定的元件。本領域技術人員應可理解，硬體製造商可能會用不同的名詞來稱呼同一個元件。本說明書及申請專利範圍並不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的準則。「大致」一詞則是指在可接受的誤差範圍內，本領域技術人員能夠在一定誤差範圍內解決所述技術問題，達到所述基本之技術效果。此外，「耦接」一詞在本說明書中包含任何直接及間接的電性連接手段。
第1圖係顯示根據本發明一實施例所述之延遲控制裝置100之示意圖。延遲控制裝置100可以應用於一電子裝置當中，例如：一行動裝置或是一記憶體裝置，但亦不僅限於此。如第1圖所示，延遲控制裝置100係用於控制一延遲電路199，並包括振盪器110、計數器120，以及輸出控制電路130。振盪器110係根據外部時脈信號EXCK來產生內部時脈信號INCK。必須注意的是，外部時脈信號EXCK之頻率和週期係預先決定，其不會因為相關電路之PVT變異而發生改變。計數器120係根據內部時脈信號INCK來產生一累計信號SA，其中計數器120可由外部時脈信號EXCK來選擇性地進行重設。例如，計數器120之累計信號SA可於外部時脈信號EXCK之每一下降邊緣或每一上升邊緣時被重設為0。輸出控制電路130係根據累計信號SA來產生延遲指示信號SD，其中延遲電路199之延遲時間TD係根據延遲指示信號SD來進行調整。例如，延遲電路199可接收輸入信號(未示出)並輸出輸出信號(未示出)，其中延遲時間TD可定義為輸出信號和輸入信號之間的傳輸延遲時間(Propagation Delay Time)。在一些實施例中，若延遲指示信號SD顯示電路操作速度相對較慢，則延遲電路199之延遲時間TD將會縮短；反之，若延遲指示信號SD顯示電路操作速度相對較快，則延遲電路199之延遲時間TD將會增長。在此設計下，延遲控制裝置100可以自動最佳化延遲電路199之延遲時間TD，即使在有PVT變異之情況下，其依然可有效改善相關電路之整體操作性能。
以下實施例將介紹延遲控制裝置100之細部電路結構。必須理解的是，這些圖式和敘述僅為舉例，而非用於限制本發明之範圍。
第2圖係顯示根據本發明一實施例所述之振盪器110之示意圖。在第2圖之實施例中，振盪器110包括反及閘(NAND Gate)140、第一反相器(Inverter)151，以及第二反相器152。反及閘140被配置為耦接至第一節點N1與接收外部時脈信號EXCK，並對第一節點N1上的值與外部時脈信號EXCK實現邏輯「與非」運算，而反及閘140之輸出端係耦接至第二節點N2。第一反相器151之輸入端係耦接至第二節點N2，而第一反相器151之輸出端係耦接至第三節點N3。第二反相器152之輸入端係耦接至第三節點N3，而第二反相器152之輸出端係耦接至第一節點N1以輸出內部時脈信號INCK。亦即，第二反相器152之輸出端可直接回授(Feedback)至反及閘140之第二輸入端。必須注意的是，雖然第2圖僅顯示第一反相器151和第二反相器152，但在其他實施例中，振盪器110更可包括彼此串聯之任意偶數個反相器(例如：4個、6個、8個)。
第3圖係顯示根據本發明一實施例所述之計數器120之示意圖。例如，計數器120可由四位元加法器來實施，其中累計信號SA可包括第一位元B1、第二位元B2、第三位元B3，以及第四位元B4。計數器120包括第三反相器153、第一D型正反器161、第二D型正反器162、第三D型正反器163、第四D型正反器164、第一互斥或閘(XOR Gate)171、第二互斥或閘172、第三互斥或閘173、第一及閘(AND Gate)181，以及第二及閘182。
第一D型正反器161具有時脈端、反相重設端、資料端，以及輸出端，其中時脈端係用於接收內部時脈信號INCK，反相重設端係用於接收外部時脈信號EXCK，資料端係耦接至第四節點N4，而輸出端係耦接至第五節點N5以輸出第一位元B1。第三反相器153之輸入端係耦接至第五節點N5，而第三反相器153之輸出端係耦接至第四節點N4。亦即，第一D型正反器161之輸出端可經由第三反相器153回授至第一D型正反器161之資料端。在外部時脈信號EXCK之每一下降邊緣時，第一位元B1皆可被重設為0。
第一互斥或閘171的輸入端耦接至第一D型正反器161與第二D型正反器162，以經由第五節點N5接收第一位元B1，且經由第六節點N6接收第二位元B2，第一互斥或閘171被配置為對第一位元B1與第二位元B2實現邏輯「互斥或」運算，並將運算結果輸出至第七節點N7。第二D型正反器162具有時脈端、反相重設端、資料端，以及輸出端，其中時脈端係用於接收內部時脈信號INCK，反相重設端係用於接收外部時脈信號EXCK，資料端係耦接至第七節點N7，而輸出端係耦接至第六節點N6以輸出第二位元B2。亦即，第二D型正反器162之輸出端可直接回授至第一互斥或閘171之輸入端。在外部時脈信號EXCK之每一下降邊緣時，第二位元B2皆可被重設為0。
第一及閘181被配置為接收第一位元B1與第二位元B2，並對第一位元B1與第二位元B2實現邏輯「與」運算，並將運算結果輸出至第八節點N8。第二互斥或閘172的輸入端耦接至第一及閘181與第三D型正反器163，以經由第八節點N8接收第一及閘181的輸出，且經由第九節點N9接收第三位元B3，第二互斥或閘172被配置為對第一及閘181的輸出與第三位元B3實現邏輯「互斥或」運算，並將運算結果輸出至第十節點N10。第三D型正反器163具有時脈端、反相重設端、資料端，以及輸出端，其中時脈端係用於接收內部時脈信號INCK，反相重設端係用於接收外部時脈信號EXCK，資料端係耦接至第十節點N10，而輸出端係耦接至第九節點N9以輸出第三位元B3。亦即，第三D型正反器163之輸出端可直接回授至第二互斥或閘172之第一輸入端。在外部時脈信號EXCK之每一下降邊緣時，第三位元B3皆會被重設為0。
第二及閘182的輸入端耦接至第一及閘181與第三D型正反器163，以經由第八節點N8接收第一及閘181的輸出，且接收第三位元B3，第二及閘182被配置為對第一及閘181的輸出與第三位元B3實現邏輯「與」運算，並將運算結果輸出至第十一節點N11。第三互斥或閘173的輸入端耦接至第二及閘182與第四D型正反器164，以經由第十一節點N11接收第二及閘182的輸出，且經由第十二節點N12接收第四位元B4，第三互斥或閘173被配置為對第二及閘182的輸出與第四位元B4實現邏輯「互斥或」運算，並將運算結果輸出至第十三節點N13。第四D型正反器164具有時脈端、反相重設端、資料端，以及輸出端，其中時脈端係用於接收內部時脈信號INCK，反相重設端係用於接收外部時脈信號EXCK，資料端係耦接至第十三節點N13，而輸出端係耦接至第十二節點N12以輸出第四位元B4。亦即，第四D型正反器164之輸出端可直接回授至第三互斥或閘173之第一輸入端。在外部時脈信號EXCK之每一下降邊緣時，第四位元B4皆可被重設為0。必須注意的是，本發明並不僅限於此。在另一些實施例中，計數器120可由更多或更少位元之加法器來實施，而累計信號SA之總位元數量亦可對應地調整。
第4圖係顯示根據本發明一實施例所述之輸出控制電路130之示意圖。例如，輸出控制電路130可作為解碼器，而延遲指示信號SD可包括暫時位元BQ、低速位元BS、中速位元BT，以及高速位元BF。在第4圖之實施例中，輸出控制電路130包括：第五D型正反器165、第六D型正反器166、反或閘(NOR Gate)190、第四反相器154，以及第三及閘183。第五D型正反器165具有用於接收第二位元B2的時脈端、用於接收外部時脈信號EXCK的資料端，以及用於輸出暫時位元BQ的輸出端。第六D型正反器166具有用於接收第三位元B3的時脈端、用於接收外部時脈信號EXCK的資料端，以及用於輸出高速位元BF的輸出端。反或閘190用於接收暫時位元BQ與高速位元BF，且對暫時位元BQ與高速位元BF實現邏輯「或非」運算並輸出低速位元BS。第四反相器154之輸入端係用於接收高速位元BF，而輸出端係耦接至第十四節點N14。第三及閘183用於接收暫時位元BQ且耦接至第十四節點N14，以對高速位元BF的反向值與暫時位元BQ實現邏輯「與」運算後輸出中速位元BT。必須注意的是，第五D型正反器165和第六D型正反器166均未使用其(反相)重設端，故暫時位元BQ、低速位元BS、中速位元BT，以及高速位元BF皆不會被重設為0。
在一些實施例中，延遲控制裝置100之位元真值表(Truth Table)可如下列表一所述。
B4 B3 B2 B1 BQ BS BT BF
0 0 0 0 0 1 0 0
0 0 0 1 0 1 0 0
0 0 1 0 1 0 1 0
0 0 1 1 1 0 1 0
0 1 0 0 0或1 0 0 1
0 1 0 1 0或1 0 0 1
0 1 1 0 0或1 0 0 1
0 1 1 1 0或1 0 0 1
1 0 0 0 0或1 0 0 1
1 0 0 1 0或1 0 0 1
1 0 1 0 0或1 0 0 1
1 0 1 1 0或1 0 0 1
1 1 0 0 0或1 0 0 1
1 1 0 1 0或1 0 0 1
1 1 1 0 0或1 0 0 1
1 1 1 1 0或1 0 0 1
表一：延遲控制裝置之位元真值表
根據前述表一，若累計信號SA之二進數位元組合為「0000」或「0001」，則延遲指示信號SD之低速位元BS將為邏輯「1」以顯示電路操作速度相對較慢；若累計信號SA之二進數位元組合為「0010」或「0011」，則延遲指示信號SD之中速位元BT將為邏輯「1」以顯示電路操作速度相對適中；而若累計信號SA之二進數位元組合大於或等於「0100」，則延遲指示信號SD之高速位元BT將皆為邏輯「1」以顯示電路操作速度相對較快。必須理解的是，以上設定僅為舉例說明，其尚可根據不同電路設計需求而進行調整。
第5圖係顯示根據本發明一實施例所述之延遲電路199之示意圖。延遲電路199具有用於接收輸入信號SIN的輸入節點NIN和用於輸出輸出信號SOUT的輸出節點NOUT。延遲電路199之延遲時間TD可與輸出信號SOUT和輸入信號SIN之間之傳輸時間差成正比。在第5圖之實施例中，延遲電路199包括第一電晶體M1、第二電晶體M2、第三電晶體M3、第四電晶體M4、第五電晶體M5、第六電晶體M6、第五反相器155、第六反相器156，以及第七反相器157。例如，第一電晶體M1可為P型金氧半場效電晶體，而第二電晶體M2、第三電晶體M3、第四電晶體M4、第五電晶體M5，以及第六電晶體M6可各自為N型金氧半場效電晶體。
第一電晶體M1、第二電晶體M2與第三電晶體M3串接於供應電位VDD與接地電位VSS之間。第一電晶體M1與第二電晶體M2的控制端均耦接至輸入節點NIN，且輸出節點NOUT耦接至第一電晶體M1與第二電晶體M2之間。詳細來說，第一電晶體M1之第一端(例如：源極)係耦接至供應電位VDD，而第一電晶體M1之第二端(例如：汲極)係耦接至輸出節點NOUT。第二電晶體M2之第一端係耦接至第十五節點N15，而第二電晶體M2之第二端係耦接至輸出節點NOUT。第一電晶體M1和第二電晶體M2可共同形成一邏輯反相器。第三電晶體M3之控制端係用於接收偏壓電位VB，第三電晶體M3之第一端係耦接至接地電位VSS，而第三電晶體M3之第二端係耦接至第十五節點N15。由於偏壓電位VB大致維持於一恆定值，故第三電晶體M3可視為固定電流源。在一些實施例中，第四電晶體M4、第五電晶體M5，以及第六電晶體M6具有不同尺寸，其可作為具有不同電容值之等效電容器。
第四電晶體M4之控制端係耦接至輸出節點NOUT，且第四電晶體M4之第一端與第二端均耦接至第十六節點N16。第五反相器155被配置為接收低速位元BS，且將低速位元BS的反向值輸出至第十六節點N16。藉此，當低速位元BS為邏輯「1」時，第四電晶體M4可提供一較小等效電容值給輸出節點NOUT，以縮短延遲電路199之延遲時間TD。
第五電晶體M5之控制端係耦接至輸出節點NOUT，且第五電晶體M5之第一端與第二端均耦接至第十七節點N17。第六反相器156被配置為接收中速位元BT，且將中速位元BT的反向值輸出至第十七節點N17。藉此，當中速位元BT為邏輯「1」時，第五電晶體M5可提供一適中等效電容值給輸出節點NOUT，以維持延遲電路199之延遲時間TD。
第六電晶體M6之控制端係耦接至輸出節點NOUT，且第六電晶體M6之第一端與第二端均耦接至第十八節點N18。第七反相器157被配置為接收高速位元BF，且將高速位元BF的反向值輸出至第十八節點N18。藉此，當高速位元BF為邏輯「1」時，第六電晶體M6可提供一較大等效電容值給輸出節點NOUT，以增加延遲電路199之延遲時間TD。在一些實施例中，第四電晶體M4、第五電晶體M5，以及第六電晶體M6之等效電容值之比例可為2：5：9，但亦不僅限於此。
第6圖係顯示根據本發明一實施例所述之可調延遲裝置600之示意圖。第6圖和第1圖相似。在第6圖之實施例中，可調延遲裝置600包括振盪器110、計數器120、輸出控制電路130，以及延遲電路199。換言之，可調延遲裝置600包括如第1圖之延遲控制裝置100與延遲電路199。第6圖之可調延遲裝置600之其餘特徵皆與第1圖之延遲控制裝置100類似，故重複的部分不再贅述。
第7圖係顯示根據本發明一實施例所述之記憶體裝置700之示意圖。如第7圖所示，記憶體裝置700包括多個記憶庫BK0~BK7，多個可調延遲裝置600與用以提供外部時脈信號EXCK之外部時脈接墊710。各可調延遲裝置600鄰近地配置於相鄰的兩個記憶庫之間，以對鄰近的記憶庫提供延遲時間TD。這些可調延遲裝置600分別地耦接至外部時脈接墊710以接收外部時脈信號EXCK。
根據本發明所提出的延遲控制裝置100，即使存在PVT變異或位於不同的位置，延遲控制裝置100仍可最佳化延遲電路199之延遲時間TD，從而可改善相關電路之整體操作性能。
值得注意的是，本發明之延遲控制裝置和可調延遲裝置並不僅限於第1-7圖所圖示之狀態。本發明可以僅包括第1-7圖之任何一或複數個實施例之任何一或複數項特徵。換言之，並非所有圖示之特徵均須同時實施於本發明之延遲控制裝置和可調延遲裝置當中。雖然本發明之實施例係使用金氧半場效電晶體為例，但本發明並不僅限於此，本技術領域人士可改用其他種類之電晶體，例如：雙載子接面電晶體(BJT)、接面場效電晶體(JFET)，或是鰭式場效電晶體(FinFET)等等。
在本說明書以及申請專利範圍中的序數，例如「第一」、「第二」、「第三」等等，彼此之間並沒有順序上的先後關係，其僅用於標示區分兩個具有相同名字之不同元件。
本發明雖以較佳實施例揭露如上，然其並非用以限定本發明的範圍，任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100:延遲控制裝置 110:振盪器 120:計數器 130:輸出控制電路 140:反及閘 151:第一反相器 152:第二反相器 153:第三反相器 154:第四反相器 155:第五反相器 156:第六反相器 157:第七反相器 161:第一D型正反器 162:第二D型正反器 163:第三D型正反器 164:第四D型正反器 165:第五D型正反器 166:第六D型正反器 171:第一互斥或閘 172:第二互斥或閘 173:第三互斥或閘 181:第一及閘 182:第二及閘 183:第三及閘 190:反或閘 199:延遲電路 600:可調延遲裝置 700:記憶體裝置 710:外部時脈接墊 B1:第一位元 B2:第二位元 B3:第三位元 B4:第四位元 BF:高速位元 BK0,BK1,BK2,BK3,BK4,BK5,BK6,BK7:記憶庫 BQ:暫時位元 BS:低速位元 BT:中速位元 INCK:內部時脈信號 EXCK:外部時脈信號 M1:第一電晶體 M2:第二電晶體 M3:第三電晶體 M4:第四電晶體 M5:第五電晶體 M6:第六電晶體 N1:第一節點 N2:第二節點 N3:第三節點 N4:第四節點 N5:第五節點 N6:第六節點 N7:第七節點 N8:第八節點 N9:第九節點 N10:第十節點 N11:第十一節點 N12:第十二節點 N13:第十三節點 N14:第十四節點 N15:第十五節點 N16:第十六節點 N17:第十七節點 N18:第十八節點 NIN:輸入節點 NOUT:輸出節點 SA:累計信號 SD:延遲指示信號 SIN:輸入信號 SOUT:輸出信號 TD:延遲時間
第1圖係顯示根據本發明一實施例之延遲控制裝置之示意圖。 第2圖係顯示根據本發明一實施例所述之振盪器之示意圖。 第3圖係顯示根據本發明一實施例所述之計數器之示意圖。 第4圖係顯示根據本發明一實施例之輸出控制電路之示意圖。 第5圖係顯示根據本發明一實施例所述之延遲電路之示意圖。 第6圖係顯示根據本發明一實施例之可調延遲裝置之示意圖。 第7圖係顯示根據本發明一實施例之記憶體裝置之示意圖。
100:延遲控制裝置 110:振盪器 120:計數器 130:輸出控制電路 199:延遲電路 INCK:內部時脈信號 EXCK:外部時脈信號 SA:累計信號 SD:延遲指示信號 TD:延遲時間

Claims (20)

  1. 一種延遲控制裝置，用於控制一延遲電路，並包括： 一振盪器，根據一外部時脈信號來產生一內部時脈信號； 一計數器，根據該內部時脈信號來產生一累計信號，其中該計數器係由該外部時脈信號來選擇性地進行重設；以及 一輸出控制電路，根據該累計信號來產生一延遲指示信號，其中該延遲電路之一延遲時間係根據該延遲指示信號來進行調整。
  2. 如請求項1所述之延遲控制裝置，其中該振盪器包括： 一反及閘，其中該反及閘之第一輸入端係用於接收該外部時脈信號，該反及閘之第二輸入端係耦接至一第一節點，而該反及閘之輸出端係耦接至一第二節點； 一第一反相器，其中該第一反相器之輸入端係耦接至該第二節點，而該第一反相器之輸出端係耦接至一第三節點；以及 一第二反相器，其中該第二反相器之輸入端係耦接至該第三節點，而該第二反相器之輸出端係耦接至該第一節點以輸出該內部時脈信號。
  3. 如請求項1所述之延遲控制裝置，其中該累計信號包括一第一位元、一第二位元、一第三位元，以及一第四位元。
  4. 如請求項3所述之延遲控制裝置，其中該計數器包括： 一第一D型正反器，其中該第一D型正反器之時脈端係用於接收該內部時脈信號，該第一D型正反器之反相重設端係用於接收該外部時脈信號，該第一D型正反器之資料端係耦接至一第四節點，而該第一D型正反器之輸出端係耦接至一第五節點以輸出該第一位元；以及 一第三反相器，其中該第三反相器之輸入端係耦接至該第五節點，而該第三反相器之輸出端係耦接至該第四節點。
  5. 如請求項4所述之延遲控制裝置，其中該計數器更包括： 一第一互斥或閘，其中該第一互斥或閘之第一輸入端係耦接至一第六節點，該第一互斥或閘之第二輸入端係耦接至該第五節點，而該第一互斥或閘之輸出端係耦接至一第七節點；以及 一第二D型正反器，其中該第二D型正反器之時脈端係用於接收該內部時脈信號，該第二D型正反器之反相重設端係用於接收該外部時脈信號，該第二D型正反器之資料端係耦接至該第七節點，而該第二D型正反器之輸出端係耦接至該第六節點以輸出該第二位元。
  6. 如請求項5所述之延遲控制裝置，其中該計數器更包括： 一第一及閘，被配置為接收該第一位元與該第二位元，且該第一及閘之輸出端係耦接至一第八節點； 一第二互斥或閘，其中該第二互斥或閘之第一輸入端係耦接至一第九節點，該第二互斥或閘之第二輸入端係耦接至該第八節點，而該第二互斥或閘之輸出端係耦接至一第十節點；以及 一第三D型正反器，其中該第三D型正反器之時脈端係用於接收該內部時脈信號，該第三D型正反器之反相重設端係用於接收該外部時脈信號，該第三D型正反器之資料端係耦接至該第十節點，而該第三D型正反器之輸出端係耦接至該第九節點以輸出該第三位元。
  7. 如請求項6所述之延遲控制裝置，其中該計數器更包括： 一第二及閘，其中該第二及閘之第一輸入端係耦接至該第八節點，該第二及閘之第二輸入端係用於接收該第三位元，而該第二及閘之輸出端係耦接至一第十一節點； 一第三互斥或閘，其中該第三互斥或閘之第一輸入端係耦接至一第十二節點，該第三互斥或閘之第二輸入端係耦接至該第十一節點，而該第三互斥或閘之輸出端係耦接至一第十三節點；以及 一第四D型正反器，其中該第四D型正反器之時脈端係用於接收該內部時脈信號，該第四D型正反器之反相重設端係用於接收該外部時脈信號，該第四D型正反器之資料端係耦接至該第十三節點，而該第四D型正反器之輸出端係耦接至該第十二節點以輸出該第四位元。
  8. 如請求項3所述之延遲控制裝置，其中該延遲指示信號包括一暫時位元、一低速位元、一中速位元，以及一高速位元。
  9. 如請求項8所述之延遲控制裝置，其中該輸出控制電路包括： 一第五D型正反器，其中該第五D型正反器之時脈端係用於接收該第二位元，該第五D型正反器之資料端係用於接收該外部時脈信號，而該第五D型正反器之輸出端係用於輸出該暫時位元。
  10. 如請求項9所述之延遲控制裝置，其中該輸出控制電路更包括： 一第六D型正反器，其中該第六D型正反器之時脈端係用於接收該第三位元，該第六D型正反器之資料端係用於接收該外部時脈信號，而該第六D型正反器之輸出端係用於輸出該高速位元。
  11. 如請求項10所述之延遲控制裝置，其中該輸出控制電路更包括： 一反或閘，被配置為接收該暫時位元與該高速位元，且輸出該低速位元。
  12. 如請求項11所述之延遲控制裝置，其中該輸出控制電路更包括： 一第四反相器，其中該第四反相器之輸入端係用於接收該高速位元，而該第四反相器之輸出端係耦接至一第十四節點；以及 一第三及閘，其中該第三及閘之第一輸入端係用於接收該暫時位元，該第三及閘之第二輸入端係耦接至該第十四節點，而該第三及閘之輸出端係用於輸出該中速位元。
  13. 一種可調延遲裝置，包括： 一振盪器，根據一外部時脈信號來產生一內部時脈信號； 一計數器，根據該內部時脈信號來產生一累計信號，其中該計數器係由該外部時脈信號來選擇性地進行重設； 一輸出控制電路，根據該累計信號來產生一延遲指示信號；以及 一延遲電路，其中該延遲電路之一延遲時間係根據該延遲指示信號來進行調整。
  14. 如請求項13所述之可調延遲裝置，其中該延遲電路包括： 一第一電晶體，其中該第一電晶體之控制端係耦接至一輸入節點，該第一電晶體之第一端係耦接至一供應電位，而該第一電晶體之第二端係耦接至一輸出節點； 一第二電晶體，其中該第二電晶體之控制端係耦接至該輸入節點，該第二電晶體之第一端係耦接至一第十五節點，而該第二電晶體之第二端係耦接至該輸出節點；以及 一第三電晶體，其中該第三電晶體之控制端係用於接收一偏壓電位，該第三電晶體之第一端係耦接至一接地電位，而該第三電晶體之第二端係耦接至該第十五節點。
  15. 如請求項14所述之可調延遲裝置，其中該第一電晶體為一P型金氧半場效電晶體，而該第二電晶體和該第三電晶體各自為一N型金氧半場效電晶體。
  16. 如請求項14所述之可調延遲裝置，其中該延遲指示信號包括一暫時位元、一低速位元、一中速位元，以及一高速位元，該累計信號包括一第一位元、一第二位元、一第三位元，以及一第四位元，且該延遲電路更包括： 一第四電晶體，其中該第四電晶體之控制端係耦接至該輸出節點，且該第四電晶體之第一端與第二端係耦接至一第十六節點；及 一第五反相器，其中該第五反相器之該輸入端係用於接收該低速位元，而該第五反相器之該輸出端係耦接至該第十六節點。
  17. 如請求項16所述之可調延遲裝置，其中該延遲電路更包括： 一第五電晶體，其中該第五電晶體之控制端係耦接至該輸出節點，且該第五電晶體之第一端與第二端係耦接至一第十七節點；及 一第六反相器，其中該第六反相器之輸入端係用於接收該中速位元，而該第六反相器之輸出端係耦接至該第十七節點。
  18. 如請求項17所述之可調延遲裝置，其中該延遲電路更包括： 一第六電晶體，其中該第六電晶體之控制端係耦接至該輸出節點，且該第六電晶體之第一端與第二端係耦接至一第十八節點；及 一第七反相器，其中該第七反相器之輸入端係用於接收該高速位元，而該第七反相器之輸出端係耦接至該第十八節點。
  19. 如請求項18所述之可調延遲裝置，其中該第四電晶體、該第五電晶體，以及該第六電晶體各自為一N型金氧半場效電晶體。
  20. 如請求項18所述之可調延遲裝置，其中該第四電晶體所提供的等效電容值小於該第五電晶體所提供的等效電容值，且該第五電晶體所提供的等效電容值小於該第六電晶體所提供的等效電容值。
TW109126719A 2020-08-06 2020-08-06 延遲控制裝置和可調延遲裝置 TWI757819B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW109126719A TWI757819B (zh) 2020-08-06 2020-08-06 延遲控制裝置和可調延遲裝置
CN202011077721.4A CN114070272A (zh) 2020-08-06 2020-10-10 延迟控制装置和可调延迟装置
US17/369,788 US11588478B2 (en) 2020-08-06 2021-07-07 Delay control device and tunable delay device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109126719A TWI757819B (zh) 2020-08-06 2020-08-06 延遲控制裝置和可調延遲裝置

Publications (2)

Publication Number Publication Date
TW202206963A TW202206963A (zh) 2022-02-16
TWI757819B true TWI757819B (zh) 2022-03-11

Family

ID=80114063

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109126719A TWI757819B (zh) 2020-08-06 2020-08-06 延遲控制裝置和可調延遲裝置

Country Status (3)

Country Link
US (1) US11588478B2 (zh)
CN (1) CN114070272A (zh)
TW (1) TWI757819B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230378961A1 (en) * 2022-05-23 2023-11-23 Texas Instruments Incorporated Methods and apparatus to retime data using a programmable delay
CN115179695B (zh) * 2022-08-16 2024-02-20 南京英锐创电子科技有限公司 信号检测电路及胎压监测系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI404073B (zh) * 2009-01-22 2013-08-01 Univ Nat Taiwan Science Tech 數位至時間轉換器與數位至時間轉換方法
TWI667659B (zh) * 2018-06-12 2019-08-01 華邦電子股份有限公司 延遲鎖相迴路電路及其單位粗延遲選擇方法
TW201941013A (zh) * 2018-01-25 2019-10-16 瑞士商瑞士電子及微科技研究與發展中心公司 電子裝置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6856558B1 (en) * 2002-09-20 2005-02-15 Integrated Device Technology, Inc. Integrated circuit devices having high precision digital delay lines therein
US7069459B2 (en) 2003-03-10 2006-06-27 Sun Microsystems, Inc. Clock skew reduction technique based on distributed process monitors
KR100675009B1 (ko) 2006-02-01 2007-01-29 삼성전자주식회사 데이터 지연 조절 회로 및 방법
JP5104118B2 (ja) * 2007-08-09 2012-12-19 富士通セミコンダクター株式会社 内部電源回路
KR101987141B1 (ko) * 2013-03-04 2019-10-01 삼성전자주식회사 난수 발생기

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI404073B (zh) * 2009-01-22 2013-08-01 Univ Nat Taiwan Science Tech 數位至時間轉換器與數位至時間轉換方法
TW201941013A (zh) * 2018-01-25 2019-10-16 瑞士商瑞士電子及微科技研究與發展中心公司 電子裝置
TWI667659B (zh) * 2018-06-12 2019-08-01 華邦電子股份有限公司 延遲鎖相迴路電路及其單位粗延遲選擇方法

Also Published As

Publication number Publication date
TW202206963A (zh) 2022-02-16
US20220045668A1 (en) 2022-02-10
US11588478B2 (en) 2023-02-21
CN114070272A (zh) 2022-02-18

Similar Documents

Publication Publication Date Title
US8891318B2 (en) Semiconductor device having level shift circuit
TWI757819B (zh) 延遲控制裝置和可調延遲裝置
US9467142B2 (en) Semiconductor device with buffer and replica circuits
KR100892635B1 (ko) 듀티 사이클 보정 회로
JP2002094366A (ja) 半導体装置
US6166992A (en) Semiconductor device
US20060091911A1 (en) Semiconductor memory device
JPH0473891B2 (zh)
JP2012108979A (ja) 半導体装置
JP2013074560A (ja) 論理回路及びデータ処理システム
US7289375B2 (en) Data holding circuit
US11797038B2 (en) Voltage regulator and semiconductor memory device having the same
JP5595240B2 (ja) 半導体装置
JP2015012351A (ja) 半導体装置
US20080054944A1 (en) Method and circuit for producing symmetrical output signals tolerant to input timing skew, output delay/slewrate-mismatch, and complementary device mismatch
US8856577B2 (en) Semiconductor device having multiplexer
WO2022088782A1 (zh) 振荡电路
US20100302895A1 (en) Enhanced programmable pulsewidth modulating circuit for array clock generation
US6009039A (en) Semiconductor device
KR100265591B1 (ko) 클럭입력버퍼를분리시킨반도체메모리장치
TWI666636B (zh) 單端讀取電路
US8384433B2 (en) Semiconductor device generating complementary output signals
TWI812821B (zh) 半導體電路及半導體電路佈局系統
US11742856B2 (en) Digital buffer device with self-calibration
US8653874B2 (en) Semiconductor device generates complementary output signals