CN107888172B - 半导体装置、半导体系统和半导体装置的控制方法 - Google Patents

半导体装置、半导体系统和半导体装置的控制方法 Download PDF

Info

Publication number
CN107888172B
CN107888172B CN201710852792.9A CN201710852792A CN107888172B CN 107888172 B CN107888172 B CN 107888172B CN 201710852792 A CN201710852792 A CN 201710852792A CN 107888172 B CN107888172 B CN 107888172B
Authority
CN
China
Prior art keywords
circuit
supply voltage
monitor
voltage
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710852792.9A
Other languages
English (en)
Other versions
CN107888172A (zh
Inventor
福冈一树
植村俊文
北地祐子
冈崎叶助
村山晓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN107888172A publication Critical patent/CN107888172A/zh
Application granted granted Critical
Publication of CN107888172B publication Critical patent/CN107888172B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
    • G01R19/16538—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies
    • G01R19/16552—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies in I.C. power supplies
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28—Modifications for introducing a time delay before switching
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
    • G01R19/16576—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 comparing DC or AC voltage with one threshold
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31703—Comparison aspects, e.g. signature analysis, comparators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318328—Generation of test inputs, e.g. test vectors, patterns or sequences for delay tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31932—Comparators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31937—Timing aspects, e.g. measuring propagation delay
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0027—Measuring means of, e.g. currents through or voltages across the switch

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Power Sources (AREA)
  • Electronic Switches (AREA)

Abstract

本公开涉及半导体装置、半导体系统和半导体装置的控制方法。本发明的一个目的在于提供能够准确地监测要监测的电路的最低操作电压的半导体装置、半导体系统和半导体装置的控制方法。根据一个实施例，半导体系统的监测器单元包括：电压监测器，该电压监测器由与供应给作为要监测的电路的内部电路的第一电源电压不同的第二电源电压驱动，并监测第一电源电压；以及延迟监测器，该延迟监测器由第一电源电压驱动，并监测内部电路中的关键路径的信号传播时间段。

Description

半导体装置、半导体系统和半导体装置的控制方法
相关申请的交叉引用
2016年9月30日提交的日本专利申请No.2016-192420的公开内容(包括说明书、附图和摘要)通过引用整体并入本文。
技术领域
本发明涉及半导体装置、半导体系统和半导体装置的控制方法，并且具体涉及适合用于准确地监测要监测的电路的最低操作电压的半导体装置、半导体系统和半导体装置的控制方法。
背景技术
近年来，为了保证由电源电压驱动的内部电路的操作，半导体系统设置有监测器电路，以监测电源电压是否降低到内部电路的最低操作电压之下。
例如，日本未审查的专利申请公开No.Hei 6(1994)-296125公开了一种构造，该构造通过将具有大变化和低最低操作电压的电源电压检测电路与具有高准确度和高最低操作电压的电源电压检测电路相互组合，而即使在低电压下也能够准确地检测电源电压而不出现故障。
另外，日本未审查的专利申请公开No.Hei 8(1996)-274607公开了通过使用环形振荡器测量传播延迟时间段来监测电源电压的构造。
发明内容
已知电源电压检测电路的电源电压的检测准确度由于老化劣化等的影响而逐渐劣化。这里，在日本未审查的专利申请公开No.Hei 6(1994)-296125的构造中，存在因为只提供了两种电源电压检测电路而使得电源电压的检测准确度由于老化劣化的影响而劣化的问题。从说明书和附图的描述中，其它目的和新颖特征将变得明显。
根据一个实施例的半导体装置包括：电压监测器，由第二电源电压驱动，并监测第一电源电压，第二电源电压与供应给要监测的电路的第一电源电压不同；以及延迟监测器，由第一电源电压驱动，并监测要监测的电路中的关键路径的信号传播时间段。
在根据一个实施例的半导体装置的控制方法中，使用由第二电源电压驱动的电压监测器监测第一电源电压，第二电源电压与供应给要监测的电路的第一电源电压不同；以及使用由第一电源电压驱动的延迟监测器来监测要监测的电路中的关键路径的信号传播时间段。
根据实施例，可以提供能够准确地监测要监测的电路的最低操作电压的半导体装置、半导体系统和半导体装置的控制方法。
附图说明
图1是用于说明根据第一实施例的半导体系统的概览的图示；
图2是用于示出根据第一实施例的半导体系统的构造示例的框图；
图3是用于示出设置在图2所示的半导体系统中的电压监测器的构造示例的框图；
图4是用于示出设置在图2所示的半导体系统中的延迟监测器的构造示例的框图；
图5是用于示出设置在图4所示的延迟监测器中的振荡单元的构造示例的框图；
图6是用于示出在高温最差条件下设置在图5所示的振荡单元中的各环形振荡器的温度与操作速度之间的关系的图示；
图7是用于示出在低温最差条件下设置在图5所示的振荡单元中的各环形振荡器的温度与操作速度之间的关系的图示；
图8是用于示出设置在图5所示的振荡单元中的环形振荡器的具体构造示例的图示；
图9是用于示出设置在图5所示的振荡单元中的环形振荡器的具体构造示例的图示；
图10是用于示出设置在图5所示的振荡单元中的环形振荡器的具体构造示例的图示；
图11是用于示出图2所示的半导体系统的启动操作的流程图；
图12是用于示出设置在图2所示的半导体系统中的延迟监测器的自诊断方法的流程图；
图13是用于示出设置在图2所示的半导体系统中的各监测器电路的监测流程的流程图；
图14是用于示出图2所示的半导体系统的操作的时序图；
图15是用于示出延迟监测器的检测准确度与要监测的电路的关键路径之间的关系的图示；
图16是用于示出延迟监测器的检测准确度与要监测的电路的关键路径之间的关系的图示；
图17是用于示出图4所示的延迟监测器的变形示例的框图；以及
图18是用于说明根据引导到实施例之前的想法的半导体系统的概览的图示。
具体实施方式
在下文中，将参考附图描述实施例。应当注意，由于附图被简化，所以实施例的技术范围不应仅仅基于附图的描述来进行解释。此外，相同的构成元件遵循相同的标号，并且将省略重复的说明。
在下面的实施例中将描述本发明，如果为了方便的需要，则将本发明划分为多个部分或实施例。然而，除了特别规定的情况之外，这些部分或实施例并非彼此不相关，而是一个部分或实施例与另一个部分或实施例具有作为变形示例、应用、详细说明或补充说明的一部分或全部的关系。此外，在以下的实施例中，如果说明书涉及元件的数量(包括件数、值、量、范围等)，则本发明不限于特定数量，而是可以比特定数量小或大，除了特别规定的情况或原理上明显限于特定数量的情况之外。
此外，除了特别规定的情况或原理上明显认为是必要的情况之外，组件(包括元件步骤等)在下面的实施例中不一定是必要的。同样地，如果说明书在以下实施例中涉及组件的形状或位置关系，则本发明包括与组件在形状等方面基本上接近或类似的组件，除了特别规定的情况或原理上明显认为不接近或相似的情况之外。对于数量(包括件数、值、量、范围等)也同样适用。
<发明人的初步检查>
在描述根据第一实施例的半导体系统的细节之前，将描述发明人预先检查的半导体系统SYS50。
图18是用于说明根据引导到实施例之前的想法的半导体系统SYS50的概览的图示。如图18所示，半导体系统SYS50包括内部电路50和电压监测器51。
内部电路50由电源电压VDD驱动，并且具有例如CPU、外围电路等。应当注意，内部电路50是要由电压监测器51监测的电路。
电压监测器51由与电源电压VDD不同的电源电压SVCC驱动，并监测电源电压VDD是否落在保证内部电路50的操作的电压范围(操作保证电压范围)内。
这里，将描述内部电路50的操作保证电压范围为0.9V至1.1V的情况作为示例。因此，电压监测器51监测电源电压VDD是否落在0.9V至1.1V的电压范围内。
例如，当电源电压VDD下降到作为内部电路50的最低操作保证电压的0.9V时，电压监测器51激活复位信号VRST以在内部电路50不正常操作之前初始化内部电路50。
这里，已知电压监测器51的电源电压VDD的检测准确度由于诸如老化劣化等的影响而逐渐降低。例如，在电压监测器51的准确度误差为0.1V的情况下，存在直到电源电压VDD下降到0.8V，电压监测器51才初始化内部电路50的可能性。
因此，即使在电源电压VDD指示0.8V的情况下，也需要设计内部电路50为操作。换句话说，需要设计内部电路50，同时增加大的电压余量。在这种情况下，由于严格的设计限制，存在内部电路50无法改善操作频率的问题。
因此，已经发现根据第一实施例的半导体系统SYS1，其具有能够准确地监测要监测的电路的最低操作电压的监测功能。因此，要监测的电路可以设计成具有小的电压余量。因此，能够改善要监测的电路的操作频率。
<第一实施例>
图1是用于说明根据第一实施例的半导体系统SYS1的概览的图示。如图1所示，半导体系统SYS1包括内部电路10、电压监测器11、延迟监测器12和“与”电路13。
内部电路10由电源电压VDD驱动，并且具有例如CPU、外围电路等。应当注意，内部电路10是要由电压监测器11和延迟监测器12监测的电路。
电压监测器11由与电源电压VDD不同的电源电压SVCC驱动，并且监测电源电压VDD是否落在保证内部电路10的操作的电压范围(操作保证电压范围)内。
在实施例中，将描述内部电路10的操作保证电压范围为0.9V至1.1V的情况作为示例。因此，电压监测器11监测电源电压VDD是否落在0.9V至1.1V的电压范围内。
例如，当电源电压VDD下降到作为内部电路10的最低操作保证电压的0.9V时，电压监测器11在内部电路10不正常操作之前激活复位信号VRST。
延迟监测器12与内部电路10一起由电源电压VDD驱动，并且监测内部电路10中的关键路径的信号传播时间段是否落在预定时间段内。预定时间段是作为关键路径的信号传播时间段所容许的最长传播时间段。
例如，当随着电源电压VDD下降，关键路径的信号传播时间段变得等于或长于预定时间段时，延迟监测器12在内部电路10不正常操作的同时激活复位信号DRST。
这里，已知电压监测器11的电源电压VDD的检测准确度由于诸如老化劣化的影响而逐渐降低。因此，例如，在电压监测器11的准确度误差为0.1V的情况下，存在直到电源电压VDD下降到0.8V，电压监测器11才初始化内部电路10的可能性。
因此，考虑到电压监测器11的准确度误差，延迟监测器12被构造为即使当电源电压VDD下降到作为内部电路10的最低操作保证电压的0.9V之下时也进行操作。换句话说，延迟监测器12被构造为即使在由具有准确度误差的电压监测器11确定电源电压VDD已经达到作为最低操作保证电压的0.9V的情况下也进行操作。在本实施例中，延迟监测器12被构造为即使在电源电压VDD指示0.8V的情况下也进行操作。
如上所述，在半导体系统SYS1中，电压监测器11监测电源电压VDD是否下降到作为内部电路10的最低操作保证电压的0.9V，并且延迟监测器12监测内部电路10中的关键路径的信号传播时间段即使在作为电压监测器11的准确度误差范围的0.8V至0.9V的电压范围中，是否也在容许范围内。也就是说，即使在电压监测器11具有准确度误差的情况下，延迟监测器12也可以准确地监测电源电压VDD是否已经达到内部电路10的实际最低操作电压。
因此，可以设计具有小电压余量的内部电路10，而不考虑电压监测器11的准确度误差。即，在本实施例中，内部电路10可以被设计成至少在电源电压VDD为0.9V或更高的情况下操作。结果，内部电路10可以通过放宽设计限制来改善操作频率。
(半导体系统SYS1的细节)
接下来，将参考图2至图4描述半导体系统SYS1的细节。
图2是用于示出半导体系统SYS1的构造示例的框图。
如图2所示，使用由电源电压VDD驱动的VDD驱动区域1、由电源电压SVCC驱动的SVCC驱动区域2和由电源电压VCC驱动的VCC驱动区域3来构造半导体系统SYS1。应当注意，电源电压VDD、SVCC和VCC由彼此不同的电源来供应。
在本实施例中，将描述半导体系统SYS1设置在一个芯片上的情况作为示例，但本发明不限于此。半导体系统SYS1可以被划分并设置在多个芯片上。
VDD驱动区域1设置有内部电路10、延迟监测器12、频率信息存储寄存器15、控制电路16和时钟监测器19。SVCC驱动区域2设置有电压监测器11、“与”电路13和复位控制电路14。VCC驱动区域3设置有主振荡器17和闪速存储器18。
图3是用于示出电压监测器11的构造示例的框图。
参考图3，电压监测器11具有电压比较器111、参考电压生成单元112、控制电路113、设置信息存储寄存器114和标志存储寄存器115。
电压监测器11所需的设置信息从例如CPU提供并被存储到设置信息存储寄存器114中。控制电路113基于存储在设置信息存储寄存器114中的设置信息，控制由参考电压生成单元112生成的参考电压VREF的值和电压比较器111的比较准确度。电压比较器111将来自参考电压生成单元112的参考电压VREF与电源电压VDD进行比较，并根据比较结果输出复位信号VRST。标志存储寄存器115在复位信号VRST变为有效的情况下存储信息(误差标志)。应当注意，即使在内部电路10被初始化的情况下，也保持存储在标志存储寄存器115中的信息。
例如，参考电压VREF被设置为0.9V。此外，在电源电压VDD高于参考电压VREF的情况下，电压比较器111保持复位信号VRST无效，并且在电源电压VDD变为等于或低于参考电压VREF的情况下，电压比较器111激活复位信号VRST。
图4是用于示出延迟监测器12的构造示例的框图。
参考图4，延迟监测器12具有振荡单元121、计数单元122、比较单元123、确定单元124、设置信息存储寄存器126、阈值存储寄存器127、锁存电路128和129、控制电路130以及标志存储寄存器131。
从闪速存储器18读取的预定阈值TR被存储到阈值存储寄存器127。应当注意，稍后将描述确定存储在闪速存储器18中的阈值TR的方法。延迟监测器12所需的设置信息从例如CPU提供并被存储到设置信息存储寄存器126中。
应当注意，考虑到电压监测器11的准确度误差，即使当电源电压VDD下降到0.9V之下时，延迟监测器12也需要操作。因此，存储在寄存器126和127中的信息与例如来自设置信息存储寄存器126的锁定信号LK同步地分别被锁存到锁存电路128和129。因此，即使在由于电源电压VDD的下降而将非预期信息新存储在寄存器126和127中的情况下，延迟监测器12也不受影响。
控制电路130基于由锁存电路128锁存的设置信息，控制振荡单元121、计数单元122、比较单元123以及确定单元124。具体而言，控制电路130控制是否驱动振荡单元121、计数单元122的计数时间段、比较单元123的比较准确度以及确定单元124的确定标准。
振荡单元121是包括对应于内部电路10的关键路径的n个(n是自然数)路径的单元(延迟信息生成单元)。例如，振荡单元121具有使用用于内部电路10的晶体管构造并且彼此在温度依赖性、电压依赖性和工艺依赖性上不同的n个环形振荡器1211至121n。这里，延迟监测器12通过监测在特性上彼此不同的环形振荡器1211至121n的每预定时间段的振荡次数(对应于信号传播时间段)，来监测内部电路10中的关键路径的信号传播时间段是否在容许范围内。
计数单元122对振荡单元121的每预定时间段的振荡次数进行计数。具体地，计数单元122具有n个计数器1221至122n。计数器1221至122n分别对环形振荡器1211至121n的每预定时间段的振荡次数进行计数。应当注意，当电源电压VDD降低时，每个环形振荡器的频率降低，因此每预定时间段的振荡次数减少。
比较单元123将计数单元122的计数值与预先设置的阈值TR进行比较。具体地，比较单元123具有n个比较电路1231至123n。比较电路1231至123n将计数器1221至122n的计数值与相关联的预先设置的n个阈值TR进行比较。
确定单元124根据比较单元123的比较结果输出复位信号DRST。具体地，确定单元124具有n个确定电路1241至124n以及“与”电路125。确定电路1241至124n分别根据比较电路1231至123n的比较结果输出确定结果。
例如，在计数器1221至122n的计数值高于对应的阈值TR的情况下，确定电路1241至124n的每一个输出“H”电平的确定结果。在计数器1221至122n的计数值等于或低于对应的阈值TR的情况下，确定电路1241至124n中的每一个输出“L”电平的确定结果。应当注意，在计数值变得等于或低于阈值TR的次数中的每一个达到预定数量的情况下，确定电路1241至124n中的每一个可以输出“L”电平的确定结果。
“与”电路125输出确定电路1241至124n的确定结果的逻辑积作为复位信号DRST。例如，在所有确定电路1241至124n处于“H”电平的情况下，“与”电路125保持复位信号DRST无效(“H”电平)。在确定电路1241至124n中的任何一个变为“L”电平的情况下，“与”电路125激活复位信号DRST(“L”电平)。
在复位信号DRST变为有效的情况下，标志存储寄存器131存储信息(误差标志)。应当注意，即使在内部电路10被初始化的情况下，也保持存储在标志存储寄存器131中的信息。
将通过返回图2来继续说明。
“与”电路13输出电压监测器11的复位信号VRST与延迟监测器12的复位信号DRST的逻辑积。复位控制电路14根据“与”电路13的输出信号输出复位信号RST。复位信号RST有效时(“L”电平时)使VDD驱动区域1的电路初始化，并被输出到半导体系统SYS1的外部作为通知误差发生的存在或不存在的误差信号ERR。应当注意，如果不需要，则可以省略复位控制电路14。在这种情况下，“与”电路13的输出用作复位信号RST。
在主振荡器17中设置的频率的信息从例如CPU提供并被存储到频率信息存储寄存器15中。控制电路16基于存储在频率信息存储寄存器15中的频率信息来振荡主振荡器17。因此，主振荡器17输出具有由控制电路16规定的频率的时钟信号CLK。时钟信号CLK被供应给内部电路10、延迟监测器12、时钟监测器19等。
时钟监测器19监测来自主振荡器17的时钟信号CLK是否具有期望的频率。在时钟信号CLK的操作被时钟监测器19确认之后，并且在延迟监测器12的自诊断之后，例如，CPU通过内置振荡器iOCO将操作时钟从低速时钟信号切换到通过使用PLL将来自主振荡器17的时钟信号CLK相乘而生成的高速时钟信号。
应该注意的是，存储在频率信息存储寄存器15中的频率的信息被从自诊断之后的延迟监测器12输出的锁定信号LK锁定。因此，可以防止主振荡器17由于电源电压VDD的下降而以非预期的频率振荡。
(延迟监测器12的具体示例)
将通过使用具体示例来更详细地描述延迟监测器12。
图5是用于示出振荡单元121的具体示例的框图。
在图5的示例中，振荡单元121具有四个环形振荡器1211至1214。例如，在具有用于内部电路10的三种阈值电压的晶体管中，使用具有最低阈值电压LVT的晶体管来构造环形振荡器1211。使用具有中间阈值电压SVT的晶体管来构造环形振荡器1212。使用具有最高阈值电压HVT的晶体管来构造环形振荡器1213。环形振荡器1214被构造为具有与环形振荡器1211至1213的温度依赖性相反的温度依赖性。应当注意，假设存在具有与环形振荡器1211至1213的温度依赖性相反的温度依赖性的关键路径来提供环形振荡器1214。
图6是用于示出在高温最差条件下环形振荡器1211至1214中的每一个的操作速度与温度之间的关系的图示。图7是用于示出在低温最差条件下环形振荡器1211至1214中的每一个的操作速度与温度之间的关系的图示。应该注意的是，每个环形振荡器的操作速度是指操作频率。随着操作速度增加，每预定时间段的振荡次数(计数值)增加。随着操作速度降低，每预定时间段的振荡次数(计数值)减少。
在图6所示的高温最差条件下，环形振荡器1211至1213中的每一个的操作速度随着温度升高而变慢，而随着温度降低而变快。然而，作为例外，具有与环形振荡器1211至1213的温度依赖性相反的温度依赖性的环形振荡器1214的操作速度变得相反。
因此，在操作速度变得最慢的高温(125℃)下进行用于确定对应于环形振荡器1211至1213中的每一个的振荡次数设置的阈值的修整。相反，在操作速度变得最慢的低温(-40℃)下进行用于确定对应于环形振荡器1214的振荡次数设置的阈值的修整。
在图7所示的低温最差条件下，环形振荡器1211至1213中的每一个的操作速度随着温度升高而变快，而随着温度降低而变慢。然而，作为例外，具有与环形振荡器1211至1213的温度依赖性相反的温度依赖性的环形振荡器1214的操作速度变得相反。
因此，在操作速度变得最慢的低温(-40℃)下进行用于确定对应于环形振荡器1211至1213中的每一个的振荡次数设置的阈值的修整。相反，在操作速度变得最慢的高温(125℃)下进行用于确定对应于环形振荡器1214的振荡次数设置的阈值的修整。
(环形振荡器1211至1213的具体构造示例)
图8是用于示出作为环形振荡器1211a的环形振荡器1211的具体构造示例的图示。应当注意，环形振荡器1211a使用具有最低阈值电压LVT的晶体管来构造。
如图8所示，环形振荡器1211a具有五组“与非”电路ND1至ND5和“或非”电路NR1至NR5、“与非”电路ND0和缓冲器BF1。应当注意，“与非”电路和“或非”电路的组数不限于五组，并且可以改变为任意数量。
“与非”电路ND1至ND5和“或非”电路NR1至NR5交替地设置成环状。“与非”电路ND0设置在由“与非”电路ND1至ND5和“或非”电路NR1至NR5形成的环上，并且通过使用来自外部的启用信号En来控制振荡的存在或不存在。缓冲器BF1输出环上的节点的电压作为振荡信号。
这里，环形振荡器1211a采用非对称构造，以抑制由于老化劣化而导致的准确度误差。具体地说，“或非”电路NR1至NR5中的每一个的驱动能力例如为“与非”电路ND1至ND5中的每一个的驱动能力的九倍。此外，为了降低在老化劣化中占主要地位的NBTI(负偏置温度不稳定)劣化的影响，通过增加PMOS晶体管的驱动能力来减小振荡信号的上升时间段与一个周期的比率。因此，环形振荡器1211a可以抑制由于在老化劣化中占主要地位的NBTI劣化引起的准确度误差的增加。
应当注意，在NMOS晶体管中可能发生HCI(热载体注入)劣化，并且存在引起振荡信号的下降时间段劣化的可能性。然而，在具有长下降时间段的“与非”电路中，多个NMOS晶体管被垂直堆叠，并且每个NMOS晶体管的源极和漏极之间的电压小。因此，“与非”电路几乎不受HCI劣化的影响。因此，环形振荡器1211a可以抑制由于HCI劣化引起的准确度误差的增加。
除了环形振荡器1212和1213分别使用具有阈值电压SVT和HVT的晶体管构造之外，环形振荡器1212和1213的构造与环形振荡器1212a的构造相同。因此，省略其说明。
(环形振荡器1214的第一具体构造示例)
图9是用于示出作为环形振荡器1214a的环形振荡器1214的第一具体构造示例的图示。在图9的示例中，通过使用具有高温最差温度依赖性的晶体管，实现了具有与其相反的温度依赖性的环形振荡器1214a。
如图9所示，环形振荡器1214a具有五组“与非”电路ND1至ND5和“或非”电路NR1至NR5、电平移位器LS1、反相器IV1、PMOS晶体管(以下简称为晶体管)MP1和缓冲器BF1。应当注意，“与非”电路和“或非”电路的组数不限于五组，并且可以改变为任意数量。
“与非”电路ND1至ND5和“或非”电路NR1至NR5交替地设置成环状。电平移位器LS1设置在由“与非”电路ND1至ND5和“或非”电路NR1至NR5形成的环上，并且通过使用来自外部的启用信号En来控制电平移位的存在或不存在(即，存在或不存在振荡)。反相器IV1输出电平移位器LS1的输出的反相信号。在图9的示例中，电平移位器LS1和反相器IV1设置在“或非”电路NR2和“与非”电路ND3之间。晶体管MP1二极管连接在电源电压VDD的线和中间电压VM的线之间。“或非”电路NR2由中间电压VM驱动，而不是由电源电压VDD驱动。缓冲器BF1输出环上的节点的电压作为振荡信号。
这里，当温度高时，二极管的电压降Vf变小，并且中间电压VM变大。因此，供应给“或非”电路NR2的电流量增加。结果，环形振荡器1214a的振荡频率增加。相反，当温度低时，二极管的电压降Vf变大，并且中间电压VM变小。因此，供应给“或非”电路NR2的电流量减少。结果，环形振荡器1214a的振荡频率降低。也就是说，环形振荡器1214a可以具有低温最差温度依赖性，即，不管高温最差条件如何，随着温度降低，振荡频率(每预定时间段的振荡次数)降低。
(环形振荡器1214的第二具体构造示例)
图10是用于示出作为环形振荡器1214b的环形振荡器1214的第二具体构造示例的图示。在图10的示例中，通过使用具有低温最差温度依赖性的晶体管，实现了具有与其相反的温度依赖性的环形振荡器1214b。
如图10所示，环形振荡器1214b具有五组“与非”电路ND1至ND5和“或非”电路NR1至NR5、“与非”电路ND0、电阻元件R1和R2以及缓冲器BF1。应当注意，“与非”电路和“或非”电路的组数不限于五组，并且可以改变为任意数量。
“与非”电路ND1至ND5和“或非”电路NR1至NR5交替地设置成环状。“与非”电路ND0设置在由“与非”电路ND1至ND5和“或非”电路NR1至NR5形成的环上，并且通过使用来自外部的启用信号En来控制振荡的存在或不存在。电阻元件R1和R2也设置在环上。缓冲器BF1输出环上的节点的电压作为振荡信号。
这里，当温度高时，电阻元件R1和R2的信号传播延迟变大，因此环形振荡器1214b的振荡频率降低。相反，当温度低时，电阻元件R1和R2的信号传播延迟变小，因此环形振荡器1214b的振荡频率增加。也就是说，环形振荡器1214b可以具有高温最差温度依赖性，即，不管低温最差条件如何，随着温度升高，振荡频率(每预定时间段的振荡次数)降低。
(半导体系统SYS1的操作)
接下来，将描述半导体系统SYS1的操作。
图11是用于示出半导体系统SYS1的启动操作的流程图。
如图11所示，在半导体系统SYS1的启动操作中，首先开始电源电压VDD(步骤S101)，然后由内部电路10中的CPU执行电压监测器(VMON)11的自诊断(步骤S102)。如果诊断结果有问题(步骤S102中为“否”)，则确定电压监测器11坏了(步骤S103)，操作结束。如果诊断结果没有问题(步骤S102中为“是”)，则电压监测器11开始监测操作(步骤S104)。
此后，CPU执行时钟监测器(CLMON)19的自诊断(步骤S105)。如果诊断结果有问题(步骤S105中为“否”)，则确定时钟监测器19坏了(步骤S106)，操作结束。如果诊断结果没有问题(步骤S105中为“是”)，则时钟监测器19开始监测操作(步骤S107)。
此后，时钟监测器19对由主振荡器17生成的时钟信号CLK执行频率诊断(步骤S108)。在时钟信号CLK的频率不是期望频率的情况下(步骤S108中为“否”)，确定主振荡器17坏了(步骤S109)，操作结束。在时钟信号CLK的频率为期望频率的情况下(步骤S108中为“是”)，即，在供应给延迟监测器(DMON)12的电源电压VDD和时钟信号CLK被确定为正常的情况下，CPU执行延迟监测器(DMON)12的自诊断(步骤S110)。
如果延迟监测器12的自诊断的结果有问题(步骤S110为“否”)，则确定延迟监测器12坏了(步骤S111)，操作结束。如果延迟监测器12的自诊断的结果没有问题(步骤S110为“是”)，则延迟监测器12开始监测操作(步骤S112)。即，监测操作由全部的监测器电路开始。
因此，CPU通过内置振荡器iOCO将操作时钟从低速时钟信号切换到通过将来自主振荡器17的时钟信号CLK相乘而生成的高速时钟信号(步骤S113)。因此，半导体系统SYS1可以执行包括各监测器电路进行的监测操作的正常操作。
(延迟监测器12的自诊断方法的具体示例)
图12是用于示出延迟监测器12的自诊断方法的具体示例的流程图。
如图12所示，在延迟监测器12的自诊断中执行诸如计数检查和误差检测检查之类的两个检查。
在计数检查中，执行振荡单元121的每个环形振荡器和计数单元122的每个计数器的自诊断。首先，开始环形振荡器的振荡(步骤S201)，并且在经过了超过计数器的计数值的上限的振荡次数后停止(步骤S202)。这里，在计数器的计数不溢出的情况下(步骤S203中为“否”)，确定环形振荡器或计数器坏了(步骤S204)。另一方面，在计数器的计数溢出的情况下(步骤S203中为“是”)，确定环形振荡器和计数器均正常，并且流程进行到下一个误差检测检查。
在误差检测检查中，执行比较单元123的每个比较电路和确定单元124的每个确定电路的自诊断。首先，开始环形振荡器的振荡(步骤S205)，并且经过预定时间段后停止(步骤S206)。此后，将每预定时间段的振荡次数(计数器的计数值)与有意设置以导致误差的阈值TR进行比较，并且确定是否发生误差(步骤S207)。这里，在确定电路的确定结果未指示误差的情况下(步骤S207中为“否”)，确定比较电路或确定电路中的任一者坏了(步骤S208)。另一方面，在确定电路的确定结果指示误差的情况下(步骤S207中为“是”)，确定比较电路和确定电路均正常，完成延迟监测器12的自诊断。
(各监测器电路的监测流程)
接下来，将描述各监测器电路的监测流程。
图13是用于示出各监测器电路的监测流程的流程图。
如图13所示，在由除了电压监测器11和延迟监测器12之外的监测器电路首先检测到误差并且误差标志上升的情况下(步骤S301中为“是”)，VDD驱动区域1中的电路(内部电路10、延迟监测器12等)复位(步骤S302)。在误差标志不上升的情况下(步骤S301中为“否”)，并且在由电压监测器11检测到误差并且误差标志上升的情况下(步骤S303中为“是”)，VDD驱动区域1中的电路由电压监测器11复位(步骤S304)。在电压监测器11的误差标志不上升的情况下(步骤S303中为“否”)，并且在由延迟监测器12检测到误差并且误差标志上升的情况下(步骤S305中为“是”)，VDD驱动区域1中的电路由延迟监测器12复位(步骤S306)。在延迟监测器12的误差标志不上升的情况下(步骤S305中为“否”)，由于没有误差标志上升，因此半导体系统SYS1的正常操作继续进行。
(时序图)
接下来，将使用图14描述半导体系统SYS1的操作的示例。
图14是用于示出半导体系统SYS1的操作的示例的时序图。
在图14的示例中，当电源电压VDD首先开始(时刻t0)时，VDD驱动区域1的端子复位被取消(时刻t1)，并且VDD驱动区域1内的复位(内部复位)相应地被取消(时刻t2)。因此，设置在内部电路10中的CPU通过内置振荡器iOCO与低速时钟信号同步地开始操作(时刻t2)。此时，主振荡器(主OSC)17的振荡也开始(时刻t2)。
此后，CPU执行电压监测器(VMON)11的自诊断(时刻t3)。在确认诊断结果没有问题之后，电压监测器11开始监测操作(时刻t4)。此时，尽管图中未示出，但是也执行时钟监测器(CLMON)19的自诊断，并且通过使用自诊断后的时钟监测器19执行来自主振荡器17的时钟信号CLK的频率诊断。
在确认供应给延迟监测器(DMON)12的电源电压VDD和时钟信号CLK正常之后，CPU执行延迟监测器12的自诊断(时刻t5)。在确认诊断结果没有问题之后，延迟监测器12开始监测操作(时刻t6)。即，开始所有监测器电路的监测操作。
因此，CPU通过内置振荡器iOCO将操作时钟从低速时钟信号切换到通过将来自主振荡器17的时钟信号CLK相乘而生成的高速时钟信号。此外，误差信号ERR也被清除。即，半导体系统SYS1开始包括各监测器电路的监测操作的正常操作。
这里，当内部电路10的关键路径的信号传播时间段由于电源电压VDD(时刻t7)的下降而变为等于或长于容许的最大传播时间段时，延迟监测器12检测到误差，并激活复位信号DRST(“L”电平)(时刻t8)。因此，复位信号RST和误差信号ERR也变为有效(“L”电平)(时刻t8)。因此，由于VDD驱动区域1内的复位信号变为有效(“L”电平)，所以具有CPU的内部电路10和延迟监测器12被初始化。然而，保持存储在延迟监测器12的标志存储寄存器131中的误差标志。
此后，当经过一定时间时，复位信号DRST被取消(时刻t9)，复位信号RST被取消(时刻t10)，并且内部复位信号被取消(时刻t11)。然后，CPU再次通过内置振荡器iOCO与低速时钟信号同步地开始操作(时刻t11)。此时，主振荡器17也开始振荡(时刻t11)。这里，仅对存储误差标志的延迟监测器12再次执行自诊断。应当注意，误差标志此时(时刻t12之后)被清除。
在半导体系统SYS1中，重复这样的操作。
(延迟监测器与关键路径之间的关系)
图15是用于示出延迟监测器的检测准确度与要监测的电路的关键路径之间的关系的图示。参考图15，考虑到老化劣化，提取内部电路10的最低操作电压Vddmin_c。通过向最低操作电压Vddmin_c加上余量而获得的值是对应于阈值TR的电压。这里，如上所述，延迟监测器12被构造为使得由于老化劣化导致的准确度误差变得尽可能小。因此，延迟监测器12的误差检测时的电源电压VDD可以始终等于或低于可以由电压监测器11检测的电源电压VDD的下限值。
应该注意到，可以如图16所示使用基于过去实例等适当确定的最低操作电压Vddmin_c，而不是通过修整提取最低操作电压Vddmin_c。
如上所述，在根据第一实施例的半导体系统SYS1中，电压监测器11监测电源电压VDD是否下降到作为内部电路10的最低操作保证电压的0.9V，以及延迟监测器12监测内部电路10中的关键路径的信号传播时间段即使在作为电压监测器11的准确度误差范围的0.8V至0.9V的电压范围内，是否也落在容许范围内。即，即使在电压监测器11具有准确度误差的情况下，延迟监测器12也可以准确地监测电源电压VDD是否已达到内部电路10的实际最低操作电压。
因此，可以将内部电路10设计成具有小的电压余量，而不考虑电压监测器11的准确度误差。即，在本实施例中，内部电路10可以被设计为至少在电源电压VDD为等于或高于0.9V的情况下操作。结果，内部电路10可以通过放宽设计限制来改善操作频率。
应当注意，在日本未审查的专利申请公开No.Hei 8(1996)-274607中公开的构造中，通过使用环形振荡器测量传播延迟时间段来监测电源电压。然而，在日本未审查的专利申请公开No.Hei 8(1996)-274607中公开的构造中，存在由于电源电压的下降，环形振荡器本身变得不能操作的可能性。也就是说，难以保证环形振荡器本身的最低操作电压。此外，由于环形振荡器的老化劣化，监测准确度的误差增大。相反，具有环形振荡器的延迟监测器12的最低操作电压由根据第一实施例的半导体系统SYS1中的电压监测器11来保证。此外，环形振荡器被构造为抑制由于老化劣化而导致的准确度误差。
以上基于实施例具体地描述了本发明人实现的发明。然而，显然，本发明不限于上述实施例，并且可以在不脱离本发明的范围的情况下进行各种改变。
例如，延迟监测器12不限于使用环形振荡器的构造，而是可以适当地改变为使用延迟线等的构造。此后，将简要描述延迟监测器12的变形示例。
(延迟监测器12的变形示例)
图17是用于示出作为延迟监测器22的延迟监测器12的变形示例的图示。
与图4所示的延迟监测器12相比，图17所示的延迟监测器22具有延迟电路单元221代替振荡单元121和时间数字转换单元222代替计数单元122。
延迟电路单元221包括具有不同特性的n个延迟线2211至221n。这里，延迟监测器22通过监测从信号被输入到具有不同特性的延迟线2211至221n中的每一个的时刻到信号被输出的时刻所需的时间段(信号传播时间段)，来监测内部电路10中的关键路径的信号传播时间段是否落在容许范围内。
时间数字转换单元222具有n个转换电路2221至222n。转换电路2221至222n分别将延迟线2211至221n的信号传播时间段转换成数字值。此外，比较单元123将时间数字转换单元222的数字值与预设阈值进行比较。
延迟监测器22的其它构造基本上与延迟监测器12的构造相同，因此省略其说明。
此外，例如，在根据上述第一实施例的半导体装置中，半导体衬底、半导体层、扩散层(扩散区域)等的导电类型(p型或n型)可以被反转。因此，在n型和p型的一种导电类型被设置为第一导电类型且另一种导电类型被设置为第二导电类型的情况下，可以将第一导电类型设置为p型，并且可以将第二导电类型设置为n型。相反，可以将第一导电类型设置为n型，并且可以将第二导电类型设置为p型。

Claims (15)

1.一种半导体装置，包括：
电压监测器，由第二电源电压驱动，所述电压监测器被配置为监测供应给要监测的电路的第一电源电压，所述第二电源电压与所述第一电源电压不同；以及
延迟监测器，由所述第一电源电压驱动，所述延迟监测器被配置为监测所述要监测的电路中的关键路径的信号传播时间段，
其中所述电压监测器被配置为将所述第一电源电压与预定参考电压进行比较，并在所述第一电源电压等于或低于所述参考电压时输出第一复位信号，
其中所述延迟监测器被配置为在所述要监测的电路中的关键路径的信号传播时间段等于或长于预定时间段时，输出第二复位信号，并且
其中所述半导体装置还包括被配置为在所述第一复位信号和所述第二复位信号被传递到所述要监测的电路时生成初始化所述要监测的电路的复位信号的部件。
2.根据权利要求1所述的半导体装置，
其中所述延迟监测器包括由所述第一电源电压驱动的延迟信息生成单元，并且进一步被配置为通过监测由所述延迟信息生成单元生成的延迟信息来监测所述要监测的电路中的关键路径的信号传播时间段。
3.根据权利要求2所述的半导体装置，
其中所述延迟信息生成单元具有由所述第一电源电压驱动的第一环形振荡器，以及
其中所述延迟监测器还包括：
第一计数器，被配置为对从所述第一环形振荡器输出的振荡信号的每预定时间段的振荡次数进行计数；
第一比较电路，被配置为对所述第一计数器的计数值与第一阈值进行比较；以及
第一确定电路，被配置为基于所述第一比较电路的比较结果，确定所述要监测的电路中的关键路径的信号传播时间段是否落在容许范围内。
4.根据权利要求3所述的半导体装置，
其中所述第一确定电路被配置为在所述第一计数器的所述计数值大于所述第一阈值的情况下，确定所述要监测的电路中的关键路径的信号传播时间段落在所述容许范围内，并且被配置为在所述第一计数器的所述计数值等于或小于所述第一阈值的情况下，确定所述要监测的电路中的关键路径的信号传播时间段在所述容许范围之外。
5.根据权利要求4所述的半导体装置，
其中所述第一确定电路被配置为在所述第一计数器的所述计数值变为等于或小于所述第一阈值的次数达到预定次数的情况下，确定所述要监测的电路中的关键路径的信号传播时间段在所述容许范围之外。
6.根据权利要求3所述的半导体装置，
其中所述第一环形振荡器具有交替设置为环形的多个“或非”电路和多个“与非”电路，以及
其中每个“或非”电路的驱动能力大于每个“与非”电路的驱动能力。
7.根据权利要求6所述的半导体装置，
其中所述第一环形振荡器还包括：
二极管，设置在所述“或非”电路和所述“与非”电路中的任一个的高电位侧电压端子与提供了所述第一电源电压的电源电压端子之间；以及
电平移位器，被配置为将来自所述“或非”电路和所述“与非”电路中的任一个的输出信号的电压范围移位至所述第一电源电压和地电压的范围。
8.根据权利要求6所述的半导体装置，
其中所述第一环形振荡器还包括设置在由所述“或非”电路和所述“与非”电路形成的环上的电阻元件。
9.根据权利要求3所述的半导体装置，
其中所述延迟信息生成单元还具有第二环形振荡器，所述第二环形振荡器由所述第一电源电压驱动并且与所述第一环形振荡器在温度依赖性上不同，以及
其中所述延迟监测器还包括：
第二计数器，被配置为对从所述第二环形振荡器输出的振荡信号的每预定时间段的振荡次数进行计数；
第二比较电路，被配置为将所述第二计数器的计数值与第二阈值进行比较；以及
第二确定电路，被配置为基于所述第二比较电路的比较结果，确定所述要监测的电路中的关键路径的信号传播时间段是否落在所述容许范围内。
10.根据权利要求9所述的半导体装置，
其中所述第二环形振荡器具有与所述第一环形振荡器相反的温度依赖性。
11.根据权利要求2所述的半导体装置，
其中所述延迟信息生成单元具有由所述第一电源电压驱动的第一信号传播途径，并且被配置为根据输入信号输出输出信号，以及
其中所述延迟监测器还包括：
第一转换电路，被配置为将从输入信号被输入到所述第一信号传播途径的时刻到输出信号被输出的时刻所需的时间段转换为数字信号；
第一比较电路，被配置为将所述第一转换电路的比较结果与第一阈值进行比较；以及
第一确定电路，被配置为基于所述第一比较电路的比较结果，确定所述要监测的电路中的关键路径的信号传播时间段是否落在容许范围内。
12.根据权利要求1所述的半导体装置，
其中所述延迟监测器被构造为即使在由所述电压监测器确定所述第一电源电压已经达到所述要监测的电路的最低操作保证电压的情况下也能够操作。
13.一种半导体系统，包括：
根据权利要求1所述的半导体装置；以及
要由所述半导体装置监测的电路。
14.一种半导体装置的控制方法，包括：
使用由第二电源电压驱动的电压监测器监测第一电源电压，所述第二电源电压与供应给要监测的电路的所述第一电源电压不同；以及
使用由所述第一电源电压驱动的延迟监测器来监测所述要监测的电路中的关键路径的信号传播时间段，
其中所述电压监测器被配置为将所述第一电源电压与预定参考电压进行比较，并在所述第一电源电压等于或低于所述参考电压时输出第一复位信号，
其中所述延迟监测器被配置为在所述要监测的电路中的关键路径的信号传播时间段等于或长于预定时间段时，输出第二复位信号，
所述方法还包括：
在所述第一复位信号和所述第二复位信号被传递到所述要监测的电路时生成复位信号，以及
在所述复位信号被生成时初始化所述要监测的电路。
15.根据权利要求14所述的半导体装置的控制方法，
其中通过监测由被所述第一电源电压驱动的延迟信息生成单元生成的延迟信息来监测所述要监测的电路中的关键路径的信号传播时间段。
CN201710852792.9A 2016-09-30 2017-09-20 半导体装置、半导体系统和半导体装置的控制方法 Active CN107888172B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-192420 2016-09-30
JP2016192420A JP6764299B2 (ja) 2016-09-30 2016-09-30 半導体装置

Publications (2)

Publication Number Publication Date
CN107888172A CN107888172A (zh) 2018-04-06
CN107888172B true CN107888172B (zh) 2023-08-04

Family

ID=59738123

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710852792.9A Active CN107888172B (zh) 2016-09-30 2017-09-20 半导体装置、半导体系统和半导体装置的控制方法

Country Status (5)

Country Link
US (2) US10481185B2 (zh)
EP (1) EP3301541B1 (zh)
JP (1) JP6764299B2 (zh)
KR (1) KR20180036520A (zh)
CN (1) CN107888172B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109194313B (zh) * 2018-08-16 2022-08-26 潍坊歌尔微电子有限公司 存储单元访问控制系统、方法和设备
US11531385B2 (en) 2018-09-17 2022-12-20 Samsung Electronics Co., Ltd. Voltage droop monitoring circuits, system-on chips and methods of operating the system-on chips
US11443073B2 (en) * 2018-12-17 2022-09-13 Intel Corporation Techniques for preventing voltage tampering of security control circuits
US11258447B2 (en) 2020-02-20 2022-02-22 Apple Inc. Integration of analog circuits inside digital blocks
JP7391787B2 (ja) 2020-07-28 2023-12-05 ルネサスエレクトロニクス株式会社 半導体装置
CN114545192B (zh) * 2020-11-27 2024-01-26 上海寒武纪信息科技有限公司 量化静态延迟时序的测试电路
US11947672B2 (en) * 2021-03-02 2024-04-02 Nxp B.V. Voltage glitch detection circuit
CN116800227A (zh) * 2022-03-18 2023-09-22 长鑫存储技术有限公司 环形振荡器及测试方法
US11764762B1 (en) * 2022-08-29 2023-09-19 Qualcomm Incorporated Ring oscillator with stages implemented to assess PFET-NFET process performance

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101013883A (zh) * 2006-02-01 2007-08-08 三星电子株式会社 数据延迟控制电路及方法
JP2011061518A (ja) * 2009-09-10 2011-03-24 Renesas Electronics Corp 半導体集積回路およびその動作方法
CN103105882A (zh) * 2011-11-11 2013-05-15 瑞萨电子株式会社 半导体集成电路

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3036290B2 (ja) 1993-04-08 2000-04-24 日本電気株式会社 パワー・オン・リセット回路
JP3579109B2 (ja) 1995-04-03 2004-10-20 ビステオン・ジャパン株式会社 Ｃｐｕの電源電圧監視回路
JP4457423B2 (ja) * 1999-01-20 2010-04-28 ソニー株式会社 電源電圧制御装置
JP2002100967A (ja) * 2000-03-17 2002-04-05 Sony Corp 電源電圧制御装置、半導体装置およびその駆動方法
WO2008081916A1 (ja) * 2006-12-28 2008-07-10 Nec Corporation 半導体集積回路装置及び電源電圧制御方式
WO2008099878A1 (ja) * 2007-02-14 2008-08-21 Nec Corporation 半導体集積回路装置
JP2010270643A (ja) 2009-05-20 2010-12-02 Fujitsu Ten Ltd エンジン始動制御装置
JP2011066791A (ja) * 2009-09-18 2011-03-31 Renesas Electronics Corp 半導体集積回路装置、及び電源電圧制御方法
JP5529555B2 (ja) * 2010-01-20 2014-06-25 ルネサスエレクトロニクス株式会社 半導体集積回路、動作電圧制御方法
JP5397309B2 (ja) * 2010-04-28 2014-01-22 ミツミ電機株式会社 パワーオンリセット回路
JP5629188B2 (ja) 2010-11-12 2014-11-19 ローム株式会社 減電圧リセット回路及びこれを用いた電源装置
US8760217B2 (en) * 2011-02-25 2014-06-24 Qualcomm Incorporated Semiconductor device having on-chip voltage regulator

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101013883A (zh) * 2006-02-01 2007-08-08 三星电子株式会社 数据延迟控制电路及方法
JP2011061518A (ja) * 2009-09-10 2011-03-24 Renesas Electronics Corp 半導体集積回路およびその動作方法
CN103105882A (zh) * 2011-11-11 2013-05-15 瑞萨电子株式会社 半导体集成电路

Also Published As

Publication number Publication date
EP3301541B1 (en) 2020-05-06
CN107888172A (zh) 2018-04-06
EP3301541A1 (en) 2018-04-04
US10481185B2 (en) 2019-11-19
US10884035B2 (en) 2021-01-05
JP2018055511A (ja) 2018-04-05
US20200041547A1 (en) 2020-02-06
JP6764299B2 (ja) 2020-09-30
KR20180036520A (ko) 2018-04-09
US20180095115A1 (en) 2018-04-05

Similar Documents

Publication Publication Date Title
CN107888172B (zh) 半导体装置、半导体系统和半导体装置的控制方法
US10429434B2 (en) On-chip reliability monitor and method
CN109428569B (zh) 半导体器件、半导体系统和半导体器件制造方法
US8310297B2 (en) Semiconductor device
JP4684821B2 (ja) 半導体装置
US9471120B1 (en) Power management controller for integrated circuit
JP2007311763A (ja) 半導体集積回路システム、半導体集積回路、オペレーティングシステム及び半導体集積回路の制御方法
US7579864B2 (en) Logic block control system and logic block control method
JP2009069947A (ja) 半導体装置
US10425076B2 (en) Power-on-reset circuit
JP3549186B2 (ja) 半導体装置
JP2009152311A (ja) 半導体集積回路システム
KR100650816B1 (ko) 내부 회로 보호 장치
JP2009038128A (ja) 半導体集積回路装置
JP2013105449A (ja) リセット信号生成回路及びそれを備えた半導体集積回路
US10063219B1 (en) Augmented intermediate voltage generator based core to pad level shifter
US7126411B2 (en) High voltage generator
KR100514413B1 (ko) 리세트 신호 발생 회로
JP2014038465A (ja) 半導体集積回路装置
KR19990059124A (ko) 반도체 소자의 초기화 회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant