JP2009152311A - 半導体集積回路システム - Google Patents

半導体集積回路システム Download PDF

Info

Publication number
JP2009152311A
JP2009152311A JP2007327728A JP2007327728A JP2009152311A JP 2009152311 A JP2009152311 A JP 2009152311A JP 2007327728 A JP2007327728 A JP 2007327728A JP 2007327728 A JP2007327728 A JP 2007327728A JP 2009152311 A JP2009152311 A JP 2009152311A
Authority
JP
Japan
Prior art keywords
circuit
semiconductor integrated
power supply
supply voltage
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007327728A
Other languages
English (en)
Inventor
Yukihiro Urakawa
幸宏 浦川
Original Assignee
Toshiba Corp
株式会社東芝
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, 株式会社東芝 filed Critical Toshiba Corp
Priority to JP2007327728A priority Critical patent/JP2009152311A/ja
Publication of JP2009152311A publication Critical patent/JP2009152311A/ja
Withdrawn legal-status Critical Current

Links

Images

Abstract

【課題】半導体集積回路の動作不良の防止と共に高速化及び低消費電力化を図る。
【解決手段】本発明の例に係る半導体集積回路システムは、半導体集積回路10と、半導体集積回路10に電源電圧を供給するVRM20とを備える。半導体集積回路10は、内部回路11と、内部回路11の性能をレプリカ回路によりモニタするモニタ回路12と、半導体集積回路10が形成されるチップの温度を測定する温度センサ13と、モニタ回路12によりモニタされる内部回路11の性能とモニタ時におけるチップの温度とに基づいて内部回路11の最悪動作条件時の性能を予測し、最悪動作条件時の性能から新たな電源電圧を決定する電源電圧決定回路14Aとから構成される。VRM20は、新たな電源電圧を半導体集積回路10に供給する電源電圧とする。
【選択図】図1

Description

本発明は、半導体集積回路の高信頼性化技術に関する。

CPU(Central Processing Unit)などの半導体集積回路に電源電圧を安定的に供給することは、その半導体集積回路の信頼性を向上させるために重要なことである。

VRM(Voltage Regulator Module)は、そのために開発され、半導体集積回路に電源電圧を安定的に供給するものとして広く採用されている。ここで、VRMから供給される電源電圧の値は、半導体集積回路のライフを通して一定である。

しかし、ディープサブミクロンデバイス(deep sub-micron device)と呼ばれる素子サイズが非常に小さい半導体集積回路では、その使用時間が長くなるに従って素子特性が劣化することが知られている。

その原因の一つにNBTI(Negative Bias Temperature Instability)がある。

NBTIは、p型FET(Field Effect Transistor)のゲート電極に対して基板の電位が負の状態でチップ温度が高くなると、その閾値の絶対値が次第に大きくなっていく現象のことであり、動作速度の低下による動作不良を引き起こす。

従って、このような素子特性の劣化(経時劣化)による動作不良を電源電圧の観点から防止しようとすると、上述のようにVRMで生成する電源電圧の値は一定であるから、VRMのスペックにこのような素子特性の劣化を織り込まなければならない。

具体的には、電源電圧の値は、NBTIを考慮した分だけ、初めから上昇させておく必要がある。しかし、この場合、半導体集積回路のライフを通じて、電源電圧の値を上昇させた分だけ、その消費電力が増大する弊害が生じる。

その一方で、電源電圧の値を可変とし、半導体集積回路を最低動作電圧で動作させることにより低消費電力化を図る技術が提案されている(例えば、特許文献1を参照)。

しかし、この技術では、レプリカとしてのモニタ回路(遅延回路)のみにより最低動作電圧を決定しているため、実際の回路とモニタ回路との間に動作条件などの差が発生することは必至であり、そのために正確に最低動作電圧を求めることができない。

また、特許文献1の0014段落にはチップ温度の監視について触れられているが、その主旨は、チップ温度によりモニタ時期を決めることにあり、チップ温度自体により、又は、チップ温度とモニタ回路とのコリレーション(correlation)により電源電圧の値を決めるものではない。
特開2002−16223号公報

本発明は、半導体集積回路の動作不良の防止と共に高速化及び低消費電力化を図るための電源電圧の新たな決め方を提案する。

本発明の例に係る半導体集積回路システムは、半導体集積回路と、半導体集積回路に電源電圧を供給するVRMとを備える。半導体集積回路は、内部回路と、内部回路の性能をレプリカ回路によりモニタするモニタ回路と、半導体集積回路が形成されるチップの温度を測定する温度センサと、モニタ回路によりモニタされる内部回路の性能とモニタ時におけるチップの温度とに基づいて内部回路の最悪動作条件時の性能を予測し、最悪動作条件時の性能から新たな電源電圧を決定する電源電圧決定回路とから構成される。VRMは、新たな電源電圧を半導体集積回路に供給する電源電圧とする。

本発明の例に係る半導体集積回路システムは、半導体集積回路と、半導体集積回路に電源電圧を供給するVRMとを備える。半導体集積回路は、内部回路と、内部回路の通算動作時間を測定する動作時間測定回路と、通算動作時間から内部回路の最悪動作条件時の性能を予測し、最悪動作条件時の性能から新たな電源電圧を決定する電源電圧決定回路とから構成される。VRMは、新たな電源電圧を半導体集積回路に供給する電源電圧とする。

本発明によれば、電源電圧の経時変化により半導体集積回路の動作不良の防止と共に高速化及び低消費電力化を図ることができる。

以下、図面を参照しながら、本発明の例を実施するための最良の形態について詳細に説明する。

1. 概要
本発明は、VRMにより半導体集積回路の電源電圧(動作電圧)を制御する半導体集積回路システムを対象とする。

(1) 本発明の特徴は、モニタ回路によりモニタされる内部回路の性能とモニタ時におけるチップ温度とに基づいて内部回路の最悪動作条件時の性能(例えば、pチャネルMOSトランジスタの閾値変動量など)を予測して電源電圧を決定する点にある。

モニタ回路は、内部回路を模擬したレプリカ回路から構成され、レプリカ回路は、内部回路と同様に経時劣化する。しかし、モニタ時におけるチップ温度は、最悪動作条件となっていない場合がある。例えば、半導体集積回路のブート時のチップ温度は低く、その時点での動作条件は最悪ではない。

従って、このままでは最悪動作条件を考慮した電源電圧の設定を確実に行うことができず、何らかの対策が必要になる。

既に述べたように、その対策の一つにチップ温度によりモニタ時期を決めるという技術が存在するが、半導体集積回路のブート時からチップ温度が最悪動作条件となる値に上昇するまでには相当の時間を要する。このため、高速性が要求される製品にこの技術を適用することは現実的ではない。

そこで、本発明では、モニタ時期を特定することなく、モニタ時におけるチップ温度から内部回路の最悪動作条件時の性能を予測する、という技術を提案する。この予測は、例えば、半導体集積回路内の不揮発性メモリに格納された変換テーブルに基づいて行う。

この場合、半導体集積回路のブート時にモニタ回路により内部回路の性能をモニタし、その結果をモニタ時のチップ温度により補正して内部回路の最悪動作条件時の性能を導き出すことができるため、ブート直後に半導体集積回路の電源電圧を変更でき、高速性が要求される製品に非常に有効となる。

(2) また、本発明の特徴は、内部回路の通算動作時間から内部回路の最悪動作条件時の性能(例えば、pチャネルMOSトランジスタの閾値変動量など)を予測して電源電圧を決定する点にある。

内部回路の性能は、内部回路を模擬したレプリカ回路から構成されるモニタ回路により判断される場合が多いが、レプリカ回路の動作条件を内部回路のそれと完全に同一にすることは難しい。また、半導体集積回路に供給する電源電圧を決めるに当ってモニタ回路による内部回路の性能のモニタをその都度行うのは手間がかかる。

そこで、本発明では、内部回路の最悪動作条件時の性能を、レプリカ回路により判断するのではなく、内部回路の通算動作時間から予測する、という技術を提案する。

また、内部回路の経時劣化は主に温度と電圧により生じることから、通算動作時間に加えて、半導体集積回路が形成されるチップの温度履歴と半導体集積回路の電源電圧履歴とから最悪動作条件時の性能を予測すれば、さらに高精度の予測が可能になる。

これらの予測は、例えば、半導体集積回路内の不揮発性メモリに格納された変換テーブルに基づいて行う。

この場合、電源電圧を決めるためのモニタ回路が不要になるため、ハードウェアが簡単になる。また、通算動作時間から直ちに最悪動作条件時の性能を導き出すことができるため、モニタ時期に制限がなく、かつ、高速性が要求される製品に非常に有効となる。

2. 実施形態
(1) 第1実施形態
図1は、第1実施形態に係わる半導体集積回路システムを示している。

半導体集積回路10は、電源電圧の値をコード化したVRM制御コードを出力する。VRM20は、VRM制御コードに基づいて半導体集積回路10に電源電圧を供給する。

半導体集積回路10は、モニタ回路12、温度センサ13、電源電圧決定回路14A、電圧制御回路15及びトリミング回路16を有する。これらの回路は、半導体集積回路10の内部回路11に含まれる。

モニタ回路12は、レプリカ回路を有し、内部回路10の性能をレプリカ回路によりモニタする。レプリカ回路は、例えば、リングオシレータ、内部回路のクリティカルパスと同じ回路などから構成される。モニタ回路12は、所定の時期、例えば、半導体集積回路のブート時に内部回路の性能を示す出力信号を出力する。

温度センサ13は、OTD(on-chip thermal diode)などのオンチップセンサである。温度センサ13は、半導体集積回路10が形成されるチップの温度を測定する。

電源電圧決定回路14Aは、モニタ回路12によりモニタされる内部回路11の性能(レプリカ情報)と内部回路11の性能のモニタ時におけるチップの温度(温度情報)とに基づいて、まず、レプリカ回路の最悪動作条件時の性能を予測する。この予測は、例えば、図2に示すように、変換テーブルAに基づいて行う。

また、電源電圧決定回路14Aは、図2に示すように、変換テーブルBに基づいて、レプリカ回路の最悪動作条件時の性能から内部回路の最悪動作条件時の性能を予測し、変換テーブルCに基づいて、内部回路の最悪動作条件時の性能から半導体集積回路の新たな電源電圧を決定する。

変換テーブルA,B,Cは、例えば、半導体集積回路10内の不揮発性メモリ(フラッシュメモリ、電気的フューズ(Electrical-Fuse)など)に格納される。

電圧制御回路15は、新たな電源電圧をコード化し、VRM制御コードとして半導体集積回路10の外部に出力する。ここで、電圧制御回路15は省略してもよい。この場合には、新たな電源電圧を電源電圧決定回路14AからVRM20に知らせる。

電源電圧決定回路14Aにおいては、レプリカ回路の最悪動作条件時の性能を予測してから内部回路の最悪動作条件時の性能を予測しているが、両者に相違がないと判断される場合には、変換テーブルBによる変換を省略し、変換テーブルAにより求められるレプリカ回路の最悪動作条件時の性能を内部回路の最悪動作条件時の性能としてもよい。

変換テーブルBによる変換は、トリミング回路16により実行される。

トリミング回路16は、電源電圧決定回路14Aにより求めた内部回路10の最悪動作条件時の性能を、例えば、レプリカ回路と内部回路10のクリティカルパスとのコリレーションによりトリミングする機能を有する。

図3は、ブート時及び最悪動作条件時のチップ温度及び電源電圧を示している。
チップ温度は、半導体集積回路のブート時に低く、その後、次第に上昇する。最悪動作条件時のチップ温度は、ブート時のそれよりも高くなる。

これに対し、電源電圧は、ボルテージドゥループ(voltage droop)により安定するまでに一定時間を要し、例えば、半導体集積回路のブート時に高く、その後、次第に低下する。最悪動作条件時の電源電圧は、ブート時のそれよりも低くなる。

ブート時に半導体集積回路の電源電圧を決定する場合、これらを考慮して、図2の変換テーブルA,B,Cを決定する。即ち、ブート時のチップ温度及び電源電圧による内部回路の性能から最悪動作条件時のチップ温度及び電源電圧による内部回路の性能を予測し、新たな電源電圧を決定する。

図4は、本発明の効果を示している。

まず、半導体集積回路の電源電圧は、内部回路の経時劣化に応じて変化するため、半導体集積回路の動作不良を確実に防止できる。また、ブート時に電源電圧を決めるため、高速化に貢献できる。

さらに、本発明では、ラインXに示すように、内部回路の通算動作時間が長くなるにつれて電源電圧が大きくなるため(P1→P2)、例えば、ラインYに示すように、初めから電源電圧を上昇させておく場合(P2)に比べて、ハッチングで示すエリアの分だけ、低消費電力化を実現できる。

このように、第1実施形態の半導体集積回路システムによれば、例えば、半導体集積回路のブート時にモニタ回路により内部回路の性能をモニタし、その結果をモニタ時のチップ温度により補正して内部回路の最悪動作条件時の性能を導き出すことができるため、ブート直後に半導体集積回路の電源電圧を変更でき、動作不良の防止と共に、高速化及び低消費電力化を図ることができる。

(2) 第2実施形態
図5は、第2実施形態に係わる半導体集積回路システムを示している。

半導体集積回路10は、電源電圧の値をコード化したVRM制御コードを出力する。VRM20は、VRM制御コードに基づいて半導体集積回路10に電源電圧を供給する。

半導体集積回路10は、温度センサ13、電源電圧決定回路14B、電圧制御回路15及び動作時間測定回路17を有する。これらの回路は、半導体集積回路10の内部回路11に含まれる。

動作時間測定回路17は、モニタ回路(レプリカ回路)に代わるもので、内部回路11の通算動作時間を測定する。この通算動作時間は、例えば、VRM20から半導体集積回路10に供給される電源電圧の通算供給時間とし、カウンタにより計測する。動作時間測定回路17は、所定の時期、例えば、半導体集積回路のブート時に通算動作時間を示す出力信号を出力する。

温度センサ13は、OTDなどのオンチップセンサである。温度センサ13は、半導体集積回路10が形成されるチップの温度を測定する。

電源電圧決定回路14Bは、動作時間測定回路17により測定される内部回路11の通算動作時間に基づいて、内部回路11の最悪動作条件時の性能を予測する。この予測は、例えば、図6に示すように、変換テーブルDに基づいて行う。

また、電源電圧決定回路14Bは、図6に示すように、変換テーブルEに基づいて、内部回路の最悪動作条件時の性能から半導体集積回路の新たな電源電圧を決定する。

変換テーブルD,Eは、例えば、半導体集積回路10内の不揮発性メモリ(フラッシュメモリ、電気的フューズなど)に格納される。

ここで、電源電圧決定回路14Bは、通算動作時間に加えて、図7及び図8に示すように、半導体集積回路10が形成されるチップの温度履歴と半導体集積回路10の電源電圧履歴とから内部回路11の最悪動作条件時の性能を予測してもよい。

内部回路11の性能は、以下のように、通算動作時間、平均温度及び平均電源電圧の関数として表すことができる。
Δ性能=f(通算動作時間、平均温度、平均電源電圧)
そこで、平均温度については、温度履歴から求め、平均電源電圧については、電源電圧履歴から求める。

通算動作時間に関しては、通算動作時間が長くなるほど性能が劣化する。

温度履歴は、何度で何時間使用したかを示す情報で、例えば、90℃で100時間、100℃で200時間という具合に記録される。

電源電圧履歴は、どの電源電圧で何時間使用したかを示す情報で、例えば、1.1Vで100時間、1.2Vで200時間という具合に記録される。

具体例を示すと、通算動作時間が300時間で、そのうち、90℃, 1.1Vで100時間、100℃, 1.2Vで200時間使用した場合には、通算動作時間300時間、平均温度96.7℃、平均電源電圧1.17Vとし、これらに基づき、内部回路の性能を予測する。

温度履歴は、温度センサ13により測定した温度を、例えば、半導体集積回路10内の不揮発性メモリ(フラッシュメモリ、電気的フューズなど)に格納することで取得する。

電源電圧履歴は、例えば、ワークロードモニタにより取得する。

電圧制御回路15は、新たな電源電圧をコード化し、VRM制御コードとして半導体集積回路10の外部に出力する。ここで、電圧制御回路15は省略してもよい。この場合には、新たな電源電圧を電源電圧決定回路14AからVRM20に知らせる。

図4に示す効果は、第2実施形態でも得られる。

即ち、半導体集積回路の電源電圧を内部回路の経時劣化に応じて変化させるため、半導体集積回路の動作不良を確実に防止できる。また、ブート時に電源電圧を決めることができるため、高速化に貢献できる。さらに、通算動作時間が長くなるにつれて電源電圧が大きくなるため、初めから電源電圧を上昇させておく場合に比べて低消費電力化を実現できる。

このように、第2実施形態の半導体集積回路システムによれば、例えば、半導体集積回路のブート時に、通算動作時間に基づいて内部回路の最悪動作条件時の性能を予測することができるため、ブート直後に半導体集積回路の電源電圧を変更でき、動作不良の防止と共に、高速化及び低消費電力化を図ることができる。

(3) その他
第1及び第2実施形態を組み合わせて使用することも可能である。例えば、第1実施形態に係わる半導体集積回路システムにおいて、さらに、通算動作時間情報に基づいて電源電圧を決定してもよい。

3. 適用例
本発明は、特に高速性及び低消費電力化が要求される次世代プロセッサなどの半導体集積回路に適用するのが有効である。なぜなら、これらは、最先端の技術により素子サイズが小さく、素子特性の経時劣化が問題となるからである。

4. むすび
本発明によれば、電源電圧の経時変化により半導体集積回路の動作不良の防止と共に高速化及び低消費電力化を図ることができる。

本発明の例は、上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、上述の実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の実施形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施形態の構成要素を適宜組み合わせてもよい。

第1実施形態の半導体集積回路システムを示す図。 レプリカ情報と温度情報から電源電圧を決定するシーケンスを示す図。 ブート時及び最悪動作条件時のチップ温度及び電源電圧を示す図。 通算動作時間と電源電圧との関係を示す図。 第2実施形態の半導体集積回路システムを示す図。 通算動作時間から電源電圧を決定するシーケンスを示す図。 温度履歴及び電源電圧履歴の格納場所を示す図。 温度履歴及び電源電圧履歴の格納場所を示す図。

符号の説明

10: 半導体集積回路(チップ)、 11: 内部回路、 12: モニタ回路、 13: 温度センサ、 14A,14B: 電源電圧決定回路、 15: 電圧制御回路、 16: トリミング回路、 17: 動作時間測定回路、 20: VRM。

Claims (5)

  1. 半導体集積回路と、前記半導体集積回路に電源電圧を供給するVRMとを具備し、
    前記半導体集積回路は、内部回路と、前記内部回路の性能をレプリカ回路によりモニタするモニタ回路と、前記半導体集積回路が形成されるチップの温度を測定する温度センサと、前記モニタ回路によりモニタされる前記内部回路の性能と前記モニタ時における前記チップの温度とに基づいて前記内部回路の最悪動作条件時の性能を予測し、前記最悪動作条件時の性能から新たな電源電圧を決定する電源電圧決定回路とから構成され、
    前記VRMは、前記新たな電源電圧を前記半導体集積回路に供給する電源電圧とすることを特徴とする半導体集積回路システム。
  2. 前記電源電圧決定回路は、前記半導体集積回路のブート時に前記内部回路の最悪動作条件時の性能を予測して前記新たな電源電圧を決定することを特徴とする請求項1に記載の半導体集積回路システム。
  3. 前記半導体集積回路は、前記電源電圧決定回路により求めた前記最悪動作条件時の性能を、前記レプリカ回路と前記内部回路のクリティカルパスとのコリレーションによりトリミングするトリミング回路をさらに備えることを特徴とする請求項1又は2に記載の半導体集積回路システム。
  4. 半導体集積回路と、前記半導体集積回路に電源電圧を供給するVRMとを具備し、
    前記半導体集積回路は、内部回路と、前記内部回路の通算動作時間を測定する動作時間測定回路と、前記通算動作時間から前記内部回路の最悪動作条件時の性能を予測し、前記最悪動作条件時の性能から新たな電源電圧を決定する電源電圧決定回路とから構成され、
    前記VRMは、前記新たな電源電圧を前記半導体集積回路に供給する電源電圧とすることを特徴とする半導体集積回路システム。
  5. 前記電源電圧決定回路は、前記通算動作時間に加えて、前記半導体集積回路が形成されるチップの温度履歴と前記半導体集積回路の電源電圧履歴とから前記内部回路の最悪動作条件時の性能を予測することを特徴とする請求項3に記載の半導体集積回路システム。
JP2007327728A 2007-12-19 2007-12-19 半導体集積回路システム Withdrawn JP2009152311A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007327728A JP2009152311A (ja) 2007-12-19 2007-12-19 半導体集積回路システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007327728A JP2009152311A (ja) 2007-12-19 2007-12-19 半導体集積回路システム

Publications (1)

Publication Number Publication Date
JP2009152311A true JP2009152311A (ja) 2009-07-09

Family

ID=40921131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007327728A Withdrawn JP2009152311A (ja) 2007-12-19 2007-12-19 半導体集積回路システム

Country Status (1)

Country Link
JP (1) JP2009152311A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011013270A1 (ja) * 2009-07-27 2011-02-03 パナソニック株式会社 半導体装置
JP2014007739A (ja) * 2012-05-31 2014-01-16 Semiconductor Energy Lab Co Ltd パルス信号出力回路及びシフトレジスタ
JP2015109420A (ja) * 2013-09-27 2015-06-11 カビウム・インコーポレーテッド 監視チップ温度に基づく供給電圧の動的調整
US9389127B2 (en) 2011-09-20 2016-07-12 Renesas Electronics Corporation Semiconductor device and temperature sensor system

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011013270A1 (ja) * 2009-07-27 2011-02-03 パナソニック株式会社 半導体装置
US9389127B2 (en) 2011-09-20 2016-07-12 Renesas Electronics Corporation Semiconductor device and temperature sensor system
JP2014007739A (ja) * 2012-05-31 2014-01-16 Semiconductor Energy Lab Co Ltd パルス信号出力回路及びシフトレジスタ
JP2015109420A (ja) * 2013-09-27 2015-06-11 カビウム・インコーポレーテッド 監視チップ温度に基づく供給電圧の動的調整
US9507369B2 (en) 2013-09-27 2016-11-29 Cavium, Inc. Dynamically adjusting supply voltage based on monitored chip temperature
CN108469861A (zh) * 2013-09-27 2018-08-31 凯为公司 基于所监测的芯片温度动态调整电源电压

Similar Documents

Publication Publication Date Title
JP6282169B2 (ja) 集積スマートパワースイッチ
US8531851B2 (en) Start-up circuit and method thereof
US8356194B2 (en) Method and apparatus for estimating overshoot power after estimating power of executing events
CN102301308B (zh) 动态电压和频率管理
US6903564B1 (en) Device aging determination circuit
KR100862113B1 (ko) 공정 변화에 대한 정보를 이용하여 공급전압/공급주파수를제어할 수 있는 장치와 방법
US8151094B2 (en) Dynamically estimating lifetime of a semiconductor device
TWI658467B (zh) 雙電源記憶體的裝置、系統及方法
US8283972B1 (en) Substrate bias feedback scheme to reduce chip leakage power
US7779281B1 (en) Controlling input power
US7454316B2 (en) Method and apparatus for monitoring and enhancing on-chip microprocessor reliability
JP4981396B2 (ja) 半導体メモリ素子の温度情報出力装置及びその実行方法
TWI285308B (en) Method, controlling apparatus and system for controlling standby power of low power devices
KR100750030B1 (ko) 시스템 메모리 용법을 확립하고 보고하고 조정하는 방법 및장치
CN100504321C (zh) 用于热感测的系统和方法
US9030176B2 (en) Semiconductor integrated circuit
US7814343B2 (en) Semiconductor integrated circuit for reducing power consumption and enhancing processing speed
US6484265B2 (en) Software control of transistor body bias in controlling chip parameters
KR940002863B1 (ko) 집적 회로내에 내장된 스텝-다운 회로
US20050001600A1 (en) On-chip compensation control for voltage regulation
US8234511B2 (en) Speed binning for dynamic and adaptive power control
KR100618876B1 (ko) 히스테리시스 특성을 갖는 시퀀셜 트랙킹 온도 센서 및 그온도 센싱 방법
US9026810B2 (en) Adaptive control of operating and body bias voltages
EP1769311B1 (en) Adaptive voltage adjustment
Cho et al. Postsilicon voltage guard-band reduction in a 22 nm graphics execution core using adaptive voltage scaling and dynamic power gating

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20110301