JP2009152311A

JP2009152311A - 半導体集積回路システム

Info

Publication number: JP2009152311A
Application number: JP2007327728A
Authority: JP
Inventors: Yukihiro Urakawa; 幸宏浦川
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2007-12-19
Filing date: 2007-12-19
Publication date: 2009-07-09

Abstract

【課題】半導体集積回路の動作不良の防止と共に高速化及び低消費電力化を図る。
【解決手段】本発明の例に係る半導体集積回路システムは、半導体集積回路１０と、半導体集積回路１０に電源電圧を供給するＶＲＭ２０とを備える。半導体集積回路１０は、内部回路１１と、内部回路１１の性能をレプリカ回路によりモニタするモニタ回路１２と、半導体集積回路１０が形成されるチップの温度を測定する温度センサ１３と、モニタ回路１２によりモニタされる内部回路１１の性能とモニタ時におけるチップの温度とに基づいて内部回路１１の最悪動作条件時の性能を予測し、最悪動作条件時の性能から新たな電源電圧を決定する電源電圧決定回路１４Ａとから構成される。ＶＲＭ２０は、新たな電源電圧を半導体集積回路１０に供給する電源電圧とする。
【選択図】図１

Description

本発明は、半導体集積回路の高信頼性化技術に関する。

ＣＰＵ(Central Processing Unit)などの半導体集積回路に電源電圧を安定的に供給することは、その半導体集積回路の信頼性を向上させるために重要なことである。

ＶＲＭ(Voltage Regulator Module)は、そのために開発され、半導体集積回路に電源電圧を安定的に供給するものとして広く採用されている。ここで、ＶＲＭから供給される電源電圧の値は、半導体集積回路のライフを通して一定である。

しかし、ディープサブミクロンデバイス(deep sub-micron device)と呼ばれる素子サイズが非常に小さい半導体集積回路では、その使用時間が長くなるに従って素子特性が劣化することが知られている。

その原因の一つにＮＢＴＩ(Negative Bias Temperature Instability)がある。

ＮＢＴＩは、ｐ型ＦＥＴ(Field Effect Transistor)のゲート電極に対して基板の電位が負の状態でチップ温度が高くなると、その閾値の絶対値が次第に大きくなっていく現象のことであり、動作速度の低下による動作不良を引き起こす。

従って、このような素子特性の劣化（経時劣化）による動作不良を電源電圧の観点から防止しようとすると、上述のようにＶＲＭで生成する電源電圧の値は一定であるから、ＶＲＭのスペックにこのような素子特性の劣化を織り込まなければならない。

具体的には、電源電圧の値は、ＮＢＴＩを考慮した分だけ、初めから上昇させておく必要がある。しかし、この場合、半導体集積回路のライフを通じて、電源電圧の値を上昇させた分だけ、その消費電力が増大する弊害が生じる。

その一方で、電源電圧の値を可変とし、半導体集積回路を最低動作電圧で動作させることにより低消費電力化を図る技術が提案されている（例えば、特許文献１を参照）。

しかし、この技術では、レプリカとしてのモニタ回路（遅延回路）のみにより最低動作電圧を決定しているため、実際の回路とモニタ回路との間に動作条件などの差が発生することは必至であり、そのために正確に最低動作電圧を求めることができない。

また、特許文献１の００１４段落にはチップ温度の監視について触れられているが、その主旨は、チップ温度によりモニタ時期を決めることにあり、チップ温度自体により、又は、チップ温度とモニタ回路とのコリレーション(correlation)により電源電圧の値を決めるものではない。
特開２００２−１６２２３号公報

本発明は、半導体集積回路の動作不良の防止と共に高速化及び低消費電力化を図るための電源電圧の新たな決め方を提案する。

本発明の例に係る半導体集積回路システムは、半導体集積回路と、半導体集積回路に電源電圧を供給するＶＲＭとを備える。半導体集積回路は、内部回路と、内部回路の性能をレプリカ回路によりモニタするモニタ回路と、半導体集積回路が形成されるチップの温度を測定する温度センサと、モニタ回路によりモニタされる内部回路の性能とモニタ時におけるチップの温度とに基づいて内部回路の最悪動作条件時の性能を予測し、最悪動作条件時の性能から新たな電源電圧を決定する電源電圧決定回路とから構成される。ＶＲＭは、新たな電源電圧を半導体集積回路に供給する電源電圧とする。

本発明の例に係る半導体集積回路システムは、半導体集積回路と、半導体集積回路に電源電圧を供給するＶＲＭとを備える。半導体集積回路は、内部回路と、内部回路の通算動作時間を測定する動作時間測定回路と、通算動作時間から内部回路の最悪動作条件時の性能を予測し、最悪動作条件時の性能から新たな電源電圧を決定する電源電圧決定回路とから構成される。ＶＲＭは、新たな電源電圧を半導体集積回路に供給する電源電圧とする。

本発明によれば、電源電圧の経時変化により半導体集積回路の動作不良の防止と共に高速化及び低消費電力化を図ることができる。

以下、図面を参照しながら、本発明の例を実施するための最良の形態について詳細に説明する。

１．概要
本発明は、ＶＲＭにより半導体集積回路の電源電圧（動作電圧）を制御する半導体集積回路システムを対象とする。

(1) 本発明の特徴は、モニタ回路によりモニタされる内部回路の性能とモニタ時におけるチップ温度とに基づいて内部回路の最悪動作条件時の性能（例えば、ｐチャネルＭＯＳトランジスタの閾値変動量など）を予測して電源電圧を決定する点にある。

モニタ回路は、内部回路を模擬したレプリカ回路から構成され、レプリカ回路は、内部回路と同様に経時劣化する。しかし、モニタ時におけるチップ温度は、最悪動作条件となっていない場合がある。例えば、半導体集積回路のブート時のチップ温度は低く、その時点での動作条件は最悪ではない。

従って、このままでは最悪動作条件を考慮した電源電圧の設定を確実に行うことができず、何らかの対策が必要になる。

既に述べたように、その対策の一つにチップ温度によりモニタ時期を決めるという技術が存在するが、半導体集積回路のブート時からチップ温度が最悪動作条件となる値に上昇するまでには相当の時間を要する。このため、高速性が要求される製品にこの技術を適用することは現実的ではない。

そこで、本発明では、モニタ時期を特定することなく、モニタ時におけるチップ温度から内部回路の最悪動作条件時の性能を予測する、という技術を提案する。この予測は、例えば、半導体集積回路内の不揮発性メモリに格納された変換テーブルに基づいて行う。

この場合、半導体集積回路のブート時にモニタ回路により内部回路の性能をモニタし、その結果をモニタ時のチップ温度により補正して内部回路の最悪動作条件時の性能を導き出すことができるため、ブート直後に半導体集積回路の電源電圧を変更でき、高速性が要求される製品に非常に有効となる。

(2) また、本発明の特徴は、内部回路の通算動作時間から内部回路の最悪動作条件時の性能（例えば、ｐチャネルＭＯＳトランジスタの閾値変動量など）を予測して電源電圧を決定する点にある。

内部回路の性能は、内部回路を模擬したレプリカ回路から構成されるモニタ回路により判断される場合が多いが、レプリカ回路の動作条件を内部回路のそれと完全に同一にすることは難しい。また、半導体集積回路に供給する電源電圧を決めるに当ってモニタ回路による内部回路の性能のモニタをその都度行うのは手間がかかる。

そこで、本発明では、内部回路の最悪動作条件時の性能を、レプリカ回路により判断するのではなく、内部回路の通算動作時間から予測する、という技術を提案する。

また、内部回路の経時劣化は主に温度と電圧により生じることから、通算動作時間に加えて、半導体集積回路が形成されるチップの温度履歴と半導体集積回路の電源電圧履歴とから最悪動作条件時の性能を予測すれば、さらに高精度の予測が可能になる。

これらの予測は、例えば、半導体集積回路内の不揮発性メモリに格納された変換テーブルに基づいて行う。

この場合、電源電圧を決めるためのモニタ回路が不要になるため、ハードウェアが簡単になる。また、通算動作時間から直ちに最悪動作条件時の性能を導き出すことができるため、モニタ時期に制限がなく、かつ、高速性が要求される製品に非常に有効となる。

２．実施形態
(1) 第１実施形態
図１は、第１実施形態に係わる半導体集積回路システムを示している。

半導体集積回路１０は、電源電圧の値をコード化したＶＲＭ制御コードを出力する。ＶＲＭ２０は、ＶＲＭ制御コードに基づいて半導体集積回路１０に電源電圧を供給する。

半導体集積回路１０は、モニタ回路１２、温度センサ１３、電源電圧決定回路１４Ａ、電圧制御回路１５及びトリミング回路１６を有する。これらの回路は、半導体集積回路１０の内部回路１１に含まれる。

モニタ回路１２は、レプリカ回路を有し、内部回路１０の性能をレプリカ回路によりモニタする。レプリカ回路は、例えば、リングオシレータ、内部回路のクリティカルパスと同じ回路などから構成される。モニタ回路１２は、所定の時期、例えば、半導体集積回路のブート時に内部回路の性能を示す出力信号を出力する。

温度センサ１３は、ＯＴＤ(on-chip thermal diode)などのオンチップセンサである。温度センサ１３は、半導体集積回路１０が形成されるチップの温度を測定する。

電源電圧決定回路１４Ａは、モニタ回路１２によりモニタされる内部回路１１の性能（レプリカ情報）と内部回路１１の性能のモニタ時におけるチップの温度（温度情報）とに基づいて、まず、レプリカ回路の最悪動作条件時の性能を予測する。この予測は、例えば、図２に示すように、変換テーブルＡに基づいて行う。

また、電源電圧決定回路１４Ａは、図２に示すように、変換テーブルＢに基づいて、レプリカ回路の最悪動作条件時の性能から内部回路の最悪動作条件時の性能を予測し、変換テーブルＣに基づいて、内部回路の最悪動作条件時の性能から半導体集積回路の新たな電源電圧を決定する。

変換テーブルＡ，Ｂ，Ｃは、例えば、半導体集積回路１０内の不揮発性メモリ（フラッシュメモリ、電気的フューズ(Electrical-Fuse)など）に格納される。

電圧制御回路１５は、新たな電源電圧をコード化し、ＶＲＭ制御コードとして半導体集積回路１０の外部に出力する。ここで、電圧制御回路１５は省略してもよい。この場合には、新たな電源電圧を電源電圧決定回路１４ＡからＶＲＭ２０に知らせる。

電源電圧決定回路１４Ａにおいては、レプリカ回路の最悪動作条件時の性能を予測してから内部回路の最悪動作条件時の性能を予測しているが、両者に相違がないと判断される場合には、変換テーブルＢによる変換を省略し、変換テーブルＡにより求められるレプリカ回路の最悪動作条件時の性能を内部回路の最悪動作条件時の性能としてもよい。

変換テーブルＢによる変換は、トリミング回路１６により実行される。

トリミング回路１６は、電源電圧決定回路１４Ａにより求めた内部回路１０の最悪動作条件時の性能を、例えば、レプリカ回路と内部回路１０のクリティカルパスとのコリレーションによりトリミングする機能を有する。

図３は、ブート時及び最悪動作条件時のチップ温度及び電源電圧を示している。
チップ温度は、半導体集積回路のブート時に低く、その後、次第に上昇する。最悪動作条件時のチップ温度は、ブート時のそれよりも高くなる。

これに対し、電源電圧は、ボルテージドゥループ(voltage droop)により安定するまでに一定時間を要し、例えば、半導体集積回路のブート時に高く、その後、次第に低下する。最悪動作条件時の電源電圧は、ブート時のそれよりも低くなる。

ブート時に半導体集積回路の電源電圧を決定する場合、これらを考慮して、図２の変換テーブルＡ，Ｂ，Ｃを決定する。即ち、ブート時のチップ温度及び電源電圧による内部回路の性能から最悪動作条件時のチップ温度及び電源電圧による内部回路の性能を予測し、新たな電源電圧を決定する。

図４は、本発明の効果を示している。

まず、半導体集積回路の電源電圧は、内部回路の経時劣化に応じて変化するため、半導体集積回路の動作不良を確実に防止できる。また、ブート時に電源電圧を決めるため、高速化に貢献できる。

さらに、本発明では、ラインＸに示すように、内部回路の通算動作時間が長くなるにつれて電源電圧が大きくなるため（Ｐ１→Ｐ２）、例えば、ラインＹに示すように、初めから電源電圧を上昇させておく場合（Ｐ２）に比べて、ハッチングで示すエリアの分だけ、低消費電力化を実現できる。

このように、第１実施形態の半導体集積回路システムによれば、例えば、半導体集積回路のブート時にモニタ回路により内部回路の性能をモニタし、その結果をモニタ時のチップ温度により補正して内部回路の最悪動作条件時の性能を導き出すことができるため、ブート直後に半導体集積回路の電源電圧を変更でき、動作不良の防止と共に、高速化及び低消費電力化を図ることができる。

(2) 第２実施形態
図５は、第２実施形態に係わる半導体集積回路システムを示している。

半導体集積回路１０は、温度センサ１３、電源電圧決定回路１４Ｂ、電圧制御回路１５及び動作時間測定回路１７を有する。これらの回路は、半導体集積回路１０の内部回路１１に含まれる。

動作時間測定回路１７は、モニタ回路（レプリカ回路）に代わるもので、内部回路１１の通算動作時間を測定する。この通算動作時間は、例えば、ＶＲＭ２０から半導体集積回路１０に供給される電源電圧の通算供給時間とし、カウンタにより計測する。動作時間測定回路１７は、所定の時期、例えば、半導体集積回路のブート時に通算動作時間を示す出力信号を出力する。

温度センサ１３は、ＯＴＤなどのオンチップセンサである。温度センサ１３は、半導体集積回路１０が形成されるチップの温度を測定する。

電源電圧決定回路１４Ｂは、動作時間測定回路１７により測定される内部回路１１の通算動作時間に基づいて、内部回路１１の最悪動作条件時の性能を予測する。この予測は、例えば、図６に示すように、変換テーブルＤに基づいて行う。

また、電源電圧決定回路１４Ｂは、図６に示すように、変換テーブルＥに基づいて、内部回路の最悪動作条件時の性能から半導体集積回路の新たな電源電圧を決定する。

変換テーブルＤ，Ｅは、例えば、半導体集積回路１０内の不揮発性メモリ（フラッシュメモリ、電気的フューズなど）に格納される。

ここで、電源電圧決定回路１４Ｂは、通算動作時間に加えて、図７及び図８に示すように、半導体集積回路１０が形成されるチップの温度履歴と半導体集積回路１０の電源電圧履歴とから内部回路１１の最悪動作条件時の性能を予測してもよい。

内部回路１１の性能は、以下のように、通算動作時間、平均温度及び平均電源電圧の関数として表すことができる。
Δ性能＝ｆ（通算動作時間、平均温度、平均電源電圧）
そこで、平均温度については、温度履歴から求め、平均電源電圧については、電源電圧履歴から求める。

通算動作時間に関しては、通算動作時間が長くなるほど性能が劣化する。

温度履歴は、何度で何時間使用したかを示す情報で、例えば、90℃で100時間、100℃で200時間という具合に記録される。

電源電圧履歴は、どの電源電圧で何時間使用したかを示す情報で、例えば、1.1Vで100時間、1.2Vで200時間という具合に記録される。

具体例を示すと、通算動作時間が300時間で、そのうち、90℃, 1.1Vで100時間、100℃, 1.2Vで200時間使用した場合には、通算動作時間300時間、平均温度96.7℃、平均電源電圧1.17Vとし、これらに基づき、内部回路の性能を予測する。

温度履歴は、温度センサ１３により測定した温度を、例えば、半導体集積回路１０内の不揮発性メモリ（フラッシュメモリ、電気的フューズなど）に格納することで取得する。

電源電圧履歴は、例えば、ワークロードモニタにより取得する。

図４に示す効果は、第２実施形態でも得られる。

即ち、半導体集積回路の電源電圧を内部回路の経時劣化に応じて変化させるため、半導体集積回路の動作不良を確実に防止できる。また、ブート時に電源電圧を決めることができるため、高速化に貢献できる。さらに、通算動作時間が長くなるにつれて電源電圧が大きくなるため、初めから電源電圧を上昇させておく場合に比べて低消費電力化を実現できる。

このように、第２実施形態の半導体集積回路システムによれば、例えば、半導体集積回路のブート時に、通算動作時間に基づいて内部回路の最悪動作条件時の性能を予測することができるため、ブート直後に半導体集積回路の電源電圧を変更でき、動作不良の防止と共に、高速化及び低消費電力化を図ることができる。

(3) その他
第１及び第２実施形態を組み合わせて使用することも可能である。例えば、第１実施形態に係わる半導体集積回路システムにおいて、さらに、通算動作時間情報に基づいて電源電圧を決定してもよい。

３．適用例
本発明は、特に高速性及び低消費電力化が要求される次世代プロセッサなどの半導体集積回路に適用するのが有効である。なぜなら、これらは、最先端の技術により素子サイズが小さく、素子特性の経時劣化が問題となるからである。

４．むすび
本発明によれば、電源電圧の経時変化により半導体集積回路の動作不良の防止と共に高速化及び低消費電力化を図ることができる。

本発明の例は、上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、上述の実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を構成できる。例えば、上述の実施形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施形態の構成要素を適宜組み合わせてもよい。

第１実施形態の半導体集積回路システムを示す図。レプリカ情報と温度情報から電源電圧を決定するシーケンスを示す図。ブート時及び最悪動作条件時のチップ温度及び電源電圧を示す図。通算動作時間と電源電圧との関係を示す図。第２実施形態の半導体集積回路システムを示す図。通算動作時間から電源電圧を決定するシーケンスを示す図。温度履歴及び電源電圧履歴の格納場所を示す図。温度履歴及び電源電圧履歴の格納場所を示す図。

符号の説明

１０：半導体集積回路（チップ）、１１：内部回路、１２：モニタ回路、１３：温度センサ、１４Ａ，１４Ｂ：電源電圧決定回路、１５：電圧制御回路、１６：トリミング回路、１７：動作時間測定回路、２０：ＶＲＭ。

Claims

半導体集積回路と、前記半導体集積回路に電源電圧を供給するＶＲＭとを具備し、
前記半導体集積回路は、内部回路と、前記内部回路の性能をレプリカ回路によりモニタするモニタ回路と、前記半導体集積回路が形成されるチップの温度を測定する温度センサと、前記モニタ回路によりモニタされる前記内部回路の性能と前記モニタ時における前記チップの温度とに基づいて前記内部回路の最悪動作条件時の性能を予測し、前記最悪動作条件時の性能から新たな電源電圧を決定する電源電圧決定回路とから構成され、
前記ＶＲＭは、前記新たな電源電圧を前記半導体集積回路に供給する電源電圧とすることを特徴とする半導体集積回路システム。
前記電源電圧決定回路は、前記半導体集積回路のブート時に前記内部回路の最悪動作条件時の性能を予測して前記新たな電源電圧を決定することを特徴とする請求項１に記載の半導体集積回路システム。
前記半導体集積回路は、前記電源電圧決定回路により求めた前記最悪動作条件時の性能を、前記レプリカ回路と前記内部回路のクリティカルパスとのコリレーションによりトリミングするトリミング回路をさらに備えることを特徴とする請求項１又は２に記載の半導体集積回路システム。
半導体集積回路と、前記半導体集積回路に電源電圧を供給するＶＲＭとを具備し、
前記半導体集積回路は、内部回路と、前記内部回路の通算動作時間を測定する動作時間測定回路と、前記通算動作時間から前記内部回路の最悪動作条件時の性能を予測し、前記最悪動作条件時の性能から新たな電源電圧を決定する電源電圧決定回路とから構成され、
前記ＶＲＭは、前記新たな電源電圧を前記半導体集積回路に供給する電源電圧とすることを特徴とする半導体集積回路システム。
前記電源電圧決定回路は、前記通算動作時間に加えて、前記半導体集積回路が形成されるチップの温度履歴と前記半導体集積回路の電源電圧履歴とから前記内部回路の最悪動作条件時の性能を予測することを特徴とする請求項３に記載の半導体集積回路システム。