CN108398997B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN108398997B
CN108398997B CN201810081772.0A CN201810081772A CN108398997B CN 108398997 B CN108398997 B CN 108398997B CN 201810081772 A CN201810081772 A CN 201810081772A CN 108398997 B CN108398997 B CN 108398997B
Authority
CN
China
Prior art keywords
operating voltage
system chip
voltage
operating
duration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810081772.0A
Other languages
English (en)
Other versions
CN108398997A (zh
Inventor
任明均
全浩渊
韩相佑
申宅均
李愚星
崔承铉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN108398997A publication Critical patent/CN108398997A/zh
Application granted granted Critical
Publication of CN108398997B publication Critical patent/CN108398997B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G06F1/206—Cooling means comprising thermal management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/7821—Tightly coupled to memory, e.g. computational memory, smart memory, processor in memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/065—Replication mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明提供一种半导体装置。一种半导体装置包括：监测电路，所述监测电路从电源管理集成电路接收第一操作电压及与所述第一操作电压不同的第二操作电压，并监测系统芯片以所述第一操作电压及所述第二操作电压中的每一者进行使用的持续时间；处理电路，其基于来自所述系统芯片以所述第一操作电压及所述第二操作电压中的每一者进行使用的所述持续时间的预定权重信息来计算正规化值；以及电压电路，通过将所述正规化值与预定值进行比较来判断是否增大所述系统芯片的操作电压。

Description

半导体装置
[相关申请的交叉参考]
本申请主张2017年2月7日在韩国知识产权局提出申请的韩国专利申请第10-2017-0016880号的优先权、以及从所述韩国专利申请衍生出的所有权利，所述韩国专利申请的公开内容全文并入本申请供参考。
技术领域
本公开涉及一种半导体装置及半导体系统。
背景技术
例如系统芯片(System-on-Chip，SoC)装置等半导体装置通常包括多个晶体管。晶体管的特性可能随着晶体管进行使用的持续时间而改变。举例来说，随着系统芯片进行使用的持续时间增加，系统芯片的晶体管的阈值电压可随使用年限增大。因此，可能需要随时间的推移而增大系统芯片进行稳定的、无故障操作所需的最小操作电压。
在一些配置中，可采用电源管理集成电路(Power Management IntegratedCircuit，PMIC)来向系统芯片供应电力。为确保防止系统芯片故障所需的电压裕量，电源管理集成电路可向系统芯片提供比确保恰当操作所需的最小电压高的电源电压。这种方式伴随着固有的电力低效问题(power inefficiency)，这对便携式电子设备来说是不利的。
发明内容
本公开的示例性实施例提供一种半导体装置，所述半导体装置能够高效地提供考虑到半导体装置的晶体管特性的一种或多种改变的电压裕量。
本公开的示例性实施例还提供一种半导体系统，所述半导体系统能够高效地提供考虑到半导体系统的晶体管特性的一种或多种改变的电压裕量。
本公开的示例性实施例仅用于说明目的；因此，本发明概念不受限于此。其他实施例可等同地适用于本发明概念。
根据本公开的示例性实施例，一种半导体装置包括监测电路，所述监测电路从电源管理集成电路(PMIC)接收第一操作电压及与所述第一操作电压不同的第二操作电压。所述监测电路监测系统芯片(SoC)以所述第一操作电压及所述第二操作电压中的每一者进行使用的持续时间。处理电路基于来自所述系统芯片以所述第一操作电压及所述第二操作电压中的每一者进行使用的所述持续时间的预定权重信息来计算正规化值。电压电路通过将所述正规化值与预定值进行比较来判断是否增大所述系统芯片的操作电压。
根据本公开的另一个示例性实施例，一种半导体系统包括：电源管理集成电路(PMIC)；系统芯片(SoC)，其从所述电源管理集成电路接收第一操作电压及与所述第一操作电压不同的第二操作电压，并以所述第一操作电压及所述第二操作电压中的每一者进行操作。存储器中存储统计模型，所述统计模型基于所述系统芯片以所述第一操作电压及所述第二操作电压中的每一者进行使用的持续时间来控制所述系统芯片的操作电压。所述系统芯片包括：监测电路，其监测所述系统芯片以所述第一操作电压及所述第二操作电压中的每一者进行使用的所述持续时间；处理电路，其基于由所述统计模型提供的预定权重信息以及利用所述系统芯片以所述第一操作电压及所述第二操作电压中的每一者进行使用的所述持续时间来计算正规化值；以及电压电路，其通过将所述正规化值与预定值进行比较来判断是否增大所述系统芯片的操作电压。
通过阅读以下详细说明、图式及权利要求书，其他特征及示例性实施例可显而易见。
附图说明
通过参照附图详细阐述本公开的示例性实施例，本公开的以上及其它示例性实施例及特征将变得更显而易见，在附图中：
图1是根据本发明概念示出根据本公开示例性实施例的半导体系统的示意图。
图2是根据本发明概念示出根据本公开示例性实施例的半导体装置的示意图。
图3是根据本发明概念示出根据图2所示示例性实施例的半导体装置的操作的示意图。
图4是根据本发明概念示出图2所示监测电路的示意图。
图5是根据本发明概念示出图2所示处理电路的操作的示意图。
图6是示出根据本公开另一个示例性实施例的半导体装置的示意图。
图7是示出根据本公开另一个示例性实施例的半导体装置的示意图。
图8是示出根据本公开另一个示例性实施例的半导体装置的示意图。
图9是根据本发明概念示出图8所示监测电路的示意图。
[符号的说明]
1：半导体系统；
10：系统芯片/半导体装置；
20：电源管理集成电路；
30：随机存取存储器；
32：软件；
40：非易失性存储器；
50：总线；
100：电压电路；
102：监测电路；
104：处理电路；
106：一次性可编程只读存储器；
108：热电路；
1020a、1022a、1024a、1026：计数器；
1020b、1022b、1024b：多路复用器；
1040：操作电压使用数据；
1042：预定权重信息/权重信息；
1044：正规化时间值/正规化值；
a：第一值；
b：第二值；
c：第三值；
CLK：时钟信号；
I：第一时间段；
II：第二时间段；
III：第三时间段；
t0、t1、t2、t3、t4、t5：时间；
T1：第一操作温度；
T2：第二操作温度；
V1：第一操作电压；
V2：第二操作电压；
V3：第三操作电压；
Vdd：操作电压；
Vdd0：第一操作电压/操作电压；
Vdd1：第二操作电压/操作电压；
Vdd7：第八操作电压/操作电压；
VID：电压代码；
Vth：阈值电压；
Vths1：第一电压/电压；
Vths2：第二电压/电压；
Vths3：第三电压/电压。
具体实施方式
图1是示出根据本公开示例性实施例的半导体系统的示意图。
参照图1，半导体系统1包括系统芯片(SoC)10、电源管理集成电路(PMIC)20、随机存取存储器(Random Access Memory，RAM)30及非易失性存储器40。系统芯片10、电源管理集成电路20、随机存取存储器30及非易失性存储器40可通过总线50电连接到彼此，且可因此与彼此交换数据信号、地址信号、命令信号及控制信号。
系统芯片10包括多个晶体管。这些晶体管的特性可随着系统芯片10进行使用的持续时间而发生改变。举例来说，在一些实施例中，晶体管的阈值电压Vth可随着系统芯片装置的使用年限增加而增大。
参照图2，系统芯片10从电源管理集成电路20接收操作电压Vdd。如果系统芯片10的晶体管的阈值电压增大，则系统芯片10无故障地可靠操作所需的最小操作电压同样会增大。因此，最小操作电压Vdd的量值可能需要随着时间的推移而变化以适应系统芯片10的晶体管特性的改变。在本公开的一些示例性实施例中，基于将系统芯片10的晶体管的预期改变考虑在内的统计模型来分析系统芯片10以每一操作电压进行使用的持续时间。结果，可实现对被供应到装置的合适操作电压Vdd的量值的确定。在一些实施例中，所确定的操作电压Vdd可具有用于确保装置可靠操作的恰当的裕量。在本文中参照图2阐述系统芯片10的操作及配置的细节。
在一些示例性实施例中，系统芯片10可包括实施在移动装置中的应用处理器(Application Processor，AP)。然而，本发明概念的实施例并非仅限于此且其他配置可等同地适用。
在一些实施例中，电源管理集成电路20可向半导体系统1的包括系统芯片10在内的各种元件提供操作电压Vdd。在一些实施例中，电源管理集成电路20可对半导体系统1的元件执行电源管理功能。举例来说，在一些实施例中，电源管理集成电路20可向系统芯片10提供操作电压Vdd，且可根据需要调整操作电压Vdd。更具体来说，在其中系统芯片10进行操作的持续时间是更关键的参数的情形中，电源管理集成电路20可降低操作电压Vdd，或者可停止提供操作电压Vdd以节约电力。另一方面，当需要确保系统芯片10的增强性能时，电源管理集成电路20可增大操作电压Vdd。
在一些实施例中，随机存取存储器30可加载可由系统芯片10执行的软件或其他命令。系统芯片10可执行或存取在随机存取存储器30中加载的软件(具体来说，软件32)，所述软件提供系统芯片的晶体管行为的统计模型，如以上参照图1所阐述。
在一些示例性实施例中，随机存取存储器30可包括动态随机存取存储器(DynamicRAM，DRAM)、静态随机存取存储器(Static RAM，SRAM)等，但本公开并非仅限于此。然而，本发明概念的实施例并非仅限于此且其他随机存取存储器配置可等同地适用。
非易失性存储器40可存储各种数据，所述各种数据包括由系统芯片10处理的数据。在一些示例性实施例中，非易失性存储器40可包括闪速存储器。然而，本发明概念的实施例并非仅限于此且各种非易失性存储器配置可等同地适用。
在一些实施例中，系统芯片10还可包括一次性可编程只读存储器(One TimeProgrammable Read Only Memory，OTP ROM)。在本文中参照图6阐述这一实施例的实例。
尽管图1未具体示出，然而在一些实施例中，半导体系统1还可包括时钟管理电路。时钟管理电路可提供时钟信号来驱动系统芯片10且可根据半导体系统1所希望的电源管理策略来调整时钟信号的频率。
在一些示例性实施例中，电源管理集成电路20及时钟管理电路可根据动态电压频率调节(Dynamic Voltage Frequency Scaling，DVFS)操作来进行操作以对系统芯片10执行电源管理，且在一些情况下对包括系统芯片10的整个半导体系统1执行电源管理。
图2是示出根据本公开示例性实施例的半导体装置的示意图。
参照图2，半导体装置10(即，系统芯片10)包括电压电路100、监测电路102及处理电路104。
在一些实施例中，电压电路100向电源管理集成电路20传送请求以向系统芯片10提供操作电压Vdd。举例来说，电压电路100可向电源管理集成电路20提供电压代码VID信号以请求使系统芯片10进行操作所必需的操作电压Vdd。在一些实施例中，电源管理集成电路20可响应于电压代码VID向系统芯片10提供操作电压Vdd。在其他实施例中，可完全基于由电源管理集成电路20作出的判断，而非响应于电压代码VID信号来提供操作电压Vdd。
在一些示例性实施例中，可使用从系统芯片10提供到电源管理集成电路20的电压代码VID来确定操作电压Vdd的电平；然而，本公开的实施例并非仅限于此。在其他示例性实施例中，可使用从电源管理集成电路20提供到系统芯片10的电压的测量结果来确定操作电压Vdd的电平；然而，本公开的实施例并非仅限于此。
监测电路102监测系统芯片10以操作电压Vdd中的每一者进行使用的持续时间。可使系统芯片10根据需要(例如，根据电源管理策略)来以各种操作电压Vdd进行操作。举例来说，系统芯片10可以第一操作电压进行操作达到第一使用持续时间，且可接着根据电源管理策略从以第一操作电压进行的操作切换到以第二操作电压进行的操作达到第二使用持续时间，第二操作电压与第一操作电压不同。之后，系统芯片10可根据需要从以第二操作电压进行的操作返回到以第一操作电压进行的操作，或者可切换到以第三操作电压进行的操作达到第三使用持续时间，第三操作电压不同于第一操作电压及第二操作电压。在一些实施例中，使用持续时间可对应于系统芯片装置进行使用的持续时间段(time duration)。在一些实施例中，以某一操作电压进行操作的使用持续时间段可对应于系统芯片装置以所述操作电压进行使用的持续时间段。
在一些示例性实施例中，监测电路102可监测(或者计算或确定)系统芯片10以第一操作电压进行操作的总累积时间量作为系统芯片10以第一操作电压进行使用的持续时间。相似地，监测电路102可监测或计算系统芯片10以第二操作电压进行操作的总累积时间量作为系统芯片10以第二操作电压进行使用的持续时间。为计算系统芯片10以第一操作电压及第二操作电压中的每一者进行使用的持续时间，监测电路102在一些示例性实施例中可使用多个数字计数器。在本文中结合图4所示的实施例阐述利用数字计数器的实施例。
在一些实施例中，处理电路104计算正规化时间值，所述正规化时间值考虑到由监测电路102提供的系统芯片10以每一操作电压进行使用的持续时间以及预定权重信息。举例来说，在一些实施例中，预定权重信息可包括对不同的操作电压设置的多个权重值，这些权重值可被反映到由监测电路102测量的系统芯片10以每一操作电压进行使用的持续时间中。在本文中参照图5所示的实施例阐述这一操作的示例性实施例。
在一些示例性实施例中，处理电路104可从在本文中结合图1所示的实施例阐述的统计模型接收预定权重信息。也就是说，在一些实施例中，处理电路104可基于将系统芯片10的晶体管的特性改变考虑在内的统计模型来计算正规化时间值。
电压电路100将由处理电路104提供的正规化时间值与预定值进行比较，以判断是否增大、降低或以其他方式调整操作电压Vdd。举例来说，在一些实施例中，如果确定由处理电路104提供的正规化值超过预定值，则电压电路100可使操作电压Vdd的电平增大。另外，如果确定由处理电路104提供的正规化值不超过预定值，则电压电路100可使操作电压Vdd保持不变。
在一些示例性实施例中，电压电路100可从在本文中参照图1所阐述的统计模型接收预定值。也就是说，电压电路100可基于将系统芯片10的晶体管的特性改变考虑在内的统计模型来判断是否增大操作电压Vdd。
在一些示例性实施例中，电压电路100、监测电路102及处理电路104可被实施为硬件，但本公开并非仅限于此。也就是说，在一些实施例中，电压电路100、监测电路102及处理电路104中的至少一者可被实施为软件，例如在处理器上运行的软件。举例来说，电压电路100、监测电路102及处理电路104中的至少一者可被实施为软件，可被加载到随机存取存储器30中，且可接着由系统芯片10执行。
图3是示出根据图2所示示例性实施例的半导体装置的操作的示意图。
图3是示出系统芯片10的操作的曲线图。X轴表示系统芯片10进行使用的持续时间。Y轴表示系统芯片10的晶体管的改变程度。在本实例中，可基于系统芯片10的晶体管的阈值电压Vth随着晶体管进行使用的持续时间增加而增大的程度来以数字形式表示系统芯片10的晶体管的改变程度。举例来说，第一电压Vths1表示在系统芯片10可可靠地进行操作的最小操作电压具有例如25.0mV的裕量的情况下，系统芯片10的晶体管的阈值电压的改变量(例如，增大量)，第二电压Vths2表示在系统芯片10可可靠地进行操作的最小操作电压具有例如37.5mV的裕量的情况下，系统芯片10的晶体管的阈值电压的改变量，且第三电压Vths3表示在系统芯片10可可靠地进行操作的最小操作电压具有例如50.0mV的裕量的情况下，系统芯片10的晶体管的阈值电压的改变量。
结合电压Vths1所说的系统芯片10可进行操作的最小操作电压具有例如25.0mV的裕量意指：只要系统芯片10的晶体管的阈值电压仅在与25.0mV的裕量对应的范围内增大，例如在0.3V至0.31V的范围内增大(即，只要系统芯片10的晶体管的阈值电压最大仅增大10mV)，便可允许系统芯片10进行操作。
在操作的第一时间段I期间，系统芯片10接收例如1.175V的第一操作电压V1。当系统芯片10进行使用的持续时间从时间t0增大到时间t2时，第一操作电压V1的轨迹在时间t2处达到电压Vths1。
在时间t2处，如果系统芯片10继续在仅接收第一操作电压V1的同时进行操作，则系统芯片10的晶体管的阈值电压可增大到超出可允许范围。因此，在这些条件下，系统芯片10可能会出现故障。
为避免这种可能性，系统芯片10监测以每一操作电压进行使用的持续时间，并确定当系统芯片10的晶体管的阈值电压达到可允许范围的上限时的时间点(即，时间t2)。当已达到、正要达到或将要达到这一时间点时，系统芯片10被配置成向电源管理集成电路20发送请求以增大操作电压Vdd。作为响应，电源管理集成电路20向系统芯片10提供例如1.1875V的第二操作电压V2，第二操作电压V2高于第一操作电压V1。在本示例性实施例中，确定操作电压从V1到V2的改变发生在时间t1处，即，刚好在晶体管的阈值电压将达到可允许范围的上限时的已知时间点(即，时间t2)之前的时间。
电源管理集成电路20使系统芯片10在从时间t1开始的操作的第二时间段II期间以第二操作电压V2进行操作。也就是说，当系统芯片的操作电压Vdd从第一操作电压V1增大到第二操作电压V2时，与其中系统芯片10从开始一直以第二操作电压V2进行操作的情况相比，系统芯片10的操作寿命从t1增加到t2。同时，在实现以比第二操作电压V2低的第一操作电压V1进行操作时的第一时间段I的部分期间，电力得到节约。
在图3所示的图表中，可看出，随着系统芯片10进行使用的持续时间经过操作的第二时间段II而增大，第二操作电压V2的轨迹将在时间t4处达到晶体管的阈值电压(即，电压Vths2)的可允许范围的上限。
在时间t4处，如果系统芯片10继续在仅接收第二操作电压V2的同时进行操作，则系统芯片10的晶体管的阈值电压可增大到超出可允许范围。因此，在这些条件下，系统芯片10可能会出现故障。
为避免这种可能性，系统芯片10监测以每一操作电压进行使用的持续时间，并确定系统芯片10的晶体管的阈值电压达到可允许范围的上限时的时间点(即，时间t4)。
当已达到、正要达到或将要达到这一时间点时，系统芯片10被配置成向电源管理集成电路20发送请求以增大操作电压Vdd。作为响应，电源管理集成电路20向系统芯片10提供例如1.20V的第三操作电压V3，第三操作电压V3高于第二操作电压V2。在本示例性实施例中，确定操作电压从V2到V3的改变发生在时间t3处，即，刚好在晶体管的阈值电压将达到可允许范围的上限时的已知时间点(即，时间t4)之前的时间。
电源管理集成电路20使系统芯片10在从时间t3开始的操作的第三时间段III期间以第三操作电压V3进行操作。也就是说，当系统芯片的操作电压Vdd从第二操作电压V2增大到第三操作电压V3时，与其中系统芯片10从开始一直以第三操作电压V3进行操作的情况相比，系统芯片10的操作寿命从t3增加到t5。同时，在实现以比第三操作电压V3低的第二操作电压V2进行操作时的第二时间段II的部分期间，电力得到节约。
在图3所示的图表中，可看出，随着系统芯片10进行使用的持续时间经过操作的第三时间段III而增大，第三操作电压V3的轨迹将在时间t5处达到晶体管的阈值电压(即，电压Vths3)的可允许范围的上限。
如在本文中所阐述，通过基于将系统芯片10的晶体管的趋势考虑在内的统计模型来向系统芯片10高效地提供电压裕量，与其中从操作开始时便向系统芯片10供应第三操作电压V3的情况相比，系统芯片10的操作寿命可从时间t1延长到时间t2或者从时间t3延长到时间t4。另外，由于操作电压Vdd响应于系统芯片10的晶体管的改变而依序增大，因此与其中从操作开始时便向系统芯片10供应第三操作电压V3的情况相比，可实现电力节约。
图4是示出图2所示监测电路的实施例的示意图。
参照图4，监测电路102可包括多个计数器1020a、1022a、1024a及1026，所述多个计数器1020a、1022a、1024a及1026接收时钟信号CLK并且进行操作以监测系统芯片10以第一操作电压Vdd0至第八操作电压Vdd7中的每一者进行使用的持续时间。
在本示例性实施例中，计数器1020a可用于监测系统芯片10以第一操作电压Vdd0进行使用的持续时间。举例来说，计数器1020a可通过借助多路复用器电路1020b执行计数操作来对系统芯片10以第一操作电压Vdd0进行操作的总累积时间量(例如，以时钟循环计或以多个时钟循环计)(即，系统芯片10以第一操作电压Vdd0进行使用的持续时间)进行计数，多路复用器电路1020b使用第一操作电压Vdd0作为选择信号。
相似地，计数器1022a及1024a可分别用于监测系统芯片10以第二操作电压Vdd1进行使用的持续时间以及系统芯片10以第八操作电压Vdd7进行使用的持续时间。举例来说，计数器1022a可通过借助多路复用器电路1022b执行计数来对系统芯片10以第二操作电压Vdd1进行操作的总累积时间量(即，系统芯片10以第二操作电压Vdd1进行使用的持续时间)进行计数，多路复用器电路1022b使用第二操作电压Vdd1作为选择信号。同样地，计数器1024a可通过借助多路复用器电路1024b执行计数来对系统芯片10以第八操作电压Vdd7进行操作的总累积时间量(即，系统芯片10以第八操作电压Vdd7进行使用的持续时间)进行计数，多路复用器电路1024b使用第八操作电压Vdd7作为选择信号。
计数器1026可与第一操作电压Vdd0至第八操作电压Vdd7的电平无关地对系统芯片10进行使用的总持续时间进行计数。
图4所示监测电路102的实施例仅为示例性实施例。用于确定以操作电压Vdd0至Vddx中的每一者进行使用的总持续时间以及以操作电压Vdd0至Vddx中的每一者进行操作的时间段的监测电路可在不背离本公开的发明概念的范围的条件下以各种方式实施。
图5是示出图2所示处理电路的操作的示意图。
参照图5，处理电路104进行操作以使用由监测电路102提供的操作电压使用数据1040以及预定权重信息1042来计算正规化时间值1044。
更具体来说，操作电压使用数据1040包括与系统芯片10以图4所示第一操作电压Vdd0至第八操作电压Vdd7中的每一者进行使用的持续时间(即，t0至t7)相关的所测量数据。
在一些实施例中，权重信息1042可包括分别与系统芯片10分别以第一操作电压Vdd0至第八操作电压Vdd7进行使用的八个持续时间(即，t0至t7)对应的八个权重值。举例来说，在示例性实施例中，与系统芯片10以第一操作电压Vdd0进行使用的持续时间(即，t0)对应的权重值是1，与系统芯片10以第二操作电压Vdd1进行使用的持续时间(即，t1)对应的权重值是0.2，且与系统芯片10以第八操作电压Vdd7进行使用的持续时间(即，t7)对应的权重值是0.0004。
处理电路104可使用操作电压使用数据1040及权重信息1042来计算正规化值1044。举例来说，处理电路104可计算正规化值1044，如由公式(1)所表示：
正规化时间＝1·t0+0.2·t1+…+0.0004·t7...(1)。
然而，如公式(1)所示使用操作电压使用数据1040及权重信息1042对正规化值1044进行的计算仅为实例，且本公开并非仅限于此。
之后，电压电路100可通过将由处理电路104提供的正规化值1044与由统计模型提供的预定值进行比较来判断是否增大操作电压Vdd。举例来说，如果由统计模型提供的预定值是例如为58000的值且正规化值1044超过58000，则可增大操作电压Vdd。
如上所述，通过基于将系统芯片10的晶体管的特性改变考虑在内的统计模型向系统芯片10高效地提供电压裕量，可延长系统芯片10的操作寿命。另外，由于操作电压Vdd考虑到系统芯片10的晶体管的特性改变而依序增大，因此可实现电力的高效节约。
图6是示出根据本公开另一个示例性实施例的半导体装置的示意图。
参照图6，半导体装置10(即，系统芯片10)包括电压电路100、监测电路102及处理电路104、且还包括一次性可编程只读存储器106。
在图6所示示例性实施例中，不同于图2所示示例性实施例，处理电路104可将利用由监测电路102提供的系统芯片10以每一操作电压进行使用的持续时间计算出的正规化值存储在一次性可编程只读存储器106中。
电压电路100可读取由处理电路104计算出并存储在一次性可编程只读存储器106中的正规化值，且可通过将正规化值与由统计模型预先提供的预定值进行比较来判断是否增大操作电压Vdd。
图7是示出根据本公开另一个示例性实施例的半导体装置的示意图。
参照图7，半导体装置10(即，系统芯片10)包括电压电路100、监测电路102及处理电路104。
在图7所示示例性实施例中，不同于图2所示示例性实施例，处理电路104可将利用由监测电路102提供的系统芯片10以每一操作电压进行使用的持续时间计算出的正规化值存储在非易失性存储器40中。
电压电路100可读取由处理电路104计算出并存储在非易失性存储器40中的正规化值，且可通过将正规化值与由统计模型预先提供的预定值进行比较来判断是否增大向系统芯片10提供的操作电压Vdd。
图8是示出根据本公开另一个示例性实施例的半导体装置的示意图，且图9是示出图8所示监测电路的示意图。
参照图8，半导体装置10(即，系统芯片10)包括电压电路100、监测电路102及处理电路104，且还包括热电路108。
热电路108监测系统芯片10在以每一操作电压进行操作时的操作温度并将所监测的操作温度提供到监测电路102。
监测电路102可从热电路108接收所监测的操作温度。监测电路102可利用系统芯片10以第一操作电压Vdd0以及另外以由热电路108提供的系统芯片10在第一操作电压Vdd0条件下的各操作温度进行操作的总累积时间量来计算系统芯片10以第一操作电压Vdd0进行使用的持续时间。相似地，监测电路102可利用系统芯片10以第二操作电压Vdd1以及另外以由热电路108提供的系统芯片10在第二操作电压Vdd1条件下的各操作温度进行操作的总累积时间量来计算系统芯片10以第二操作电压Vdd1进行使用的持续时间。为计算系统芯片10以第一操作电压及第二操作电压中的每一者进行使用的持续时间，监测电路102可使用例如图9所示的多个计数器。
举例来说，假设系统芯片10在第一操作温度T1下以第一操作电压Vdd0进行使用的持续时间(即，t01)的权重值是0.1，且系统芯片10在第二操作温度T2下以第一操作电压Vdd0进行使用的持续时间(即，t02)的权重值是0.2。参照用于得出图5所示的正规化值1044的公式(1)，对应于第一操作电压Vdd0的首项可被表达为1·t0。通过反映系统芯片10在第一操作温度T1下以第一操作电压Vdd0进行使用的持续时间的权重值以及系统芯片10在第二操作温度T2下以第一操作电压Vdd0进行使用的持续时间的权重值，可由公式(2)来表示对应于第一操作电压Vdd0的首项：
1·t0＝1·(0.1·t01+0.2·t02)...(2)。
相似地，假设系统芯片10在第三操作温度T3下以第二操作电压Vdd1进行使用的持续时间(即，t11)的权重值是0.25，且系统芯片10在第四操作温度T4下以第二操作电压Vdd1进行使用的持续时间(即，t12)的权重值是0.3。参照用于得出图5所示的正规化值1044的公式(1)，对应于第二操作电压Vdd1的第二项可被表达为0.2·t1。通过反映系统芯片10在第三操作温度T3下以第二操作电压Vdd1进行使用的持续时间的权重值以及系统芯片10在第四操作温度T4下以第二操作电压Vdd1进行使用的持续时间的权重值，可由公式(3)来表示对应于第二操作电压Vdd1的第二项：
0.2·t1＝0.2·(0.25·t11+0.3·t12)...(3)。
可通过反映各个操作温度的权重值来修改以上参照图5所阐述的公式(1)。这样一来，正规化时间值可将系统芯片在操作电压Vdd0至操作电压Vdd7中的每一者的条件下的操作温度考虑在内。尽管本实施例说明了用于将操作温度考虑在内的这种配置，然而显然其他实施例也可等同地适用于本发明概念的原理。
参照图8及图9，监测电路102可包括接收时钟信号CLK的多个计数器1020a、1022a、1024a及1026，所述多个计数器1020a、1022a、1024a及1026进行操作以测量系统芯片10以第一操作电压Vdd0至第八操作电压Vdd7中的每一者进行使用的持续时间。
热电路108监测系统芯片10在每一操作电压条件下的各操作温度并将所监测的操作温度提供到计数器1020a、1022a、1024a及1026。
计数器1020a可通过借助多路复用器电路1020b执行计数以反映由热电路108提供的系统芯片10在第一操作电压Vdd0条件下的各操作温度来对系统芯片10以第一操作电压Vdd0进行操作的总累积时间量(即，系统芯片10以第一操作电压Vdd0进行使用的持续时间)进行精确计数，多路复用器电路1020b使用第一操作电压Vdd0作为选择信号。加到计数器1020a的值可为由统计模型确定的第一值a(其中第一值a是为1或大于1的整数)。
相似地，计数器1022a可通过借助多路复用器电路1022b执行计数以反映由热电路108提供的系统芯片10在第二操作电压Vdd1条件下的各操作温度来对系统芯片10以第二操作电压Vdd1进行操作的总累积时间量(即，系统芯片10以第二操作电压Vdd1进行使用的持续时间)进行精确计数，多路复用器电路1022b使用第二操作电压Vdd1作为选择信号，且计数器1024a可通过借助多路复用器电路1024b执行计数以反映由热电路108提供的系统芯片10在第八操作电压Vdd7条件下的各操作温度来对系统芯片10以第八操作电压Vdd7进行操作的总累积时间量(即，系统芯片10以第八操作电压Vdd7进行使用的持续时间)进行精确计数，多路复用器电路1024b使用第八操作电压Vdd7作为选择信号。加到计数器1022a的值可为由统计模型确定的第二值b(其中第二值b是为1或大于1的整数)，且加到计数器1024a的值可为由统计模型确定的第三值c(其中第三值c是为1或大于1的整数)。
图9所示实施例的监测电路102仅为示例性实施例，且可在不背离本公开的发明概念的范围的条件下以各种方式实施。
如上所述，通过将系统芯片10在每一操作电压条件下的各操作温度反映到系统芯片10，在每一操作电压进行使用的持续时间中向系统芯片10高效地提供电压裕量。结果，系统芯片10的操作寿命可延长，且可更高效地管理电力节约。
在一些示例性实施例中，电压电路100、监测电路102、处理电路104及热电路108可被实施为硬件，但本公开并非仅限于此。也就是说，在一些实施例中，电压电路100、监测电路102、处理电路104及热电路108中的至少一者可被实施为软件。举例来说，电压电路100、监测电路102、处理电路104及热电路108中的至少一者可被实施为软件，可被加载到随机存取存储器30中，且可接着由系统芯片10的处理器执行。
已阐述了其中依序增大操作电压Vdd以向系统芯片10高效地提供电压裕量的方法，但本公开并非仅限于此。
也就是说，在增大操作电压Vdd之前，可利用例如动态电压频率调节来限制系统芯片10的操作频率。
更具体来说，关于这一实施例而言，再次参照图3，当系统芯片10通过接收第二操作电压V2进行操作时，响应于时间t4的预期到达，系统芯片10的晶体管的阈值电压可增大超出可允许范围，这可能导致系统芯片10出现故障。
为防止这种不测事件的发生，可使用通过将系统芯片10的操作频率(即，时钟速度)限制到预定范围来牺牲系统芯片10的一些性能以延迟t4的到达的方法。根据这种方法，系统芯片10的寿命可延长与t4的到达被延迟的量相同的量。
根据本公开的上述及其他实施例，通过基于将系统芯片10的晶体管的改变考虑在内的统计模型向系统芯片10高效地提供电压裕量，可延长系统芯片10的操作寿命。另外，通过依序增大操作电压Vdd以考虑到系统芯片10的晶体管的特性改变，可更高效地节约电力。
尽管已参照本公开的示例性实施例具体示出并阐述了本公开，然而所属领域中的普通技术人员应理解，在不背离由以上权利要求书所界定的本公开的精神及范围的条件下，在本文中可做出形式及细节上的各种改变。各示例性实施例应被视为仅具有说明性意义而非用于限制目的。

Claims (20)

1.一种半导体装置，其特征在于，包括：
监测电路，其从电源管理集成电路接收第一操作电压及与所述第一操作电压不同的第二操作电压，所述监测电路监测系统芯片以所述第一操作电压及所述第二操作电压中的每一者进行使用的持续时间；
处理电路，其通过计算w1与t1的乘积以及w2与t2的乘积两者的总和来产生正规化值，其中w1与w2是从预定权重信息中取得的两个权重值，t1是所述系统芯片以所述第一操作电压进行使用的持续时间，t2是所述系统芯片以所述第二操作电压进行使用的持续时间；以及
电压电路，其通过将所述正规化值与预定值进行比较来判断是否增大所述系统芯片的操作电压。
2.根据权利要求1所述的半导体装置，其特征在于，所述监测电路还计算所述系统芯片以所述第一操作电压进行操作的总累积时间量，以作为所述系统芯片以所述第一操作电压进行使用的所述持续时间，并计算所述系统芯片以所述第二操作电压进行操作的总累积时间量，以作为所述系统芯片以所述第二操作电压进行使用的所述持续时间。
3.根据权利要求2所述的半导体装置，其特征在于，所述监测电路包括第一计数器及第二计数器，所述第一计数器监测所述系统芯片以所述第一操作电压进行使用的所述持续时间，所述第二计数器监测所述系统芯片以所述第二操作电压进行使用的所述持续时间。
4.根据权利要求1所述的半导体装置，其特征在于，还包括：
统计模型，其存储在存储器中，所述存储器电连接到所述半导体装置，
其中所述处理电路及所述电压电路从所述统计模型接收所述预定权重信息及所述预定值。
5.根据权利要求1所述的半导体装置，其特征在于，
所述系统芯片包括一次性可编程只读存储器，并且
所述处理电路将所述正规化值存储在所述一次性可编程只读存储器中。
6.根据权利要求1所述的半导体装置，其特征在于，所述处理电路将所述正规化值存储在位于所述系统芯片外部的非易失性存储器中。
7.根据权利要求1所述的半导体装置，其特征在于，如果确定所述正规化值超过所述预定值，则所述电压电路增大所述系统芯片的所述操作电压，且如果确定所述正规化值不超过所述预定值，则所述电压电路不增大所述系统芯片的所述操作电压。
8.根据权利要求1所述的半导体装置，其特征在于，在增大所述系统芯片的所述操作电压之前，所述电压电路限制所述系统芯片的操作频率。
9.根据权利要求1所述的半导体装置，其特征在于，还包括：
热电路，其监测所述系统芯片在以所述第一操作电压及所述第二操作电压中的每一者进行操作期间的操作温度，并将所监测的操作温度提供到所述监测电路。
10.根据权利要求9所述的半导体装置，其特征在于，所述监测电路利用所述系统芯片以所述第一操作电压及所述第二操作电压中的至少一者进行操作的总累积时间量以及所述系统芯片以所述第一操作电压及所述第二操作电压中的至少一者进行操作的操作温度来计算所述系统芯片以所述第一操作电压进行使用的所述持续时间及所述系统芯片以所述第二操作电压进行使用的所述持续时间中的至少一者。
11.一种半导体装置，其特征在于，包括：
电源管理集成电路；
系统芯片，其从所述电源管理集成电路接收第一操作电压及与所述第一操作电压不同的第二操作电压，并以所述第一操作电压及所述第二操作电压中的每一者进行操作；以及
存储器，其所述存储器中存储统计模型，所述统计模型基于所述系统芯片以所述第一操作电压及所述第二操作电压中的每一者进行使用的持续时间来控制所述系统芯片的操作电压，
其中所述系统芯片包括：
监测电路，其监测所述系统芯片以所述第一操作电压及所述第二操作电压中的每一者进行使用的所述持续时间，
处理电路，其通过计算w1与t1的乘积以及w2与t2的乘积两者的总和来产生正规化值，其中w1与w2是从所述统计模型提供的预定权重信息中取得的两个权重值，t1是所述系统芯片以所述第一操作电压进行使用的持续时间，t2是所述系统芯片以所述第二操作电压进行使用的持续时间，以及
电压电路，其通过将所述正规化值与预定值进行比较来判断是否增大所述系统芯片的操作电压。
12.根据权利要求11所述的半导体装置，其特征在于，所述监测电路还计算所述系统芯片以所述第一操作电压进行操作的总累积时间量作为所述系统芯片以所述第一操作电压进行使用的所述持续时间，并计算所述系统芯片以所述第二操作电压进行操作的总累积时间量作为所述系统芯片以所述第二操作电压进行使用的所述持续时间。
13.根据权利要求11所述的半导体装置，其特征在于，
所述系统芯片包括一次性可编程只读存储器，并且
所述处理电路将所述正规化值存储在所述一次性可编程只读存储器中。
14.根据权利要求11所述的半导体装置，其特征在于，还包括：
位于所述系统芯片外的非易失性存储器，
其中所述处理电路将所述正规化值存储在所述非易失性存储器中。
15.根据权利要求11所述的半导体装置，其特征在于，如果确定所述正规化值超过所述预定值，则所述电压电路增大所述系统芯片的所述操作电压，并且如果确定所述正规化值不超过所述预定值，则所述电压电路不增大所述系统芯片的所述操作电压。
16.根据权利要求11所述的半导体装置，其特征在于，所述系统芯片包括实施在移动装置中的应用处理器。
17.根据权利要求11所述的半导体装置，其特征在于，在增大所述系统芯片的所述操作电压之前，所述电压电路限制所述系统芯片的操作频率。
18.根据权利要求11所述的半导体装置，其特征在于，还包括：
热电路，其监测所述系统芯片在以所述第一操作电压及所述第二操作电压进行操作期间的操作温度，并将所监测的所述操作温度提供到所述监测电路。
19.根据权利要求18所述的半导体装置，其特征在于，所述监测电路利用所述系统芯片以所述第一操作电压及所述第二操作电压中的至少一者进行操作的总累积时间量，以及所述系统芯片以所述第一操作电压及所述第二操作电压中的至少一者进行操作的操作温度来计算所述系统芯片以所述第一操作电压进行使用的所述持续时间及所述系统芯片以所述第二操作电压进行使用的所述持续时间中的至少一者。
20.一种半导体装置，其特征在于，包括：
监测电路，其被构造及配置成接收至少两个不同的操作电压并监测系统芯片以所述操作电压中的每一者进行使用的持续时间；
处理电路，其通过计算w1与t1的乘积以及w2与t2的乘积两者的总和来产生正规化值，其中w1与w2是从预定权重信息中取得的两个权重值，t1是所述系统芯片以所述至少两个不同的操作电压中的第一操作电压进行使用的持续时间，t2是所述系统芯片以所述至少两个不同的操作电压中的第二操作电压进行使用的持续时间；以及
电压电路，其通过将所述正规化值与预定值进行比较来判断是否增大所述系统芯片的操作电压。
CN201810081772.0A 2017-02-07 2018-01-29 半导体装置 Active CN108398997B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0016880 2017-02-07
KR1020170016880A KR20180091546A (ko) 2017-02-07 2017-02-07 반도체 장치 및 반도체 시스템

Publications (2)

Publication Number Publication Date
CN108398997A CN108398997A (zh) 2018-08-14
CN108398997B true CN108398997B (zh) 2024-02-20

Family

ID=63037762

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810081772.0A Active CN108398997B (zh) 2017-02-07 2018-01-29 半导体装置

Country Status (4)

Country Link
US (1) US10915257B2 (zh)
KR (1) KR20180091546A (zh)
CN (1) CN108398997B (zh)
TW (1) TWI738934B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10325631B1 (en) 2018-03-12 2019-06-18 Micron Technology, Inc. Power management integrated circuit with dual power feed
US10775424B2 (en) * 2018-08-31 2020-09-15 Micron Technology, Inc. Capacitive voltage divider for monitoring multiple memory components
KR102639095B1 (ko) 2018-10-29 2024-02-23 삼성전자주식회사 열화도를 관리하기 위한 전자 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103197717A (zh) * 2013-02-28 2013-07-10 华为技术有限公司 自适应电压调整方法、芯片以及系统
TW201432444A (zh) * 2012-09-05 2014-08-16 Nvidia Corp 解釋計算器中老化效應的系統與程序
CN105021972A (zh) * 2014-04-18 2015-11-04 创意电子股份有限公司 老化侦测电路及其方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001109729A (ja) 1999-10-12 2001-04-20 Nec Corp マルチプロセッサシステムにおける消費電力制御装置および方法
US6775624B2 (en) * 2001-10-19 2004-08-10 International Business Machines Corporation Method and apparatus for estimating remaining life of a product
JP2003256069A (ja) 2002-03-05 2003-09-10 Ricoh Co Ltd 制御装置及び複合機
US7075284B2 (en) 2002-07-08 2006-07-11 Kabushiki Kaisha Toshiba Time limit function utilization
GB2405496B (en) * 2003-08-27 2007-02-07 Agilent Technologies Inc A method and a system for evaluating aging of components, and computer program product therefor
US7447919B2 (en) 2004-04-06 2008-11-04 Hewlett-Packard Development Company, L.P. Voltage modulation for increased reliability in an integrated circuit
JP4367225B2 (ja) 2004-05-11 2009-11-18 ソニー株式会社 半導体集積回路
US7219245B1 (en) 2004-06-03 2007-05-15 Advanced Micro Devices, Inc. Adaptive CPU clock management
KR100630924B1 (ko) 2004-10-06 2006-10-02 삼성전자주식회사 컴퓨터
US7444528B2 (en) 2005-12-06 2008-10-28 Intel Corporation Component reliability budgeting system
JP2007213412A (ja) 2006-02-10 2007-08-23 Sony Computer Entertainment Inc マイクロプロセッサの電源電圧設定方法、プログラムおよび演算処理装置
US7793119B2 (en) * 2006-12-21 2010-09-07 Texas Instruments Incorporated Adaptive voltage scaling with age compensation
KR101477697B1 (ko) 2008-10-15 2014-12-31 삼성전자주식회사 내장형 중앙처리장치를 사용하는 시스템에서 전력 제어 장치 및 방법
WO2010102150A1 (en) * 2009-03-04 2010-09-10 Server Technology, Inc. Monitoring power-related parameters in a power distribution unit
US8201038B2 (en) 2009-09-29 2012-06-12 International Business Machines Corporation Integrating design for reliability technology into integrated circuits
US8248095B2 (en) * 2009-10-30 2012-08-21 Apple Inc. Compensating for aging in integrated circuits
US8549363B2 (en) * 2010-01-08 2013-10-01 International Business Machines Corporation Reliability and performance of a system-on-a-chip by predictive wear-out based activation of functional components
JP2011250574A (ja) 2010-05-26 2011-12-08 Sanyo Electric Co Ltd 電子機器、電源制御方法および電源制御プログラム
JP5729197B2 (ja) * 2011-07-28 2015-06-03 富士通株式会社 情報処理装置、情報処理プログラムおよび情報処理方法
US8839165B2 (en) * 2013-01-25 2014-09-16 International Business Machines Corporation Power/performance optimization through continuously variable temperature-based voltage control
TW201435561A (zh) 2013-03-12 2014-09-16 Hon Hai Prec Ind Co Ltd 電子裝置
US9483068B2 (en) 2013-04-19 2016-11-01 Nvidia Corporation Estimating and monitoring the effects of transistor aging
KR102164099B1 (ko) 2014-03-28 2020-10-12 삼성전자 주식회사 시스템 온 칩, 이의 작동 방법, 및 이를 포함하는 장치
KR20150122962A (ko) * 2014-04-24 2015-11-03 삼성전자주식회사 터치 반응 속도 향상을 위한 디스플레이 구동 집적 회로, 이를 포함하는 시스템 및 디스플레이 구동 방법
US9979192B2 (en) * 2014-07-29 2018-05-22 General Electric Company System and method for controlling a power distribution network
US9484892B1 (en) 2015-09-10 2016-11-01 Qualcomm Incorporated Integrated circuit adaptive voltage scaling with de-aging

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201432444A (zh) * 2012-09-05 2014-08-16 Nvidia Corp 解釋計算器中老化效應的系統與程序
CN103197717A (zh) * 2013-02-28 2013-07-10 华为技术有限公司 自适应电压调整方法、芯片以及系统
CN105021972A (zh) * 2014-04-18 2015-11-04 创意电子股份有限公司 老化侦测电路及其方法

Also Published As

Publication number Publication date
TWI738934B (zh) 2021-09-11
US10915257B2 (en) 2021-02-09
TW201830406A (zh) 2018-08-16
US20180225053A1 (en) 2018-08-09
CN108398997A (zh) 2018-08-14
KR20180091546A (ko) 2018-08-16

Similar Documents

Publication Publication Date Title
US11237578B2 (en) Intelligent voltage regulator
US9647543B2 (en) Methods and systems for improving light load efficiency for power stages of multi-phase voltage regulator circuits
US9383789B2 (en) Thermal control apparatus and methodology
KR100974972B1 (ko) 저전력 디바이스의 대기 전력 제어를 위한 방법, 장치 및 시스템
CN108398997B (zh) 半导体装置
US20080024096A1 (en) Hybrid charge pump regulation
US10466765B2 (en) Systems and methods for managing power consumed by a microcontroller in an inactive mode
JP6873185B2 (ja) 低電力または非アクティブモード中の電流漏れを制御および／または低減するための方法および回路
US9275718B2 (en) Semiconductor devices with periodic signal generation circuits and semiconductor systems including the same
US11385708B2 (en) Memory devices and control methods thereof
US9558008B2 (en) Systems, methods, and apparatus for controlling the power-on or boot sequence of an integrated circuit based on power harvesting conditions
US11093167B2 (en) Storage device and control method
US8937511B2 (en) Frequency scaling of variable speed systems for fast response and power reduction
US8339889B2 (en) Semiconductor memory device
US9292301B1 (en) Systems, methods, and apparatus for controlling the power-on or boot sequence of an integrated circuit based on power harvesting conditions
US9471136B2 (en) Predictively turning off a charge pump supplying voltage for overdriving gates of the power switch header in a microprocessor with power gating
JP2009152311A (ja) 半導体集積回路システム
US10121519B2 (en) Semiconductor device and control method thereof
JP6063759B2 (ja) 半導体記憶装置
US10831250B2 (en) In-circuit supply transient scope

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant