JP6063759B2

JP6063759B2 - 半導体記憶装置

Info

Publication number: JP6063759B2
Application number: JP2013013293A
Authority: JP
Inventors: 丸本　共治; 共治丸本; 啓明木村
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2013-01-28
Filing date: 2013-01-28
Publication date: 2017-01-18
Anticipated expiration: 2033-01-28
Also published as: JP2014146390A

Description

本発明は、不揮発性の半導体記憶装置に関する。

図７は、半導体記憶装置の一従来例を示すブロック図である。本従来例の半導体記憶装置１００には、アクセス待機時の省電力化を実現するためにスリープモードが搭載されている。より具体的に述べると、半導体記憶装置１００に内蔵された制御部１３０には、スリープモード移行処理部１３１が実装されており、所定時間に亘って半導体記憶装置１００へのアクセスがない場合や、マイコン（不図示）からスリープモードへの移行が指示された場合には、半導体記憶装置１００が通常モードからより消費電力の少ないスリープモード（通常モードへの復帰に必要な回路ブロック以外への電力供給がシャットダウンされた動作状態）に移行する。

なお、上記に関連する従来技術の一例としては、特許文献１を挙げることができる。

特開２００９−９９２０２号公報

しかしながら、従来例の半導体記憶装置１００では、スリープモードにおいても電源電圧ＶＣＣが投入されたままであり、通常モードへの復帰に必要な回路ブロックへの電力供給は継続されていた。そのため、たとえスリープモードに移行したとしても、半導体記憶装置１００には、少なからず消費電流（一般的にはμＡオーダー）が生じていた。

なお、必要に応じて半導体記憶装置１００自体の電源オン／オフを行えば、電源オフ時の消費電流を完全にゼロとすることができる。しかしながら、このような電源オン／オフ制御を行う場合には、電源電圧ＶＣＣとチップセレクト信号ＣＳＢとの関係が制約を受けるという問題があった。

図８は、電源オン／オフ時のＣＳＢタイミング制約を説明するためのタイムチャートである。チップセレクト信号ＣＳＢがローレベルであるときには、半導体記憶装置１００が入力受付状態（アクティブ状態）となる。このような状態で電源電圧ＶＣＣを立ち上げると、ノイズ等の影響により、誤動作や誤書込みを起こす恐れがある。これらを防止するためには、電源オン／オフ時においてチップセレクト信号ＣＳＢをハイレベル（チップ非選択時の論理レベル）にしておく必要がある。チップセレクト信号ＣＳＢがハイレベルである場合、半導体記憶装置１００は全ての入力をキャンセルするので、ノイズ等による誤動作や誤書込みは生じない。なお、図８において、チップセレクト信号ＣＳＢの実線は良い例を示しており、破線は悪い例を示している。

上記の制約を遵守しつつ、半導体記憶装置１００の電源オン／オフを頻繁に行うためには、セットの基板毎に適切な負荷調整を行ったり、或いは、電源電圧ＶＣＣとチップセレクト信号ＣＳＢの立上り／立下りシーケンスを確立するためのタイミング制御回路を設けたりしなければならず、セット設計の複雑化やコストアップを招く要因となっていた。

本発明は、本願の発明者らにより見出された上記の問題点に鑑み、データ化け等の問題を生じることなく電源オン／オフによる間欠駆動が可能な半導体記憶装置を提供することを目的とする。

上記の目的を達成するために、本発明に係る半導体記憶装置は、データを不揮発的に記憶するメモリ部と、前記メモリ部への電力供給を行う電源部と、前記メモリ部と前記電源部を制御する制御部と、を有し、前記制御部は、アクセス命令を認識して前記メモリ部へのアクセスを行う第１命令処理部と、電源オン命令と電源オフ命令を各々認識して前記電源部から前記メモリ部への電力供給を許可／禁止する第２命令処理部と、を実装する構成（第１の構成）とされている。

なお、上記第１の構成から成る半導体記憶装置は、電源電圧の投入時に前記制御部を初期化するパワーオンリセット部を有する構成（第２の構成）にするとよい。

また、上記第２の構成から成る半導体記憶装置において、前記第２命令処理部は、前記電源部から前記メモリ部への電力供給を禁止する状態で起動する構成（第３の構成）にするとよい。

また、上記第３の構成から成る半導体記憶装置において、前記第２命令処理部は、ステータス要求に対して前記電源部から前記メモリ部への電力供給状態を返す構成（第４の構成）にするとよい。

また、上記第１〜第４いずれかの構成から成る半導体記憶装置において、前記制御部は装置外部との間で双方向シリアル通信を行う機能を備えている構成（第５の構成）にするとよい。

また、上記第１〜第５いずれかの構成から成る半導体記憶装置において、前記メモリ部は、複数のメモリセルをアレイ状に配列したメモリセルアレイと、前記メモリセルアレイを駆動するＸデコーダ及びＹデコーダと、前記メモリセルアレイからデータを読み出すセンスアンプと、を含む構成（第６の構成）にするとよい。

また、上記第６の構成から成る半導体記憶装置において、前記メモリセルアレイは、ＥＥＰＲＯＭ［electrically erasable programmable read-only memory］、フラッシュメモリ、または、ＦｅＲＡＭ［ferroelectric random access memory］である構成（第７の構成）にするとよい。

また、本発明に係る電子機器は、上記第１〜第７いずれかの構成から成る半導体記憶装置と、電源オン／オフによる前記半導体記憶装置の間欠駆動を行うマイコンと、前記マイコンの指示で前記半導体記憶装置の電源経路を導通／遮断するスイッチと、を有する構成（第８の構成）とされている。

なお、上記第８の構成から成る電子機器において、前記マイコンは、前記半導体記憶装置の電源オンに際して、前記スイッチをオンしてから前記半導体記憶装置に電源オン命令を送信する一方、前記半導体記憶装置の電源オフに際して、前記半導体記憶装置に電源オフ命令を送信してから前記スイッチをオフする構成（第９の構成）にするとよい。

また、上記第９の構成から成る電子機器において、前記マイコンは、前記半導体記憶装置の電源オンに際して、前記電源オン命令を送信した後、前記半導体記憶装置にステータス要求を行い、前記電源部から前記メモリ部への電力供給が開始されたことを確認してから通常のアクセス動作を開始する構成（第１０の構成）にするとよい。

また、上記第９または第１０の構成から成る電子機器において、前記マイコンは、前記半導体記憶装置の電源オフに際して、前記電源オフ命令を送信した後、前記半導体記憶装置にステータス要求を行い、前記電源部から前記メモリ部への電力供給が停止されたことを確認してから前記スイッチをオフする構成（第１１の構成）にするとよい。

本発明によれば、データ化け等の問題を生じることなく電源オン／オフによる間欠駆動が可能な半導体記憶装置を提供することができる。

電子機器の一構成例を示すブロック図パワーオンシーケンスの一例を示すフローチャートパワーオフシーケンスの一例を示すフローチャート間欠駆動時における消費電流の一例を示すタイムチャートスマートメータへの適用例を示す模式図生体センサへの適用例を示す模式図半導体記憶装置の一従来例を示すブロック図電源オン／オフ時のＣＳＢタイミング制約を説明するためのタイムチャート

＜電子機器＞
図１は、半導体記憶装置を備えた電子機器の一構成例を示すブロック図である。本構成例の電子機器Ｘは、半導体記憶装置１と、マイコン２と、スイッチ３とを有する。なお、電子機器Ｘの一例としては、種々の家電機器や電力会社との間で双方向通信を行うスマートメータＡ（図５）や、被験者に常時装着されて種々の生体情報（脈波や歩数など）を計測する携帯型の生体センサＢ（図６）を挙げることができる。

半導体記憶装置１は、メモリ部１０と、電源部２０と、制御部３０と、パワーオンリセット部４０とを有するモノリシック半導体集積回路装置（不揮発性メモリＩＣ）である。

メモリ部１０は、複数のメモリセルをアレイ状に配列したメモリセルアレイ１１と、メモリセルアレイ１１を駆動するＸデコーダ１２及びＹデコーダ１３と、メモリセルアレイ１１からデータを読み出すセンスアンプ１４と、を含み、データを不揮発的に記憶する。なお、メモリセルアレイ１１としては、例えば、ＥＥＰＲＯＭ、フラッシュメモリ、または、ＦｅＲＡＭなどを用いることができる。

電源部２０は、電源電圧ＶＣＣの入力を受けてメモリ部１０への電力供給を行う。電源部２０からメモリ部１０への電力供給は、制御部３０によって許可／禁止される。この点については、後ほど詳細に説明する。

制御部３０は、メモリ部１０と電源部２０を制御する主体であり、第１命令処理部３１と第２命令処理部３２をハードウェアないしはソフトウェアで実装する。第１命令処理部３１は、マイコン２から入力されるアクセス命令（リード命令やライト命令など）を認識して、メモリ部１０へのアクセスを行う。第２命令処理部３２は、マイコン２から入力される電源オン命令と電源オフ命令を各々認識して、電源部２０からメモリ部１０への電力供給を許可／禁止する。なお、電源オン命令は、メモリ部１０への電力供給を許可する際にマイコン２から入力される命令であり、電源オフ命令は、メモリ部１０への電力供給を禁止する際にマイコン２から入力される命令である。

なお、制御部３０は、マイコン２との間でＳＰＩ［serial peripheral interface］バスを介した双方向シリアル通信（シリアルクロック信号ＳＣＫ、チップセレクト信号ＣＳＢ、シリアルデータ入力信号ＳＤＩ、及び、シリアルデータ出力信号ＳＤＯ）を行う機能を備えており、シリアルクロック信号ＳＣＫに同期して動作する。上述のアクセス命令や電源オン／オフ命令もこのＳＰＩバスを介して入力される。

パワーオンリセット部４０は、電源電圧ＶＣＣを監視し、電源電圧ＶＣＣの投入時（所定の閾値電圧よりも高くなったとき）に制御部３０を初期化する。

マイコン２は、電子機器Ｘの全体動作を統括的に制御する主体である。特に、マイコン２は、スイッチ３のオン／オフ制御により半導体記憶装置１の間欠駆動を行う省電力機能を備えている。なお、スイッチ３のオン／オフ制御には、２値（Ｈ／Ｌ）の論理信号を用いれば足りるので、汎用のＧＰＩＯ［general purpose input/output］インタフェイスを用いることができる。

スイッチ３は、マイコン２の指示で半導体記憶装置１の電源経路を導通／遮断するディスクリート部品である。

＜パワーオンシーケンス＞
図２は、パワーオンシーケンスの一例を示すフローチャートである。半導体記憶装置１の電源オンに際して、マイコン２は、まず、タイミング不問で所定の電源オン制御を行う（ステップＳ２０１）。この電源オン制御では、スイッチ３がオンされて半導体記憶装置１への電源経路が導通されると共に、シリアルクロック信号ＳＣＫ、チップセレクト信号ＣＳＢ、シリアルデータ入力信号ＳＤＩ、及び、シリアルデータ出力信号ＳＤＯがいずれもハイレベルに固定される。

電源電圧ＶＣＣの投入後、半導体記憶装置１では、パワーオンリセット部４０による制御部３０の初期化が行われる（ステップＳ１０１）。このとき、第２命令処理部３２は、パワーオンリセット時の初期化により、電源部２０からメモリ部１０への電力供給を禁止する状態（Ｐｍ：オフ）で起動する。従って、ノイズ等による誤動作や誤書込みを生じる恐れはないので、半導体記憶装置１の電源オン時における電源電圧ＶＣＣとチップセレクト信号ＣＳＢとの関係は不問となる。

マイコン２は、先の電源オン制御を行った後、半導体記憶装置１に電源オン命令を送信する（ステップＳ２０２）。この電源オン命令を受信した半導体記憶装置１では、第２命令処理部３２が電源オン命令を認識し（ステップＳ１０２）、電源部２０からメモリ部１０への電力供給を許可する状態（Ｐｍ：オフ→オン）に移行する（ステップＳ１０３）。これにより、メモリ部１０は、マイコン２からのアクセスを受け付けられる通常動作状態とする（ステップＳ１０４）。

マイコン２は、先の電源オン命令を送信した後、半導体記憶装置１にステータス要求を送信する（ステップＳ２０３）。このステータス要求を受信した半導体記憶装置１では、第２命令処理部３２がステータス要求を認識し（ステップＳ１０５）、電源部２０からメモリ部１０への電力供給状態（Ｐｍ：オン）をステータス情報としてマイコン２に返信する（ステップＳ１０６）。このステータス情報を受信したマイコン２は、電源部２０からメモリ部１０への電力供給が開始されたことを確認し（ステップＳ２０４）、半導体記憶装置１に対する通常のアクセス動作を開始する（ステップＳ２０５）。

なお、マイコン２による半導体記憶装置１のステータス確認処理（「＊」を付したステップＳ１０５、Ｓ１０６、Ｓ２０３、Ｓ２０４）は必須の処理ではなく、マイコン２は、電源オン命令を送信した後、所定時間を空けて通常動作に移行しても構わない。

＜パワーオフシーケンス＞
図３は、パワーオフシーケンスの一例を示すフローチャートである。半導体記憶装置１の電源オフに際して、マイコン２は、まず、半導体記憶装置１に電源オフ命令を送信する（ステップＳ２１１）。この電源オフ命令を受信した半導体記憶装置１では、第２命令処理部３２が電源オフ命令を認識し（ステップＳ１１１）、電源部２０からメモリ部１０への電力供給を禁止する状態（Ｐｍ：オン→オフ）に移行する（ステップＳ１１２）。

マイコン２は、先の電源オフ命令を送信した後、半導体記憶装置１にステータス要求を送信する（ステップＳ２１２）。このステータス要求を受信した半導体記憶装置１では、第２命令処理部３２がステータス要求を認識し（ステップＳ１１３）、電源部２０からメモリ部１０への電力供給状態（Ｐｍ：オフ）をステータス情報としてマイコン２に返信する（ステップＳ１１４）。このステータス情報を受信したマイコン２は、電源部２０からメモリ部１０への電力供給が停止されたことを確認し（ステップＳ２１３）、所定の電源オフ制御を行う（ステップＳ２１４）。この電源オフ制御では、スイッチ３がオフされて半導体記憶装置１への電源経路が遮断されると共に、シリアルクロック信号ＳＣＫ、チップセレクト信号ＣＳＢ、シリアルデータ入力信号ＳＤＩ、及び、シリアルデータ出力信号ＳＤＯがいずれもローレベルに固定される。このとき、電源部２０からメモリ部１０への電力供給は既に停止されており、メモリ部１０は、ノイズ等による誤動作や誤書込みを生じない状態となっている。従って、半導体記憶装置１の電源オフ時における電源電圧ＶＣＣとチップセレクト信号ＣＳＢとの関係は不問となる。

電源電圧ＶＣＣが遮断された後、半導体記憶装置１は動作停止状態となる（ステップＳ１１５）。このとき、半導体記憶装置１には一切電流が流れないので、その待機電力は完全にゼロとなる。

なお、マイコン２による半導体記憶装置１のステータス確認処理（「＊」を付したステップＳ１１３、Ｓ１１４、Ｓ２１２、Ｓ２１３）は必須の処理ではなく、マイコン２は、電源オフ命令を送信した後、所定時間を空けて電源オフ制御を実施しても構わない。

＜間欠駆動＞
図４は、間欠駆動時における消費電流の一例を示すタイムチャートである。なお、図中の実線は本発明（電源オン／オフ制御）の挙動を示しており、破線は従来技術（動作モード切替制御）の挙動を示している。本図に示したように、従来では、スリープモードへの移行後も少なからず消費電流Ｉｓｌｅｅｐ（一般的にはμＡオーダー）を生じていたが、本発明によれば、データ化け等を心配せずに半導体記憶装置１自体の電源オン／オフ制御を行うことができるので、不要な待機電流を完全にゼロとすることができる。

なお、電源オン／オフによる半導体記憶装置１の間欠駆動を周期的に行う場合、電源オン時間ｔ１と電源オン／オフ周期ｔ２は、電子機器Ｘの用途に応じて適宜設定することが望ましい。例えば、電子機器Ｘの省電力化を優先するのであれば、電源オン時間ｔ１をｍｓオーダーとし、電源オン／オフ周期ｔ２をｓオーダーとすればよい。

例えば、スマートメータＡ（図５）や生体センサＢ（図６）において、データの取得中やレジスタへの一時記憶中には半導体記憶装置１の電源をオフとし、データの不揮発記憶時にだけ半導体記憶装置１の電源をオンとするように、半導体記憶装置１の間欠駆動を行うことにより、単位時間当たりの平均消費電流を大幅に削減することが可能となる。

＜その他の変形例＞
なお、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

本発明は、半導体記憶装置の省電力化技術であり、特に、半導体記憶装置の高信頼性と省電力化の両立が要求される電子機器に好適に利用することが可能である。

１半導体記憶装置
２マイコン
３スイッチ
１０メモリ部
１１メモリセルアレイ
１２Ｘデコーダ（ローデコーダ）
１３Ｙデコーダ（カラムデコーダ）
１４センスアンプ
２０電源部
３０制御部
３１第１命令処理部（アクセス制御）
３２第２命令処理部（電源オン／オフ制御）
４０パワーオンリセット部
Ｘ電子機器
Ａスマートメータ
Ｂ生体センサ

Claims

半導体記憶装置と、
電源オン／オフによる前記半導体記憶装置の間欠駆動を行うマイコンと、
前記マイコンの指示で前記半導体記憶装置の電源経路を導通／遮断するスイッチと、
を有し、
前記半導体記憶装置は、
データを不揮発的に記憶するメモリ部と、
前記メモリ部への電力供給を行う電源部と、
前記メモリ部と前記電源部を制御する制御部と、
を有し、
前記制御部は、
アクセス命令を認識して前記メモリ部へのアクセスを行う第１命令処理部と、
電源オン命令と電源オフ命令を各々認識して前記電源部から前記メモリ部への電力供給を許可／禁止する第２命令処理部と、
を実装し、
前記マイコンは、
前記半導体記憶装置の電源オンに際して、前記スイッチをオンしてから前記半導体記憶装置に前記電源オン命令を送信する一方、
前記半導体記憶装置の電源オフに際して、前記半導体記憶装置に前記電源オフ命令を送信してから前記スイッチをオフする、
ことを特徴とする電子機器。
前記半導体記憶装置は、電源電圧の投入時に前記制御部を初期化するパワーオンリセット部を有することを特徴とする請求項１に記載の電子機器。
前記第２命令処理部は、前記電源部から前記メモリ部への電力供給を禁止する状態で起動することを特徴とする請求項２に記載の電子機器。
前記第２命令処理部は、ステータス要求に対して前記電源部から前記メモリ部への電力供給状態を返すことを特徴とする請求項３に記載の電子機器。
前記制御部は、装置外部との間で双方向シリアル通信を行う機能を備えていることを特徴とする請求項１〜請求項４のいずれか一項に記載の電子機器。
前記メモリ部は、
複数のメモリセルをアレイ状に配列したメモリセルアレイと、
前記メモリセルアレイを駆動するＸデコーダ及びＹデコーダと、
前記メモリセルアレイからデータを読み出すセンスアンプと、
を含むことを特徴とする請求項１〜請求項５のいずれか一項に記載の電子機器。
前記メモリセルアレイは、ＥＥＰＲＯＭ［electrically erasable programmable read-only memory］、フラッシュメモリ、または、ＦｅＲＡＭ［ferroelectric random access memory］であることを特徴とする請求項６に記載の電子機器。
前記マイコンは、前記半導体記憶装置の電源オンに際して、前記電源オン命令を送信した後、前記半導体記憶装置にステータス要求を行い、前記電源部から前記メモリ部への電力供給が開始されたことを確認してから通常のアクセス動作を開始することを特徴とする請求項１〜請求項７のいずれか一項に記載の電子機器。
前記マイコンは、前記半導体記憶装置の電源オフに際して、前記電源オフ命令を送信した後、前記半導体記憶装置にステータス要求を行い、前記電源部から前記メモリ部への電力供給が停止されたことを確認してから前記スイッチをオフすることを特徴とする請求項１〜請求項８のいずれか一項に記載の電子機器。