TW201830406A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW201830406A
TW201830406A TW106142377A TW106142377A TW201830406A TW 201830406 A TW201830406 A TW 201830406A TW 106142377 A TW106142377 A TW 106142377A TW 106142377 A TW106142377 A TW 106142377A TW 201830406 A TW201830406 A TW 201830406A
Authority
TW
Taiwan
Prior art keywords
operating voltage
system wafer
voltage
operating
circuit
Prior art date
Application number
TW106142377A
Other languages
English (en)
Other versions
TWI738934B (zh
Inventor
任明均
全浩淵
韓相佑
申宅均
李愚星
崔承鉉
Original Assignee
韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 韓商三星電子股份有限公司 filed Critical 韓商三星電子股份有限公司
Publication of TW201830406A publication Critical patent/TW201830406A/zh
Application granted granted Critical
Publication of TWI738934B publication Critical patent/TWI738934B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G06F1/206—Cooling means comprising thermal management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/7821—Tightly coupled to memory, e.g. computational memory, smart memory, processor in memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/065—Replication mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本發明提供一種半導體裝置及半導體系統。一種半導體裝置包括：監測電路，所述監測電路從電源管理積體電路（PMIC）接收第一操作電壓及與所述第一操作電壓不同的第二操作電壓並監測系統晶片（SoC）以所述第一操作電壓及所述第二操作電壓中的每一者進行使用的持續時間；處理電路，基於來自所述系統晶片以所述第一操作電壓及所述第二操作電壓中的每一者進行使用的所述持續時間的預定權重資訊來計算正規化值；以及電壓電路，通過將所述正規化值與預定值進行比較來判斷是否增大所述系統晶片的操作電壓。

Description

半導體裝置以及半導體系統
本揭露涉及一種半導體裝置及半導體系統。
例如系統晶片（System-on-Chip，SoC）裝置等半導體裝置通常包括多個電晶體。電晶體的特性可能隨著電晶體進行使用的持續時間而改變。舉例來說，隨著系統晶片進行使用的持續時間增加，系統晶片的電晶體的閾值電壓可隨使用年限增大。因此，可能需要隨時間的推移而增大系統晶片進行穩定的、無故障操作所需的最小操作電壓。
在一些配置中，可採用電源管理積體電路（Power Management Integrated Circuit，PMIC）來向系統晶片供應電力。為確保防止系統晶片故障所需的電壓裕量，電源管理積體電路可向系統晶片提供比確保恰當操作所需的最小電壓高的電源電壓。這種方式伴隨著固有的電力低效問題（power inefficiency），這對可擕式電子設備來說可為不利的。
本揭露的示例性實施例提供一種半導體裝置，所述半導體裝置能夠高效地提供考慮到半導體裝置的電晶體特性的一種或多種改變的電壓裕量。
本揭露的示例性實施例還提供一種半導體系統，所述半導體系統能夠高效地提供考慮到半導體系統的電晶體特性的一種或多種改變的電壓裕量。
本揭露的示例性實施例僅用於說明目的；因此，本發明概念不受限於此。其他實施例可等同地適用于本發明概念。
根據本揭露的示例性實施例，一種半導體裝置包括監測電路，所述監測電路從電源管理積體電路（PMIC）接收第一操作電壓及與所述第一操作電壓不同的第二操作電壓。所述監測電路監測系統晶片（SoC）以所述第一操作電壓及所述第二操作電壓中的每一者進行使用的持續時間。處理電路基於來自所述系統晶片以所述第一操作電壓及所述第二操作電壓中的每一者進行使用的所述持續時間的預定權重資訊來計算正規化值。電壓電路通過將所述正規化值與預定值進行比較來判斷是否增大所述系統晶片的操作電壓。
根據本揭露的另一個示例性實施例，一種半導體系統包括：電源管理積體電路（PMIC）；系統晶片（SoC），從所述電源管理積體電路接收第一操作電壓及與所述第一操作電壓不同的第二操作電壓，並以所述第一操作電壓及所述第二操作電壓中的每一者進行操作。記憶體中儲存統計模型，所述統計模型基於所述系統晶片以所述第一操作電壓及所述第二操作電壓中的每一者進行使用的持續時間來控制所述系統晶片的操作電壓。所述系統晶片包括：監測電路，監測所述系統晶片以所述第一操作電壓及所述第二操作電壓中的每一者進行使用的所述持續時間；處理電路，基於由所述統計模型提供的預定權重資訊以及利用所述系統晶片以所述第一操作電壓及所述第二操作電壓中的每一者進行使用的所述持續時間來計算正規化值；以及電壓電路，通過將所述正規化值與預定值進行比較來判斷是否增大所述系統晶片的操作電壓。
通過閱讀以下詳細說明、圖式、及權利要求書，其他特徵及示例性實施例可顯而易見。
圖1是示出根據本揭露示例性實施例的半導體系統的示意圖。
參照圖1，半導體系統1包括系統晶片（SoC）10、電源管理積體電路（PMIC）20、隨機存取記憶體（Random Access Memory，RAM）30、及非揮發性記憶體40。系統晶片10、電源管理積體電路20、隨機存取記憶體30、及非揮發性記憶體40可通過匯流排50電連接到彼此，且可因此與彼此交換資料信號、位址信號、命令信號、及控制信號。
系統晶片10包括多個電晶體。這些電晶體的特性可隨著系統晶片10進行使用的持續時間而發生改變。舉例來說，在一些實施例中，電晶體的閾值電壓Vth可隨著系統晶片裝置的使用年限增加而增大。
參照圖2，系統晶片10從電源管理積體電路20接收操作電壓Vdd。如果系統晶片10的電晶體的閾值電壓增大，則系統晶片10無故障地可靠操作所需的最小操作電壓同樣會增大。因此，最小操作電壓Vdd的量值可能需要隨著時間的推移而變化以適應系統晶片10的電晶體特性的改變。在本揭露的一些示例性實施例中，基於將系統晶片10的電晶體的預期改變考慮在內的統計模型來分析系統晶片10以每一操作電壓進行使用的持續時間。結果，可實現對被供應到裝置的合適操作電壓Vdd的量值的確定。在一些實施例中，所確定的操作電壓Vdd可具有用於確保裝置可靠操作的恰當的裕量。在本文中參照圖2闡述系統晶片10的操作及配置的細節。
在一些示例性實施例中，系統晶片10可包括實施在移動裝置中的應用處理器（Application Processor，AP）。然而，本發明概念的實施例並非僅限於此且其他配置可等同地適用。
在一些實施例中，電源管理積體電路20可向半導體系統1的包括系統晶片10在內的各種元件提供操作電壓Vdd。在一些實施例中，電源管理積體電路可對半導體系統1的元件執行電源管理功能。舉例來說，在一些實施例中，電源管理積體電路20可向系統晶片10提供操作電壓Vdd，且可根據需要調整操作電壓Vdd。更具體來說，在其中系統晶片10進行操作的持續時間是更關鍵的參數的情形中，電源管理積體電路20可降低操作電壓Vdd，或者可停止提供操作電壓Vdd以節約電力。另一方面，當需要確保系統晶片10的增強性能時，電源管理積體電路20可增大操作電壓Vdd。
在一些實施例中，隨機存取記憶體30可載入可由系統晶片10執行的軟體或其他命令。系統晶片10可執行或存取在隨機存取記憶體30中載入的軟體（具體來說，軟體32），所述軟體提供系統晶片的電晶體行為的統計模型，如以上參照圖1所闡述。
在一些示例性實施例中，隨機存取記憶體30可包括動態隨機存取記憶體（Dynamic RAM，DRAM）、靜態隨機存取記憶體（Static RAM，SRAM）等，但本揭露並非僅限於此。然而，本發明概念的實施例並非僅限於此且其他隨機存取記憶體配置可等同地適用。
非揮發性記憶體40可儲存各種資料，所述各種資料包括由系統晶片10處理的資料。在一些示例性實施例中，非揮發性記憶體40可包括快閃記憶體。然而，本發明概念的實施例並非僅限於此且各種非揮發性記憶體配置可等同地適用。
在一些實施例中，系統晶片10還可包括一次性可程式設計唯讀記憶體（One Time Programmable Read Only Memory，OTP ROM）。在本文中參照圖6闡述這一實施例的實例。
儘管圖1未具體示出，然而在一些實施例中，半導體系統1還可包括時脈管理電路。時脈管理電路可提供時脈信號來驅動系統晶片10且可根據半導體系統1的所希望電源管理策略來調整時脈信號的頻率。
在一些示例性實施例中，電源管理積體電路20及時脈管理電路可根據動態電壓頻率調節（Dynamic Voltage Frequency Scaling，DVFS）操作來進行操作以對系統晶片10執行電源管理，且在一些情況下對包括系統晶片10的整個半導體系統1執行電源管理。
圖2是示出根據本揭露示例性實施例的半導體裝置的示意圖。
參照圖2，半導體裝置10（即，系統晶片10）包括電壓電路100、監測電路102、及處理電路104。
在一些實施例中，電壓電路100向電源管理積體電路20傳送請求以向系統晶片提供操作電壓Vdd。舉例來說，電壓電路100可向電源管理積體電路20提供電壓代碼VID信號以請求使系統晶片10進行操作所必需的操作電壓Vdd。在一些實施例中，電源管理積體電路20可回應於電壓代碼VID向系統晶片10提供操作電壓Vdd。在其他實施例中，可完全基於由電源管理積體電路20作出的判斷、而非回應於電壓代碼VID信號來提供操作電壓Vdd。
在一些示例性實施例中，可使用從系統晶片10提供到電源管理積體電路20的電壓代碼VID來確定操作電壓Vdd的準位；然而，本揭露的實施例並非僅限於此。在其他示例性實施例中，可使用從電源管理積體電路20提供到系統晶片10的電壓的測量結果來確定操作電壓Vdd的準位；然而，本揭露的實施例並非僅限於此。
監測電路102監測系統晶片10以操作電壓Vdd中的每一者進行使用的持續時間。可使系統晶片10根據需要（例如，根據電源管理策略）來以各種操作電壓Vdd進行操作。舉例來說，系統晶片10可以第一操作電壓進行操作達第一使用持續時間且可接著根據電源管理策略從以第一操作電壓進行的操作切換到以第二操作電壓進行的操作達第二使用持續時間，第二操作電壓與第一操作電壓不同。之後，系統晶片10可根據需要從以第二操作電壓進行的操作返回到以第一操作電壓進行的操作或者可切換到以第三操作電壓進行的操作達第三使用持續時間，第三操作電壓不同於第一操作電壓及第二操作電壓。在一些實施例中，使用持續時間可對應於系統晶片裝置進行使用的持續時間段（time duration）。在一些實施例中，以某一操作電壓進行操作的使用持續時間段可對應於系統晶片裝置以所述操作電壓進行使用的持續時間段。
在一些示例性實施例中，監測電路102可監測（或者計算或確定）系統晶片10以第一操作電壓進行操作的總累積時間量作為系統晶片10以第一操作電壓進行使用的持續時間。相似地，監測電路102可監測或計算系統晶片10以第二操作電壓進行操作的總累積時間量作為系統晶片10以第二操作電壓進行使用的持續時間。為計算系統晶片10以第一操作電壓及第二操作電壓中的每一者進行使用的持續時間，監測電路102在一些示例性實施例中可使用多個數字計數器。在本文中結合圖4所示實施例闡述利用數位計數器的實施例。
在一些實施例中，處理電路104計算正規化時間值，所述正規化時間值考慮到由監測電路102提供的系統晶片10以每一操作電壓進行使用的持續時間、以及預定權重資訊。舉例來說，在一些實施例中，預定權重資訊可包括對不同的操作電壓設置的多個權重值，這些權重值可被反映到由監測電路102測量的系統晶片10以每一操作電壓進行使用的持續時間中。在本文中參照圖5所示實施例闡述這一操作的示例性實施例。
在一些示例性實施例中，處理電路104可從在本文中結合圖1所示實施例闡述的統計模型接收預定權重資訊。也就是說，在一些實施例中，處理電路104可基於將系統晶片10的電晶體的特性改變考慮在內的統計模型來計算正規化時間值。
電壓電路100將由處理電路104提供的正規化時間值與預定值進行比較以判斷是否增大、降低、或以其他方式調整操作電壓Vdd。舉例來說，在一些實施例中，如果確定由處理電路104提供的正規化值超過預定值，則電壓電路100可使操作電壓Vdd的準位增大。另外，如果確定由處理電路104提供的正規化值不超過預定值，則電壓電路100可使操作電壓Vdd保持不變。
在一些示例性實施例中，電壓電路100可從在本文中參照圖1所闡述的統計模型接收預定值。也就是說，電壓電路100可基於將系統晶片10的電晶體的特性改變考慮在內的統計模型來判斷是否增大操作電壓Vdd。
在一些示例性實施例中，電壓電路100、監測電路102、及處理電路104可被實施為硬體，但本揭露並非僅限於此。也就是說，在一些實施例中，電壓電路100、監測電路102、及處理電路104中的至少一者可被實施為軟體，例如在處理器上運行的軟體。舉例來說，電壓電路100、監測電路102、及處理電路104中的至少一者可被實施為軟體，可被載入到隨機存取記憶體30中，且可接著由系統晶片10執行。
圖3是示出根據圖2所示示例性實施例的半導體裝置的操作的示意圖。
圖3是示出系統晶片10的操作的曲線圖。X軸表示系統晶片10進行使用的持續時間。Y軸表示系統晶片10的電晶體的改變程度。在本實例中，可基於系統晶片10的電晶體的閾值電壓Vth隨著電晶體進行使用的持續時間增加而增大的程度來以數位形式表示系統晶片10的電晶體的改變程度。舉例來說，第一電壓Vths1表示系統晶片10的電晶體的閾值電壓在其中系統晶片10可可靠地進行操作的最小操作電壓具有例如25.0 mV的裕量的情況中的改變量（例如，增大量），第二電壓Vths2表示系統晶片10的電晶體的閾值電壓在其中系統晶片10可可靠地進行操作的最小操作電壓具有例如37.5 mV的裕量的情況中的改變量，且第三電壓Vths3表示系統晶片10的電晶體的閾值電壓在其中系統晶片10可可靠地進行操作的最小操作電壓具有例如50.0 mV的裕量的情況中的改變量。
結合電壓Vths1所說的系統晶片10可進行操作的最小操作電壓具有例如25.0 mV的裕量意指：只要系統晶片10的電晶體的閾值電壓僅在與25.0 mV的裕量對應的範圍內增大，例如在0.3 V至0.31 V的範圍內增大（即，只要系統晶片10的電晶體的閾值電壓最大僅增大10mV），便可允許系統晶片10進行操作。
在操作的第一時間段I期間，系統晶片10接收例如1.175 V的第一操作電壓V1。當系統晶片10進行使用的持續時間從時間t0增大到時間t2時，第一操作電壓V1的軌跡在時間t2處達到電壓Vths1。
在時間t2處，如果系統晶片10繼續在僅接收第一操作電壓V1的同時進行操作，則系統晶片10的電晶體的閾值電壓可增大超出可允許範圍。因此，在這些條件下，系統晶片10可能會出現故障。
為避免這種可能性，系統晶片10監測以每一操作電壓進行使用的持續時間，並確定當系統晶片10的電晶體的閾值電壓達到可允許範圍的上限時的時間點（即，時間t2）。當已達到、正要達到、或將要達到這一時間點時，系統晶片10被配置成向電源管理積體電路20發送請求以增大操作電壓Vdd。作為回應，電源管理積體電路20向系統晶片10提供例如1.1875 V的第二操作電壓V2，第二操作電壓V2高於第一操作電壓V1。在本示例性實施例中，確定操作電壓從V1到V2的改變發生在時間t1處，即，剛好在電晶體的閾值電壓將達到可允許範圍的上限時的已知時間點（即，時間t2）之前的時間。
電源管理積體電路20使系統晶片10在從時間t1開始的操作的第二時間段II期間以第二操作電壓V2進行操作。也就是說，當系統晶片的操作電壓Vdd從第一操作電壓V1增大到第二操作電壓V2時，與其中系統晶片10從開始一直以第二操作電壓V2進行操作的情況相比，系統晶片10的操作壽命從t1增加到t2。同時，在實現以比第二操作電壓V2低的第一操作電壓V1進行操作時的第一時間段I的部分期間，電力得到節約。
在圖3所示的圖表中，可看出，隨著系統晶片10進行使用的持續時間經過操作的第二時間段II而增大，第二操作電壓V2的軌跡將在時間t4處達到電晶體的閾值電壓（即，電壓Vths2）的可允許範圍的上限。
在時間t4處，如果系統晶片10繼續在僅接收第二操作電壓V2的同時進行操作，則系統晶片10的電晶體的閾值電壓可增大超出可允許範圍。因此，在這些條件下，系統晶片10可能會出現故障。
為避免這種可能性，系統晶片10監測以每一操作電壓進行使用的持續時間，並確定系統晶片10的電晶體的閾值電壓達到可允許範圍的上限時的時間點（即，時間t4）。
當已達到、正要達到、或將要達到這一時間點時，系統晶片10被配置成向電源管理積體電路20發送請求以增大操作電壓Vdd。作為回應，電源管理積體電路20向系統晶片10提供例如1.20 V的第三操作電壓V3，第三操作電壓V3高於第二操作電壓V2。在本示例性實施例中，確定操作電壓從V2到V3的改變發生在時間t3處，即，剛好在電晶體的閾值電壓將達到可允許範圍的上限時的已知時間點（即，時間t4）之前的時間。
電源管理積體電路20使系統晶片10在從時間t3開始的操作的第三時間段III期間以第三操作電壓V3進行操作。也就是說，當系統晶片的操作電壓Vdd從第二操作電壓V2增大到第三操作電壓V3時，與其中系統晶片10從開始一直以第三操作電壓V3進行操作的情況相比，系統晶片10的操作壽命從t3增加到t5。同時，在實現以比第三操作電壓V3低的第二操作電壓V2進行操作時的第二時間段II的部分期間，電力得到節約。
在圖3所示的圖表中，可看出，隨著系統晶片10進行使用的持續時間經過操作的第三時間段III而增大，第三操作電壓V3的軌跡將在時間t5處達到電晶體的閾值電壓（即，電壓Vths3）的可允許範圍的上限。
如在本文中所闡述，通過基於將系統晶片10的電晶體的趨勢考慮在內的統計模型來向系統晶片10高效地提供電壓裕量，與其中從操作開始時便向系統晶片10供應第三操作電壓V3的情況相比，系統晶片10的操作壽命可從時間t1延長到時間t2或者從時間t3延長到時間t4。另外，由於操作電壓Vdd回應於系統晶片10的電晶體的改變而依序增大，因此與其中從操作開始時便向系統晶片10供應第三操作電壓V3的情況相比，可實現電力節約。
圖4是示出圖2所示監測電路的實施例的示意圖。
參照圖4，監測電路102可包括多個計數器1020a、1022a、1024a、及1026，所述多個計數器1020a、1022a、1024a、及1026進行操作以監測系統晶片10以第一操作電壓Vdd0至第八操作電壓Vdd7中的每一者進行使用的持續時間。
在本示例性實施例中，計數器1020a可用於監測系統晶片10以第一操作電壓Vdd0進行使用的持續時間。舉例來說，計數器1020a可通過借助多工器電路1020b執行計數操作來對系統晶片10以第一操作電壓Vdd0進行操作的總累積時間量（例如，以時脈迴圈計、或以多個時脈迴圈計）（即，系統晶片10以第一操作電壓Vdd0進行使用的持續時間）進行計數，多工器電路1020b使用第一操作電壓Vdd0作為選擇信號。
相似地，計數器1022a及1024a可分別用於監測系統晶片10以第二操作電壓Vdd1進行使用的持續時間以及系統晶片10以第八操作電壓Vdd7進行使用的持續時間。舉例來說，計數器1022a可通過借助多工器電路1022b執行計數來對系統晶片10以第二操作電壓Vdd1進行操作的總累積時間量（即，系統晶片10以第二操作電壓Vdd1進行使用的持續時間）進行計數，多工器電路1022b使用第二操作電壓Vdd1作為選擇信號。同樣地，計數器1024a可通過借助多工器電路1024b執行計數來對系統晶片10以第八操作電壓Vdd7進行操作的總累積時間量（即，系統晶片10以第八操作電壓Vdd7進行使用的持續時間）進行計數，多工器電路1024b使用第八操作電壓Vdd7作為選擇信號。
計數器1026可與第一操作電壓Vdd0至第八操作電壓Vdd7的準位無關地對系統晶片10進行使用的總持續時間進行計數。
圖4所示監測電路102的實施例僅為示例性實施例。用於確定以操作電壓Vdd0至Vddx中的每一者進行使用的總持續時間以及以操作電壓Vdd0至Vddx中的每一者進行操作的時間段的監測電路可在不背離本揭露的發明概念的範圍的條件下以各種方式實施。
圖5是示出圖2所示處理電路的操作的示意圖。
參照圖5，處理電路104進行操作以使用由監測電路102提供的操作電壓使用資料1040、以及預定權重資訊1042來計算正規化時間值1044。
更具體來說，操作電壓使用資料1040包括與系統晶片10以圖4所示第一操作電壓Vdd0至第八操作電壓Vdd7中的每一者進行使用的持續時間（即，t0至t7）相關的所測量資料。
在一些實施例中，權重資訊1042可包括分別與系統晶片10分別以第一操作電壓Vdd0至第八操作電壓Vdd7進行使用的八個持續時間（即，t0至t7）對應的八個權重值。舉例來說，在示例性實施例中，與系統晶片10以第一操作電壓Vdd0進行使用的持續時間（即，t0）對應的權重值是1，與系統晶片10以第二操作電壓Vdd1進行使用的持續時間（即，t1）對應的權重值是0.2，且與系統晶片10以第八操作電壓Vdd7進行使用的持續時間（即，t7）對應的權重值是0.0004。
處理電路104可使用操作電壓使用資料1040及權重資訊1042來計算正規化值1044。舉例來說，處理電路104可計算正規化值1044，如由公式（1）所表示： 正規化時間 = 1·t0 + 0.2·t1 + … + 0.0004·t7 ...（1）。
然而，如公式（1）所示使用操作電壓使用資料1040及權重資訊1042對正規化值1044進行的計算僅為實例，且本揭露並非僅限於此。
之後，電壓電路100可通過將由處理電路104提供的正規化值1044與由統計模型提供的預定值進行比較來判斷是否增大操作電壓Vdd。舉例來說，如果由統計模型提供的預定值是例如為58000的值且正規化值1044超過58000，則可增大操作電壓Vdd。
如上所述，通過基於將系統晶片10的電晶體的特性改變考慮在內的統計模型向系統晶片10高效地提供電壓裕量，可延長系統晶片10的操作壽命。另外，由於操作電壓Vdd考慮到系統晶片10的電晶體的特性改變而依序增大，因此可實現電力的高效節約。
圖6是示出根據本揭露另一個示例性實施例的半導體裝置的示意圖。
參照圖6，半導體裝置10（即，系統晶片10）包括電壓電路100、監測電路102、及處理電路104、且還包括一次性可程式設計唯讀記憶體106。
在圖6所示示例性實施例中，不同於圖2所示示例性實施例，處理電路104可將利用由監測電路102提供的系統晶片10以每一操作電壓進行使用的持續時間計算出的正規化值儲存在一次性可程式設計唯讀記憶體106中。
電壓電路100可讀取由處理電路104計算出並儲存在一次性可程式設計唯讀記憶體106中的正規化值，且可通過將正規化值與由統計模型預先提供的預定值進行比較來判斷是否增大操作電壓Vdd。
圖7是示出根據本揭露另一個示例性實施例的半導體裝置的示意圖。
參照圖7，半導體裝置10（即，系統晶片10）包括電壓電路100、監測電路102、及處理電路104。
在圖7所示示例性實施例中，不同於圖2所示示例性實施例，處理電路104可將利用由監測電路102提供的系統晶片10以每一操作電壓進行使用的持續時間計算出的正規化值儲存在非揮發性記憶體40中。
電壓電路100可讀取由處理電路104計算出並儲存在非揮發性記憶體40中的正規化值，且可通過將正規化值與由統計模型預先提供的預定值進行比較來判斷是否增大向系統晶片10提供的操作電壓Vdd。
圖8是示出根據本揭露另一個示例性實施例的半導體裝置的示意圖，且圖9是示出圖8所示監測電路的示意圖。
參照圖8，半導體裝置10（即，系統晶片10）包括電壓電路100、監測電路102、及處理電路104，且還包括熱電路108。
熱電路108監測系統晶片10在以每一操作電壓進行操作時的操作溫度並將所監測的操作溫度提供到監測電路102。
監測電路102可從熱電路108接收所監測的操作溫度。監測電路102可利用系統晶片10以第一操作電壓Vdd0以及另外以由熱電路108提供的系統晶片10在第一操作電壓Vdd0條件下的各操作溫度進行操作的總累積時間量來計算系統晶片10以第一操作電壓Vdd0進行使用的持續時間。相似地，監測電路102可利用系統晶片10以第二操作電壓Vdd1以及另外以由熱電路108提供的系統晶片10在第二操作電壓Vdd1條件下的各操作溫度進行操作的總累積時間量來計算系統晶片10以第二操作電壓Vdd1進行使用的持續時間。為計算系統晶片10以第一操作電壓及第二操作電壓中的每一者進行使用的持續時間，監測電路102可使用例如圖9所示的多個計數器。
舉例來說，假設系統晶片10在第一操作溫度T1下以第一操作電壓Vdd0進行使用的持續時間（即，t01）的權重值是0.1，且系統晶片10在第二操作溫度T2下以第一操作電壓Vdd0進行使用的持續時間（即，t02）的權重值是0.2。參照用於得出圖5所示正規化值1044的公式（1），對應於第一操作電壓Vdd0的首項可被表達為1·t0。通過反映系統晶片10在第一操作溫度T1下以第一操作電壓Vdd0進行使用的持續時間的權重值以及系統晶片10在第二操作溫度T2下以第一操作電壓Vdd0進行使用的持續時間的權重值，可由公式（2）來表示對應於第一操作電壓Vdd0的首項： 1·t0 = 1·(0.1·t01 + 0.2·t02) ...（2）。
相似地，假設系統晶片10在第三操作溫度T3下以第二操作電壓Vdd1進行使用的持續時間（即，t11）的權重值是0.25，且系統晶片10在第四操作溫度T4下以第二操作電壓Vdd1進行使用的持續時間（即，t12）的權重值是0.3。參照用於得出圖5所示正規化值1044的公式（1），對應於第二操作電壓Vdd1的第二項可被表達為0.2·t1。通過反映系統晶片10在第三操作溫度T3下以第二操作電壓Vdd1進行使用的持續時間的權重值以及系統晶片10在第四操作溫度T4下以第二操作電壓Vdd1進行使用的持續時間的權重值，可由公式（3）來表示對應於第二操作電壓Vdd1的第二項： 0.2·t1 = 0.2·(0.25·t11 + 0.3·t12) ...（3）。
可通過反映各個操作溫度的權重值來修改以上參照圖5所闡述的公式（1）。這樣一來，正規化時間值可將系統晶片在操作電壓Vdd0至操作電壓Vdd7中的每一者的條件下的操作溫度考慮在內。儘管本實施例說明了用於將操作溫度考慮在內的這種配置，然而顯然其他實施例也可等同地適用于本發明概念的原理。
參照圖8及圖9，監測電路102可包括多個計數器1020a、1022a、1024a、及1026，所述多個計數器1020a、1022a、1024a、及1026進行操作以測量系統晶片10以第一操作電壓Vdd0至第八操作電壓Vdd7中的每一者進行使用的持續時間。
熱電路108監測系統晶片10在每一操作電壓條件下的各操作溫度並將所監測的操作溫度提供到計數器1020a、1022a、1024a、及1026。
計數器1020a可通過借助多工器電路1020b執行計數以反映由熱電路108提供的系統晶片10在第一操作電壓Vdd0條件下的各操作溫度來對系統晶片10以第一操作電壓Vdd0進行操作的總累積時間量（即，系統晶片10以第一操作電壓Vdd0進行使用的持續時間）進行精確計數，多工器電路1020b使用第一操作電壓Vdd0作為選擇信號。加到計數器1020a的值可為由統計模型確定的第一值a（其中第一值a是為1或大於1的整數）。
相似地，計數器1022a可通過借助多工器電路1022b執行計數以反映由熱電路108提供的系統晶片10在第二操作電壓Vdd1條件下的各操作溫度來對系統晶片10以第二操作電壓Vdd1進行操作的總累積時間量（即，系統晶片10以第二操作電壓Vdd1進行使用的持續時間）進行精確計數，多工器電路1022b使用第二操作電壓Vdd1作為選擇信號，且計數器1024a可通過借助多工器電路1024b執行計數以反映由熱電路108提供的系統晶片10在第八操作電壓Vdd7條件下的各操作溫度來對系統晶片10以第八操作電壓Vdd7進行操作的總累積時間量（即，系統晶片10以第八操作電壓Vdd7進行使用的持續時間）進行精確計數，多工器電路1024b使用第八操作電壓Vdd7作為選擇信號。加到計數器1022a的值可為由統計模型確定的第二值b（其中第二值b是為1或大於1的整數），且加到計數器1024a的值可為由統計模型確定的第三值c（其中第三值c是為1或大於1的整數）。
圖9所示實施例的監測電路102僅為示例性實施例，且可在不背離本揭露的發明概念的範圍的條件下以各種方式實施。
如上所述，通過將系統晶片10在每一操作電壓條件下的各操作溫度反映到系統晶片10以每一操作電壓進行使用的持續時間中來向系統晶片10高效地提供電壓裕量。結果，系統晶片10的操作壽命可延長，且可更高效地管理電力節約。
在一些示例性實施例中，電壓電路100、監測電路102、處理電路104、及熱電路108可被實施為硬體，但本揭露並非僅限於此。也就是說，在一些實施例中，電壓電路100、監測電路102、處理電路104、及熱電路108中的至少一者可被實施為軟體。舉例來說，電壓電路100、監測電路102、處理電路104、及熱電路108中的至少一者可被實施為軟體，可被載入到隨機存取記憶體30中，且可接著由系統晶片10的處理器執行。
已闡述了其中依序增大操作電壓Vdd以向系統晶片10高效地提供電壓裕量的方法，但本揭露並非僅限於此。
也就是說，在增大操作電壓Vdd之前，可利用例如動態電壓頻率調節來限制系統晶片10的操作頻率。
更具體來說，關於這一實施例而言，再次參照圖3，當系統晶片10通過接收第二操作電壓V2進行操作時，回應於時間t4的預期到達，系統晶片10的電晶體的閾值電壓可增大超出可允許範圍，且結果，系統晶片10可出現故障。
為防止這種不測事件發生，可使用通過將系統晶片10的操作頻率（即，時脈速度）限制到預定範圍來犧牲系統晶片10的一些性能以延遲t4的到達的方法。根據這種方法，系統晶片10的壽命可延長與t4的到達被延遲的量相同的量。
根據本揭露的上述及其他實施例，通過基於將系統晶片10的電晶體的改變考慮在內的統計模型向系統晶片10高效地提供電壓裕量，可延長系統晶片10的操作壽命。另外，通過依序增大操作電壓Vdd以考慮到系統晶片10的電晶體的特性改變，可更高效地節約電力。
儘管已參照本揭露的示例性實施例具體示出並闡述了本揭露，然而所屬領域中的普通技術人員應理解，在不背離由以上權利要求書所界定的本揭露的精神及範圍的條件下，在本文中可作出形式及細節上的各種改變。各示例性實施例應被視為僅具有說明性意義而非用於限制目的。
1‧‧‧半導體系統
10‧‧‧系統晶片/半導體裝置
20‧‧‧電源管理積體電路
30‧‧‧隨機存取記憶體
32‧‧‧軟體
40‧‧‧非揮發性記憶體
50‧‧‧匯流排
100‧‧‧電壓電路
102‧‧‧監測電路
104‧‧‧處理電路
106‧‧‧一次性可程式設計唯讀記憶體
108‧‧‧熱電路
1020a、1022a、1024a、1026‧‧‧計數器
1020b、1022b、1024b‧‧‧多工器
1040‧‧‧操作電壓使用資料
1042‧‧‧預定權重資訊/權重資訊
1044‧‧‧正規化時間值/正規化值
a‧‧‧第一值
b‧‧‧第二值
c‧‧‧第三值
I‧‧‧第一時間段
II‧‧‧第二時間段
III‧‧‧第三時間段
t0、t1、t2、t3、t4、t5‧‧‧時間
T1‧‧‧第一操作溫度
T2‧‧‧第二操作溫度
V1‧‧‧第一操作電壓
V2‧‧‧第二操作電壓
V3‧‧‧第三操作電壓
Vdd‧‧‧操作電壓
Vdd0‧‧‧第一操作電壓/操作電壓
Vdd1‧‧‧第二操作電壓/操作電壓
Vdd7‧‧‧第八操作電壓/操作電壓
VID‧‧‧電壓代碼
Vth‧‧‧閾值電壓
Vths1‧‧‧第一電壓/電壓
Vths2‧‧‧第二電壓/電壓
Vths3‧‧‧第三電壓/電壓
通過參照附圖詳細闡述本揭露的示例性實施例，本揭露的以上及其它示例性實施例及特徵將變得更顯而易見，在附圖中：
圖1是根據本發明概念示出根據本揭露示例性實施例的半導體系統的示意圖。 圖2是根據本發明概念示出根據本揭露示例性實施例的半導體裝置的示意圖。 圖3是根據本發明概念示出根據圖2所示示例性實施例的半導體裝置的操作的示意圖。 圖4是根據本發明概念示出圖2所示監測電路的示意圖。 圖5是根據本發明概念示出圖2所示處理電路的操作的示意圖。 圖6是示出根據本揭露另一個示例性實施例的半導體裝置的示意圖。 圖7是示出根據本揭露另一個示例性實施例的半導體裝置的示意圖。 圖8是示出根據本揭露另一個示例性實施例的半導體裝置的示意圖。 圖9是根據本發明概念示出圖8所示監測電路的示意圖。

Claims (20)

  1. 一種半導體裝置，包括： 監測電路，從電源管理積體電路接收第一操作電壓及與所述第一操作電壓不同的第二操作電壓，所述監測電路監測系統晶片以所述第一操作電壓及所述第二操作電壓中的每一者進行使用的持續時間； 處理電路，基於來自所述系統晶片以所述第一操作電壓及所述第二操作電壓中的每一者進行使用的所述持續時間的預定權重資訊來計算正規化值；以及 電壓電路，通過將所述正規化值與預定值進行比較來判斷是否增大所述系統晶片的操作電壓。
  2. 如申請專利範圍第1項所述的半導體裝置，其中所述監測電路還計算所述系統晶片以所述第一操作電壓進行操作的總累積時間量作為所述系統晶片以所述第一操作電壓進行使用的持續時間並計算所述系統晶片以所述第二操作電壓進行操作的總累積時間量作為所述系統晶片以所述第二操作電壓進行使用的持續時間。
  3. 如申請專利範圍第2項所述的半導體裝置，其中所述監測電路包括第一計數器及第二計數器，所述第一計數器監測所述系統晶片以所述第一操作電壓進行使用的所述持續時間，所述第二計數器監測所述系統晶片以所述第二操作電壓進行使用的所述持續時間。
  4. 如申請專利範圍第1項所述的半導體裝置，更包括： 統計模型，儲存在記憶體中，所述記憶體電連接到所述半導體裝置， 其中所述處理電路及所述電壓電路從所述統計模型接收所述預定權重資訊及所述預定值。
  5. 如申請專利範圍第1項所述的半導體裝置，其中 所述系統晶片包括一次性可程式設計唯讀記憶體，且 所述處理電路將所述正規化值儲存在所述一次性可程式設計唯讀記憶體中。
  6. 如申請專利範圍第1項所述的半導體裝置，其中所述處理電路將所述正規化值儲存在位於所述系統晶片外部的非揮發性記憶體中。
  7. 如申請專利範圍第1項所述的半導體裝置，其中如果確定所述正規化值超過所述預定值，則所述電壓電路增大所述系統晶片的所述操作電壓，且如果確定所述正規化值不超過所述預定值，則所述電壓電路不增大所述系統晶片的所述操作電壓。
  8. 如申請專利範圍第1項所述的半導體裝置，其中在增大所述系統晶片的所述操作電壓之前，所述電壓電路限制所述系統晶片的操作頻率。
  9. 如申請專利範圍第1項所述的半導體裝置，更包括： 熱電路，監測所述系統晶片在以所述第一操作電壓及所述第二操作電壓中的每一者進行操作期間的操作溫度並將所監測的操作溫度提供到所述監測電路。
  10. 如申請專利範圍第9項所述的半導體裝置，其中所述監測電路利用所述系統晶片以所述第一操作電壓及所述第二操作電壓中的至少一者進行操作的總累積時間量以及所述系統晶片以所述第一操作電壓及所述第二操作電壓中的至少一者進行操作的操作溫度來計算所述系統晶片以所述第一操作電壓進行使用的持續時間及所述系統晶片以所述第二操作電壓進行使用的持續時間中的至少一者。
  11. 一種半導體裝置，包括： 電源管理積體電路； 系統晶片，從所述電源管理積體電路接收第一操作電壓及與所述第一操作電壓不同的第二操作電壓，並以所述第一操作電壓及所述第二操作電壓中的每一者進行操作；以及 記憶體，所述記憶體中儲存統計模型，所述統計模型基於所述系統晶片以所述第一操作電壓及所述第二操作電壓中的每一者進行使用的持續時間來控制所述系統晶片的操作電壓， 其中所述系統晶片包括： 監測電路，監測所述系統晶片以所述第一操作電壓及所述第二操作電壓中的每一者進行使用的所述持續時間， 處理電路，利用由所述統計模型提供的預定權重資訊以及利用所述系統晶片以所述第一操作電壓及所述第二操作電壓中的每一者進行使用的所述持續時間來計算正規化值，以及 電壓電路，通過將所述正規化值與預定值進行比較來判斷是否增大所述系統晶片的操作電壓。
  12. 如申請專利範圍第11項所述的半導體裝置，其中所述監測電路還計算所述系統晶片以所述第一操作電壓進行操作的總累積時間量作為所述系統晶片以所述第一操作電壓進行使用的持續時間並計算所述系統晶片以所述第二操作電壓進行操作的總累積時間量作為所述系統晶片以所述第二操作電壓進行使用的持續時間。
  13. 如申請專利範圍第11項所述的半導體裝置，其中 所述系統晶片包括一次性可程式設計唯讀記憶體，且 所述處理電路將所述正規化值儲存在所述一次性可程式設計唯讀記憶體中。
  14. 如申請專利範圍第11項所述的半導體裝置，更包括： 位於所述系統晶片外的非揮發性記憶體， 其中所述處理電路將所述正規化值儲存在所述非揮發性記憶體中。
  15. 如申請專利範圍第11項所述的半導體裝置，其中如果確定所述正規化值超過所述預定值，則所述電壓電路增大所述系統晶片的所述操作電壓，且如果確定所述正規化值不超過所述預定值，則所述電壓電路不增大所述系統晶片的所述操作電壓。
  16. 如申請專利範圍第11項所述的半導體裝置，其中所述系統晶片包括實施在移動裝置中的應用處理器。
  17. 如申請專利範圍第11項所述的半導體裝置，其中在增大所述系統晶片的所述操作電壓之前，所述電壓電路限制所述系統晶片的操作頻率。
  18. 如申請專利範圍第11項所述的半導體裝置，更包括： 熱電路，監測所述系統晶片在以所述第一操作電壓及所述第二操作電壓進行操作期間的操作溫度並將所監測的所述操作溫度提供到所述監測電路。
  19. 如申請專利範圍第18項所述的半導體裝置，其中所述監測電路利用所述系統晶片以所述第一操作電壓及所述第二操作電壓中的至少一者進行操作的總累積時間量以及所述系統晶片以所述第一操作電壓及所述第二操作電壓中的至少一者進行操作的操作溫度來計算所述系統晶片以所述第一操作電壓進行使用的持續時間及所述系統晶片以所述第二操作電壓進行使用的持續時間中的至少一者。
  20. 一種半導體裝置，包括： 監測電路，被構造及配置成接收至少兩個不同的操作電壓並監測系統晶片以所述操作電壓中的每一者進行使用的持續時間； 處理電路，利用來自所述系統晶片以所述操作電壓中的每一者進行使用的所述持續時間的預定權重資訊來計算正規化值；以及 電壓電路，通過將所述正規化值與預定值進行比較來判斷是否增大所述系統晶片的操作電壓。
TW106142377A 2017-02-07 2017-12-04 半導體裝置 TWI738934B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
??10-2017-0016880 2017-02-07
KR1020170016880A KR20180091546A (ko) 2017-02-07 2017-02-07 반도체 장치 및 반도체 시스템
KR10-2017-0016880 2017-02-07

Publications (2)

Publication Number Publication Date
TW201830406A true TW201830406A (zh) 2018-08-16
TWI738934B TWI738934B (zh) 2021-09-11

Family

ID=63037762

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106142377A TWI738934B (zh) 2017-02-07 2017-12-04 半導體裝置

Country Status (4)

Country Link
US (1) US10915257B2 (zh)
KR (1) KR20180091546A (zh)
CN (1) CN108398997B (zh)
TW (1) TWI738934B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10325631B1 (en) 2018-03-12 2019-06-18 Micron Technology, Inc. Power management integrated circuit with dual power feed
US10775424B2 (en) 2018-08-31 2020-09-15 Micron Technology, Inc. Capacitive voltage divider for monitoring multiple memory components
KR102639095B1 (ko) 2018-10-29 2024-02-23 삼성전자주식회사 열화도를 관리하기 위한 전자 장치

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001109729A (ja) 1999-10-12 2001-04-20 Nec Corp マルチプロセッサシステムにおける消費電力制御装置および方法
US6775624B2 (en) * 2001-10-19 2004-08-10 International Business Machines Corporation Method and apparatus for estimating remaining life of a product
JP2003256069A (ja) 2002-03-05 2003-09-10 Ricoh Co Ltd 制御装置及び複合機
US7075284B2 (en) 2002-07-08 2006-07-11 Kabushiki Kaisha Toshiba Time limit function utilization
GB2405496B (en) * 2003-08-27 2007-02-07 Agilent Technologies Inc A method and a system for evaluating aging of components, and computer program product therefor
US7447919B2 (en) 2004-04-06 2008-11-04 Hewlett-Packard Development Company, L.P. Voltage modulation for increased reliability in an integrated circuit
JP4367225B2 (ja) 2004-05-11 2009-11-18 ソニー株式会社 半導体集積回路
US7219245B1 (en) 2004-06-03 2007-05-15 Advanced Micro Devices, Inc. Adaptive CPU clock management
KR100630924B1 (ko) 2004-10-06 2006-10-02 삼성전자주식회사 컴퓨터
US7444528B2 (en) 2005-12-06 2008-10-28 Intel Corporation Component reliability budgeting system
JP2007213412A (ja) 2006-02-10 2007-08-23 Sony Computer Entertainment Inc マイクロプロセッサの電源電圧設定方法、プログラムおよび演算処理装置
US7793119B2 (en) * 2006-12-21 2010-09-07 Texas Instruments Incorporated Adaptive voltage scaling with age compensation
KR101477697B1 (ko) 2008-10-15 2014-12-31 삼성전자주식회사 내장형 중앙처리장치를 사용하는 시스템에서 전력 제어 장치 및 방법
EP2404354B1 (en) * 2009-03-04 2018-11-07 Server Technology, Inc. Monitoring power-related parameters in a power distribution unit
US8201038B2 (en) 2009-09-29 2012-06-12 International Business Machines Corporation Integrating design for reliability technology into integrated circuits
US8248095B2 (en) * 2009-10-30 2012-08-21 Apple Inc. Compensating for aging in integrated circuits
US8549363B2 (en) * 2010-01-08 2013-10-01 International Business Machines Corporation Reliability and performance of a system-on-a-chip by predictive wear-out based activation of functional components
JP2011250574A (ja) 2010-05-26 2011-12-08 Sanyo Electric Co Ltd 電子機器、電源制御方法および電源制御プログラム
JP5729197B2 (ja) * 2011-07-28 2015-06-03 富士通株式会社 情報処理装置、情報処理プログラムおよび情報処理方法
US9823990B2 (en) * 2012-09-05 2017-11-21 Nvidia Corporation System and process for accounting for aging effects in a computing device
US8839165B2 (en) * 2013-01-25 2014-09-16 International Business Machines Corporation Power/performance optimization through continuously variable temperature-based voltage control
CN103197717B (zh) * 2013-02-28 2015-11-25 华为技术有限公司 自适应电压调整方法、芯片以及系统
TW201435561A (zh) 2013-03-12 2014-09-16 Hon Hai Prec Ind Co Ltd 電子裝置
US9483068B2 (en) 2013-04-19 2016-11-01 Nvidia Corporation Estimating and monitoring the effects of transistor aging
KR102164099B1 (ko) 2014-03-28 2020-10-12 삼성전자 주식회사 시스템 온 칩, 이의 작동 방법, 및 이를 포함하는 장치
TWI548886B (zh) * 2014-04-18 2016-09-11 創意電子股份有限公司 老化偵測電路及其方法
KR20150122962A (ko) * 2014-04-24 2015-11-03 삼성전자주식회사 터치 반응 속도 향상을 위한 디스플레이 구동 집적 회로, 이를 포함하는 시스템 및 디스플레이 구동 방법
US9979192B2 (en) * 2014-07-29 2018-05-22 General Electric Company System and method for controlling a power distribution network
US9484892B1 (en) 2015-09-10 2016-11-01 Qualcomm Incorporated Integrated circuit adaptive voltage scaling with de-aging

Also Published As

Publication number Publication date
US20180225053A1 (en) 2018-08-09
CN108398997A (zh) 2018-08-14
US10915257B2 (en) 2021-02-09
TWI738934B (zh) 2021-09-11
CN108398997B (zh) 2024-02-20
KR20180091546A (ko) 2018-08-16

Similar Documents

Publication Publication Date Title
KR100974972B1 (ko) 저전력 디바이스의 대기 전력 제어를 위한 방법, 장치 및 시스템
US9647543B2 (en) Methods and systems for improving light load efficiency for power stages of multi-phase voltage regulator circuits
TWI594115B (zh) 熱控制裝置及方法
US6903564B1 (en) Device aging determination circuit
US7536578B2 (en) Method and apparatus for over clocking in a digital processing system
US9081566B2 (en) Dynamic chip control
US8786237B2 (en) Voltage regulator and cooling control integrated circuit
US7840823B2 (en) Processor system for varying clock frequency and voltage in response to a comparison of instruction execution rate to a reference value
TWI738934B (zh) 半導體裝置
US20180052506A1 (en) Voltage and frequency scaling apparatus, system on chip and voltage and frequency scaling method
US9672310B1 (en) Reliability guardband compensation
JP2009021707A (ja) 発振装置、その調整方法及びメモリ装置
US8937511B2 (en) Frequency scaling of variable speed systems for fast response and power reduction
US9292301B1 (en) Systems, methods, and apparatus for controlling the power-on or boot sequence of an integrated circuit based on power harvesting conditions
KR20150095950A (ko) 적응형 전압 스케일링(avs)을 수행하기 위한 방법 및 avs를 수행하도록 구성되는 집적 회로
US12074519B2 (en) System for profiling power using ton pulses
JP2009152311A (ja) 半導体集積回路システム
US20120262143A1 (en) Semiconductor integrated circuit for controlling regulator circuit and signal processor which operates based on output voltage thereof
US10831250B2 (en) In-circuit supply transient scope
US20180364285A1 (en) Voltage regulator with time-aware current reporting