JP4457423B2 - 電源電圧制御装置 - Google Patents
電源電圧制御装置 Download PDFInfo
- Publication number
- JP4457423B2 JP4457423B2 JP01237999A JP1237999A JP4457423B2 JP 4457423 B2 JP4457423 B2 JP 4457423B2 JP 01237999 A JP01237999 A JP 01237999A JP 1237999 A JP1237999 A JP 1237999A JP 4457423 B2 JP4457423 B2 JP 4457423B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- delay
- supply voltage
- power supply
- phase difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 claims description 121
- 239000004065 semiconductor Substances 0.000 claims description 45
- 238000012937 correction Methods 0.000 claims description 44
- 230000003111 delayed effect Effects 0.000 claims description 16
- 230000005540 biological transmission Effects 0.000 claims description 9
- 238000012544 monitoring process Methods 0.000 claims description 4
- 230000001902 propagating effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 11
- 239000000872 buffer Substances 0.000 description 10
- 238000012545 processing Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 230000000644 propagated effect Effects 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 3
- VWPOSFSPZNDTMJ-UCWKZMIHSA-N nadolol Chemical compound C1[C@@H](O)[C@@H](O)CC2=C1C=CC=C2OCC(O)CNC(C)(C)C VWPOSFSPZNDTMJ-UCWKZMIHSA-N 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 101150110971 CIN7 gene Proteins 0.000 description 1
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 1
- 101100379079 Emericella variicolor andA gene Proteins 0.000 description 1
- 101150110298 INV1 gene Proteins 0.000 description 1
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 1
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 1
- 230000003467 diminishing effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
- H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/00078—Fixed delay
- H03K2005/00097—Avoiding variations of delay using feedback, e.g. controlled by a PLL
- H03K2005/00104—Avoiding variations of delay using feedback, e.g. controlled by a PLL using a reference signal, e.g. a reference clock
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Pulse Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体回路のクリティカルパス遅延をモニターするためのレプリカ回路を有する電源電圧制御装置に関するものである。
【０００２】
【従来の技術】
近年、半導体回路では、低電力化のために、電源電圧ＶDDを下げる方法が一般的に取られている。
これは、半導体回路（ＬＳＩ）の消費電力のＡＣ成分は電源電圧の２乗に比例するため、ＬＳＩの低電力化には電源電圧を下げることがもっとも効果的であるからである。
【０００３】
このような観点から、近年、ＬＳＩの動作周波数やプロセスばらつき等に対して電源電圧をダイナミックに制御し、常にＬＳＩが正常に動作できる最低限度の電圧を供給する方法が報告されている。
【０００４】
このようないわゆる可変電源電圧制御方式を採用した電源電圧制御装置では、ＬＳＩのクリティカルパスの遅延時間をモニターするために、クリティカルパスと同じ電源電圧−遅延特性を持ったレプリカ回路を設け、このレプリカ回路が正常に動作できるかを判定しながら電源電圧の制御を行う。
この可変電源電圧制御方式を用いたＬＳＩは、ＬＳＩの消費電力を削減する上で極めて有効である。
【０００５】
【発明が解決しようとする課題】
ところで、レプリカ回路には配置配線による配線の影響等を、実際のクリティカルパスと全く同じに再現することは極めて難しいため、レプリカ回路にある程度のマージンを持たせて動作させる必要がある。
しかしながら、レプリカ回路への遅延マージンの追加は動作電源電圧の上昇につながり、過剰なマージンは電源電圧制御方式の効果を薄める結果となる。
【０００６】
また、レプリカ回路を用いた電源電圧制御装置では、そのレプリカ回路の遅延が動作周波数の１周期以上にならないように、レプリカ回路を伝播させたクロック信号と伝播前の元クロック信号との位相比較を行い、位相比較結果に応じてアップまたはダウン信号で電源電圧の制御を行う位相比較方式が採用される。
【０００７】
ところが、この位相比較方式では、位相が進んでいるか、遅れているかの情報しか得られず、どの程度の位相差があるかという情報を得ることはできない。
したがって、どんなに位相差があろうとも変化させ得る電源電圧ステップは一定の値に決まってしまう。
電源電圧の最小ステップは、収束時の電源電圧の変動幅となるため、ステップ幅を小さくすればするほど収束時の電源電圧変動は小さくなるが、その反面収束するまでの時間が長くなる。
したがって、電源電圧制御方式をより効率良く使用するためには、レプリカ回路への最適なマージン設定方法および小さな電源電圧変動と短い収束時間を両立する装置が求められている。
【０００８】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、レプリカ回路への最適なマージンを設定でき、また電源電圧が最適値に収束するまでの時間を短縮でき、電源電圧制御方式をより効率良く使用することができる電源電圧制御装置を提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、本発明の電源電圧制御装置は、伝送パスを有し、電源電圧の供給を受けて動作する半導体回路と、上記半導体回路のクリティカルパスと等価な電源電圧−遅延特性を有し、基準信号を伝播して上記半導体回路のクリティカルパスの遅延時間をモニターするレプリカ回路と、上記レプリカ回路による遅延信号および上記基準信号を受けて、基準信号に対する遅延信号の位相差を検出するための遅延時間モニターゲージを有し、検出結果を位相差情報として出力する位相差検出回路と、上記位相差検出回路による位相差情報に基づいた値の電源電圧を発生して上記半導体回路およびレプリカ回路に供給する電圧制御回路と、上記レプリカ回路の基準信号の入力側または上記遅延信号の出力側のいずれかに配置され、クリティカルパスとの遅延誤差を補正可能な遅延誤差補正回路とを有する。
【００１１】
また、本発明では、上記半導体回路のクロックを基に数サイクルごとに当該クロックの１サイクルと等しい長さのパルスを発生して上記基準信号として出力するパルス発生回路を有する。
【００１２】
また、本発明では、上記遅延時間モニターゲージは、複数の遅延素子を直列に接続した遅延素子チェーンを有し、上記位相差検出回路は、上記位相差情報を遅延素子段数で示す。
【００１３】
また、本発明では、上記電圧制御回路は、上記位相差検出回路の遅延素子チェーンを遅延マージンとし、上記位相差情報を受けて当該遅延マージンを制御する。
【００１４】
また、本発明では、上記位相差検出回路は、上記レプリカ回路の上記クロックサイクルに対して、あらかじめ決められた遅延時間より長いまたは短い、過少電圧または過大電圧に相当する遅延時間のうち少なくとも一方の遅延時間を検出する検出手段を有する。
【００１５】
また、本発明では、上記位相差検出回路は、上記遅延素子チェーンに対してさらに遅延ゲートが接続されており、上記検出手段は、上記遅延ゲートの出力に基づいてあらかじめ決められた遅延時間より長い遅延時間を検出し、上記レプリカ回路の信号伝播路の途中のノードにおける信号に基づいてあらかじめ決められた遅延時間より短い遅延時間を検出する。
【００１６】
また、本発明では、上記パルス発生回路は、半導体回路のクロックに対して位相の進んだクロックおよび位相の遅れたクロックを少なくとも一つ生成し、上記検出手段は、上記位相の進んだクロックに基づいてあらかじめ決められた遅延時間より長い遅延時間を検出し、上記位相の遅れたクロックに基づいてあらかじめ決められた遅延時間より短い遅延時間を検出する。
【００１８】
また、本発明の電源電圧制御装置は、複数の伝送パスを有し、電源電圧の供給を受けて動作する半導体回路と、それぞれ上記半導体回路のクリティカルパスと等価な電源電圧−遅延特性を有し、基準信号を伝播して上記半導体回路のクリティカルパスの遅延時間をモニターする複数のレプリカ回路と、上記複数のレプリカ回路の出力からより遅延量の大きいレプリカ回路の出力信号を遅延信号として選択する選択手段と、上記選択手段による遅延信号および上記基準信号を受けて、基準信号に対する遅延信号の位相差を検出するための遅延時間モニターゲージを有し、検出結果を位相差情報として出力する位相差検出回路と、上記位相差検出回路による位相差情報に基づいた値の電源電圧を発生して上記半導体回路およびレプリカ回路に供給する電圧制御回路と、上記レプリカ回路の基準信号の入力側または上記遅延信号の出力側のいずれかに配置され、クリティカルパスとの遅延誤差を補正可能な遅延誤差補正回路とを有する。
【００２０】
また、本発明の電源電圧制御装置は、伝送パスを有し、電源電圧の供給を受けて複数の異なるクロック周波数で動作する半導体回路と、上記半導体回路の各動作周波数ごとのクリティカルパスと等価な電源電圧−遅延特性を有し、基準信号を伝播して上記半導体回路のクリティカルパスの遅延時間をモニターする複数のレプリカ回路と、上記各レプリカ回路による遅延信号および上記基準信号を受けて、各周波数ごとのレプリカ回路のうち、クロックサイクルに対する遅延時間比率が最も大きい回路を検出する検出部と、上記検出部の検出結果に基づいた値の電源電圧を発生して上記半導体回路およびレプリカ回路に供給する電圧制御回路と、上記各レプリカ回路の基準信号の入力側または上記遅延信号の出力側のいずれかに配置され、クリティカルパスとの遅延誤差を補正可能な複数の遅延誤差補正回路とを有する。
【００２１】
また、本発明では、上記検出部は、上記各レプリカ回路による遅延信号および上記基準信号を受けて、基準信号に対する遅延信号の位相差を検出するための遅延時間モニターゲージを有し、検出結果を位相差情報として出力する各周波数系に対応した複数の位相差検出回路と、上記複数の位相差検出回路の出力に基づいて上記複数のレプリカ回路のうちクロックサイクルに対する遅延比率の最も大きい回路を選択する選択手段とを有する。
【００２２】
また、本発明では、各周波数系におけるモニターゲージの遅延時間調整ステップ幅が、各周波数の比率に対応したステップ幅で構成されている。
【００２３】
本発明によれば、たとえばパルス発生回路において、半導体回路（ＬＳＩ）のクロックを基に数サイクル毎にクロックの１サイクルと等しい長さのパルス信号が生成され、基準信号として、レプリカ回路に直接あるいは遅延誤差補正回路を通して供給されるとともに、位相差検出回路に供給される。
レプリカ回路または／および遅延誤差補正回路を伝播された基準信号は供給されている電源電圧値に応じた遅延量をもって遅延作用を受けて、遅延信号として位相差比較回路に出力される。
位相差検出回路では、レプリカ回路による遅延信号および基準信号を受けて、遅延時間モニターゲージを用いて基準信号に対する遅延信号の位相差が検出され、検出結果が位相差情報として電圧制御回路に出力される。
そして、電圧制御回路では、位相差検出回路による位相差情報に基づいた値の電源電圧が発生されて半導体回路およびレプリカ回路に供給される。
【００２４】
また、本発明によれば、複数のクリティカルパスに対応したレプリカ回路を有する構成においては、選択手段によって複数のレプリカ回路の出力からより遅延量の大きいレプリカ回路の出力信号が遅延信号として選択されて位相差検出回路に供給される。
【００２５】
また、本発明によれば、複数の異なるクロック周波数で動作する半導体回路において、たとえば各周波数の比率に応じた遅延時間調整ステップで遅延素子チェーン型位相差検出回路が構成される。これにより、異なる周波数間の位相差が周波数に関係なく比較可能となる。
【００２６】
【発明の実施の形態】
第１実施形態
図１は、本発明に係るレプリカ回路を採用した電源電圧制御装置の第１の実施形態を示すブロック図である。
【００２７】
本電源電圧制御装置１０は、制御された電源電圧ＶDDが供給される半導体回路（ＬＳＩ）１１、パルス発生回路（パルスジェネレータ）１２、遅延誤差補正回路１３、クリティカルパスレプリカ回路１４、遅延素子チェーン型位相差検出回路１５、エンコーダ１６、制御回路１７、および電源電圧発生回路１８により構成されている。
そして、半導体回路（ＬＳＩ）１１内に、パルス発生回路（パルスジェネレータ）１２、遅延誤差補正回路１３、クリティカルパスレプリカ回路１４、位相差検出回路１５、およびエンコーダ１６が集積化されている。
また、制御回路１７および電源電圧発生回路１８により電圧制御回路が構成されている。
【００２８】
半導体回路１１は、電源電圧発生回路１８により電源電圧ＶDDが供給され、図示しない複数の伝送パスを有する。
各伝送パスには、たとえばゲート素子が配置され、各ゲート素子は、たとえば絶縁ゲート型電界効果トランジスタ、すなわちＭＩＳ( Metal Insulator Semiconductor)系回路を用いて構成される。
【００２９】
パルス発生回路１２は、たとえば半導体回路１１のシステムクロックＣＬＫを受けて、クロックＣＬＫを基に数サイクル毎にクロックの１サイクルと等しい長さの基準信号としてのパルス信号ＤＴを発生する。
以下に、パルスをクロック数サイクルに１回発生させている理由を述べる。
【００３０】
クリティカルパスレプリカ回路１４は、電源電圧ＶDDによってその遅延時間が大きく変化する。
電源電圧ＶDDが低く、クリティカルパスレプリカ回路１４の遅延時間が非常に大きい場合に、位相差検出回路１５が２サイクルあるいはそれ以上遅れたクロックのエッジと位相差検出を行い、その遅延時間で位相を一致させるように電源電圧ＶDDが制御されるおそれがある。
これを防止するために、電源電圧ＶDDが低い場合のクリティカルパスレプリカ回路１４の遅延時間よりも十分長い期間をおいて位相差検出を行うように、パルス発生回路１２のパルス発生サイクルを設定している。
【００３１】
遅延誤差補正回路１３は、クリティカルパスとクリティカルパスレプリカ回路１４との遅延誤差を補正するための回路であって、レプリカ回路１４の遅延誤差補正とマージンのいわゆるゼロ点調整を行う回路である。
この遅延誤差補正回路１３は、以下の理由により設けられる。
【００３２】
すなわち、クリティカルパスレプリカ回路は、配置配線による配線等の影響まで実際のクリティカルパスと全く同じ遅延特性に再現することは極めて難しい。したがって、作製したレプリカ回路が、実際のクリティカルパスに比べて遅延時間が短すぎたり、電圧−遅延特性がずれるといった問題が発生する可能性がある。
ある程度の誤差は位相差検出回路１５に設けられるマージン設定用遅延素子（ゲート）チェーンで対応できるが、後述するようにゲートチェーンは位相差検出としても使用しているため、レプリカ回路の誤差補正にゲートチェーンを使用してしまうと、位相差検出のダイナミックレンジが狭くなってしまう。
そこで、遅延誤差補正回路１３を設けて、レプリカ回路の遅延誤差補正とマージンのゼロ点調整を行う。
【００３３】
遅延誤差補正回路１３は、たとえば直列接続された複数のゲートＧＴ１〜ＧＴｍ、およびセレクタ１３１により構成されている。
セレクタ１３１は、各ゲートＧＴ１〜ＧＴｍの出力端子、並びにパルス発生回路１２の出力信号ＤＴが入力されるゲートＧＴ１の入力端子が並列に接続されており、制御回路１７の補正信号Ｓ１７ａによって、遅延量が異なるゲートの出力信号または元信号ＤＴを選択し、信号Ｓ１３としてレプリカ回路１４に出力する。
このように遅延誤差補正回路１３は、制御回路１７の補正信号Ｓ１７ａによってその遅延量を任意に変更可能である。
この遅延誤差補正回路１３とゲートチェーン型位相差検出回路１５の併用により、位相差検出における広いダイナミックレンジの確保と、レプリカ回路の遅延時間チューニングが可能となる。
【００３４】
レプリカ回路１４は、半導体回路１１で、クリティカルパスとして選定されたパス構成と等価な電源電圧−遅延特性をもつ回路として構成されており、電源電圧発生回路１８による電源電圧ＶDDの供給を受けて動作し、遅延誤差補正回路１３の出力信号Ｓ１３を入力してゲート処理等して伝播させ、遅延信号Ｓ１４として位相差検出回路１５に出力する。
【００３５】
レプリカ回路１４は、たとえば図１中の破線で囲ったように、インバータＩＮＶ１，ＩＮＶ２、ＮＡＮＤゲートＮＡ１，ＮＡ２、およびＮＯＲゲートＮＲ１を含む半導体回路１１における伝送パスと等価な回路として構成され、インバータＩＮＶ１の入力端子に遅延誤差補正回路１３の出力信号Ｓ１３が入力される。
【００３６】
遅延素子チェーン型位相差検出回路１５は、基準信号としてのパルス信号ＤＴをインバータＩＮＶ１１で反転させた信号ｘＤＴとレプリカ回路１４２の出力遅延信号Ｓ１４との位相差を検出し、検出結果に応じたｎビットの信号を生成してエンコーダ１６に出力する。
換言すれば、位相差検出回路１５は、クロックサイクルとクリティカルパスレプリカ回路１４との遅延時間を比較し、かつクリティカルパスレプリカ回路１４の遅延マージンを設定する。
【００３７】
位相差検出回路１５は、たとえば遅延時間モニター用のゲージとなる遅延素子チェーン１５１と、ｎ個のＤ型フリップフロップＦＦ１〜ＦＦｎにより構成される。
【００３８】
遅延素子チェーン１５１は、たとえばインバータ２段からなるバッファＢＦ１〜ＢＦn-1 を複数段（本実施形態ではｎ−１個）直列に接続したゲートチェーンで構成されている。
なお、遅延素子チェーンの構成としては、ゲートチェーンに限定されるものではなく、またゲートチェーンを構成するゲートもインバータ２段からなるバッファに限定されるものではない。
【００３９】
そして、遅延素子チェーン１５１を構成する各バッファＢＦ１〜ＢＦn-1 の出力ノードＮＤ２〜ＮＤｎがそれぞれフリップフロップＦＦ２〜ＦＦｎの入力端子Ｄに接続され、かつ初段のバッファＢＦ１の入力ノードＮＤ１がフリップフロップＦＦ１の入力端子Ｄに接続されている。
各フリップフロップＦＦ１〜ＦＦｎのＣＫ端子には、パルス発生回路１２で生成されたパルス信号ＤＴの反転信号ｘＤＴが並列的に供給されている。
これらのフリップフロップＦＦ１〜ＦＦｎで、クリティカルパスレプリカ回路１４にデータを入力して１クロックサイクルの期間で、どのゲート段まで信号が到達しているかを検出する。
【００４０】
図２は、位相差検出回路１５の動作波形を示すタイミングチャートであって、位相差検出回路１５の各バッファ（各ゲート）段から出力される信号とフリップフロップＦＦ１〜ＦＦｎのＣＫ端子へのパルス信号ＤＴの反転信号ｘＤＴとの関係を示す図である。
【００４１】
この例では、ノードＮＤ１〜ノードＮＤ３までは、信号ｘＤＴの立ち上がりエッジ（フリップフロップＦＦのＣＫ信号）よりも先にハイレベル（Ｈ）となっているのに対して、ノードＮＤ４以降は、信号ｘＤＴよりも後にハイレベルになっている。
したがって、フリップフロップＦＦ１〜ＦＦ３までの出力がハイレベル、フリップフロップＦＦ４以降の出力はローレベル（Ｌ）となる。
すなわち、各フリップフロップＦＦ１〜ＦＦｎの出力は、クロック信号ＤＴの遅延が１サイクル以内ならばハイレベルとなる。
この結果から、現在の電源電圧では、クリティカルパスレプリカ回路１４と遅延素子チェーン３段目までの遅延時間がクロック１サイクルに等しいことがわかる。
【００４２】
エンコーダ１６は、フリップフロップＦＦ１〜ＦＦｎの出力信号である位相差の検出結果を、バイナリデータに変換して、位相差情報信号Ｓ１６として制御回路１７に出力する。
【００４３】
制御回路１７は、最適なレプリカマージンのゲート段数が設定されており、この設定値とエンコーダ１６から送られてきた位相差情報信号Ｓ１６が示すゲート段数の比較を行って電源電圧の変化量を決定し、変化させたい電源電圧に対応した信号Ｓ１７ｂを電源電圧発生回路１８に出力する。また、制御回路１７は、補正信号Ｓ１７ａを遅延誤差補正回路１３に出力し、
具体的には、制御回路１７に設定されているゲート段数との差が大きい場合には電源電圧変化量が大きく、差が小さい場合には変化量を小さくするような処理を行う。
なお、制御回路１７としてプロセッサを使用することで、レプリカマージンとしての最適ゲート段数や位相差に応じた電源電圧変化量は、全てプロセッサのプログラムよって設定することができる。
【００４４】
電源電圧発生回路１８は、制御回路１７の出力信号Ｓ１７ｂに応じた電源電圧ＶDDを生成して、レプリカ回路１４を含む半導体回路１１に供給する。
なお、電源電圧発生回路１８をＤＣ−ＤＣコンバータで構成すると、プログラムによってレプリカマージン等の設定が可能となる。
【００４５】
次に、上記構成による動作を説明する。
パルス発生回路１２において、半導体回路（ＬＳＩ）１１のクロックを基に数サイクル毎にクロックの１サイクルと等しい長さのパルス信号ＤＴが発生され、遅延誤差補正回路１３に供給されるとともに、インバータＩＮＶ１１で反転され、信号ｘＤＴとして遅延素子チェーン型位相差検出回路１５に供給される。
【００４６】
遅延誤差補正回路１３では、制御回路１７の補正信号Ｓ１７ａによって、遅延量が異なるゲートの出力信号または元パルス信号ＤＴが選択され、信号Ｓ１３としてレプリカ回路１４に出力される。
レプリカ回路１４では、電源電圧発生回路１８による電源電圧ＶDDの供給を受けて動作し、入力された遅延誤差補正回路１３の出力信号Ｓ１３がゲート処理等され伝播され、遅延信号Ｓ１４として位相差検出回路１５に出力される。
【００４７】
位相差検出回路１５に供給された遅延信号Ｓ１４は、遅延時間モニター用のゲージとなる遅延素子チェーン１５１に入力される。
そして、遅延素子チェーン１５１を構成する各バッファＢＦ１〜ＢＦn-1 の出力ノードＮＤ２〜ＮＤｎの現れた信号がそれぞれ対応するフリップフロップＦＦ２〜ＦＦｎの入力端子Ｄに供給され、また初段のバッファＢＦ１の入力ノードＮＤ１の供給された遅延信号Ｓ１４がフリップフロップＦＦ１の入力端子Ｄに供給される。
各フリップフロップＦＦ１〜ＦＦｎのＣＫ端子には、パルス発生回路で生成された検出クロック信号ＤＴの反転信号ｘＤＴが並列的に供給されている。
これにより、フリップフロップＦＦ１〜ＦＦｎにおいて、クリティカルパスレプリカ回路１４にデータを入力して１クロックサイクルの期間で、どのゲート段まで信号が到達しているかが検出される。
【００４８】
すなわち、遅延素子チェーン型位相差検出回路１５においては、基準信号としてのパルス信号ＤＴをインバータＩＮＶ１１で反転させた信号ｘＤＴとレプリカ回路１４２の出力遅延信号Ｓ１４との位相差が検出される。換言すれば、クロックサイクルとクリティカルパスレプリカ回路１４との遅延時間が比較され、その結果に応じたｎビットの信号が生成されてエンコーダ１６に出力される。
【００４９】
エンコーダ１６では、フリップフロップＦＦ１〜ＦＦｎの出力信号である位相差の検出結果が、バイナリデータに変換され遅延素子（ゲート）段数を示す位相差情報信号Ｓ１６として制御回路１７に出力される。
【００５０】
制御回路１７においては、最適なレプリカマージンのゲート段数が設定されており、この設定値とエンコーダ１６から送られてきた位相差情報信号Ｓ１６が示すゲート段数の比較が行われて電源電圧の変化量が決定される。
具体的には、制御回路１７に設定されているゲート段数との差が大きい場合には電源電圧変化量が大きく、差が小さい場合には変化量を小さくするような処理が行われる。
これに伴い、変化させたい電源電圧に対応した信号Ｓ１７ｂが電源電圧発生回路１８に出力される。
【００５１】
電源電圧発生回路１８では、制御回路１７の出力信号Ｓ１７ｂに応じた電源電圧ＶDDが生成されて、レプリカ回路１４を含む半導体回路１１に供給される。
【００５２】
また、遅延誤差補正回路１３においては、制御回路１７の補正信号Ｓ１７ａによって、遅延量が異なるゲートの出力信号または元パルス信号ＤＴが選択され、クリティカルパスとクリティカルパスレプリカ回路１４との遅延誤差が補正される。すなわち、レプリカ回路１４の遅延誤差補正とマージンのゼロ点調整が行われる。
【００５３】
以上のように、本第１の実施形態によれば、クリティカルパスのレプリカ回路１４と１クロックサイクルの遅延時間の比較を遅延素子チェーン１５１を利用した位相差検出回路１５で行うことにより、遅延素子１段分の遅延時間相当、すなわちゲート段分の遅延時間ステップでの位相差まで検出が可能となる。
【００５４】
また、位相差検出回路１５に使用する遅延素子チェーン１５１を、クリティカルパスのレプリカ回路１４のマージン設定用遅延素子チェーンと兼用できるため、レイアウト面積を削減することができる。
【００５５】
さらにまた、制御回路１７に設定されているゲート段数との差が大きい場合には電源電圧変化量が大きく、差が小さい場合には変化量を小さくするといった処理が行えることから、電源電圧ＶDDが最適値に収束するまでの時間を大幅に短縮でき、かつ収束後の電源電圧の変動分は小さく抑えることが可能となる。
【００５６】
また、プロセッサのプログラムにより最適遅延素子段数、すなわち最適レプリカマージンと、レプリカ遅延誤差補正を行えるため、ＬＳＩ製造後のテストを通して最適値を見つけ出し、柔軟にその設定値を変更することが可能である。
【００５７】
また、遅延素子チェーン型位相差検出回路１５とレプリカ遅延誤差補正回路１３を併用することで、位相差検出回路１５の広いダイナミックレンジの確保とレプリカ回路の遅延時間チューニングが可能となる利点がある。
【００５８】
なお、本第１の実施形態においては、位相差検出結果をエンコーダによりバイナリデータに変換しているが、位相差検出結果のビット列をそのまま使用してもよいし、これらの構成例に限定されるものでないことはいうまでもない。
【００５９】
また、本第１の実施形態では、パルス発生回路１２の出力を遅延誤差補正回路１３に入力させた後、クリティカルパスレプリカ回路１４に入力するように構成したが、パルス発生回路１２の出力をクリティカルパスレプリカ回路１４に入力させた後、遅延誤差補正回路１３に入力させ、その出力を遅延素子チェーンに入力するように構成することも可能であることはいうまでもない。
【００６０】
第２実施形態
図３は、本発明に係るレプリカ回路を採用した電源電圧制御装置の第２の実施形態を示すブロック図である。
なお、図３においては、図１に示す制御回路および電源電圧発生回路は省略してある。また、遅延誤差補正回路も図１の回路と同様であるため、ここではその詳細な回路構成は省略している。
【００６１】
本第２の実施形態が上述した第１の実施形態と異なる点は、遅延素子チェーン型位相差検出回路の構成にある。
具体的には、検出手段としてクリティカルパスレプリカ回路の遅延時間が非常に大きい場合または小さい場合に、それを検出するためにゲートチェーンに遅延量の大きいゲート１５２を加え、かつ過大電圧検出ビット用フリップフロップＦＦn+1 および過少電圧検出ビット用フリップフロップＦＦ０を設け、またレプリカ回路１４の途中のノード（本例の場合ＮＡＮＤゲートＮＡ１の出力ノード）からも信号を取り出す構成としたことにある。
【００６２】
そして、ゲート１５２の出力ノードが過大電圧検出ビット用フリップフロップＦＦn+1 の入力端子Ｄに接続され、レプリカ回路ＮＡ１の途中のノードが過少電圧検出ビット用フリップフロップＦＦ０の入力端子Ｄに接続されている。
【００６３】
このような構成によれば、遅延量の大きなゲート１５１によって電源電圧ＶDD（たとえば１Ｖ）が極めて高い場合（たとえば１．５Ｖ）の検出が可能となり、一方、レプリカ回路の途中のノードの信号により電源電圧ＶDDが極めて低い場合（たとえば０．５Ｖ）の検出が可能になる。
【００６４】
本第２の実施形態によれば、検出ビット値をもとに電源電圧の変化量を大きくするといった処理が可能になることから、さらなる収束時間の短縮を図ることが可能となる。
その他の構成および作用効果は、上述した第１の実施形態と同様である。
【００６５】
第３実施形態
図４は、本発明に係るレプリカ回路を採用した電源電圧制御装置の第３の実施形態を示すブロック図である。
なお、図４においては、図３と同様に、図１に示す制御回路および電源電圧発生回路は省略してある。また、遅延誤差補正回路も図１の回路と同様であるため、ここではその詳細な回路構成は省略している。
【００６６】
本第３の実施形態と上述した第２の実施形態と異なる点は、電源電圧ＶDDが極めて高い場合および極めて低い場合を検出するために、遅延素子チェーン型位相差検出回路１５ｂに、検出手段としてゲートチェーンに遅延量の大きいゲート１５２を設け、またレプリカ回路１４の途中のノードから信号を取り出す構成とする代わりに、過大電圧検出ビット用フリップフロップＦＦn+1 および過少電圧検出ビット用フリップフロップＦＦ０、ＦＦ-1を位相差検出回路１５に設け、かつパルス発生回路１２ａにおいて検出用のクロックＣＫに対して位相のずれた検出クロックを生成し、これらの検出クロックを位相差検出回路に供給するようにしたことにある。
【００６７】
具体的には、パルス発生回路１２ａにおいて、検出クロックＣＫに対して、１／２サイクル位相が進んだクロック０．５ＣＫ、１／２サイクル位相が遅れたクロック１．５ＣＫ、１サイクル位相が遅れたクロック２ＣＫを生成する。
そして、クロック０．５ＣＫが位相差検出回路１５ｂの過大電圧検出ビット用フリップフロップＦＦn+1 のＣＫ端子に供給され、クロック１．５ＣＫが過少電圧検出ビット用フリップフロップＦＦ０のＣＫ端子に供給され、クロック２ＣＫが過少電圧検出ビット用フリップフロップＦＦ-1のＣＫ端子に供給される。
また、過大電圧検出ビット用フリップフロップＦＦn+1 および過少電圧検出ビット用フリップフロップＦＦ０，ＦＦ-1の入力端子Ｄは、遅延信号Ｓ１４の入力ノードであるノードＮＤ１に共通に接続されている。
【００６８】
図５は、パルス発生回路の具体的は構成例を示す回路図である。
このパルス発生回路は、図５に示すように、フリップフロップＦＦ101 〜ＦＦ106 、インバータＩＮＶ101 〜110 、および３入力ＡＮＤゲートＡＤ101 により構成されている。
【００６９】
図５において、インバータＩＮＶ101 とＩＮＶ102 、ＩＮＶ106 とＩＮＶ107 、ＩＮＶ108 とＩＮＶ109 がそれぞれ直列に接続されている。
ＩＮＶ101 の入力端子にクロックＣＬＫが供給され、インバータＩＮＶ101 の出力端子がフリップフロップＦＦ105 のＣＫ端子に接続されている。
ＩＮＶ102 の出力端子がフリップフロップＦＦ101 ，ＦＦ104 、およびＦＦ106 のＣＫ端子に接続されている。
フリップフロップＦＦ101 の出力端子ＱがフリップフロップＦＦ102 のＣＫ端子、ＡＮＤゲート101 の第１の入力端子に接続されているとともに、インバータＩＮＶ103 を介して自身の入力端子Ｄに接続されている。
フリップフロップＦＦ102 の出力端子ＱがフリップフロップＦＦ103 のＣＫ端子、ＡＮＤゲート101 の第２の入力端子に接続されているとともに、インバータＩＮＶ104 を介して自身の入力端子Ｄに接続されている。
また、フリップフロップＦＦ103 の出力端子ＱがＡＮＤゲート101 の第３の入力端子に接続されているとともに、インバータＩＮＶ105 を介して自身の入力端子Ｄに接続されている。
ＡＮＤゲートＡＤ101 の出力端子がフリップフロップＦＦ104 の入力端子Ｄに接続され、フリップフロップＦＦ104 の出力端子ＱがフリップフロップＦＦ105 およびＦＦ106 の入力端子Ｄに接続されている。
フリップフロップＦＦ104 の出力端子ＱはインバータＩＮＶ106 の入力端子に接続され、フリップフロップＦＦ105 の出力端子ＱがインバータＩＮＶ108 の入力端子に接続され、フリップフロップＦＦ106 の出力端子ＱがインバータＩＮＶ110 の入力端子に接続されている。
【００７０】
そして、インバータＩＮＶ107 の出力端子からクロック信号ＤＴが出力され、インバータＩＮＶ106 の出力端子からクロック信号ｘＤＴが出力され、インバータＩＮＶ109 の出力端子からクロック信号０．５ＣＫが出力され、インバータＩＮＶ108 の出力端子からクロック信号１．５ＣＫが出力され、インバータＩＮＶ110 の出力端子からクロック信号２ＣＫが出力される。
この回路においては、８サイクルに１回パルスを発生する。
【００７１】
図６は、図４の回路の動作を説明するためのタイミングチャートである。
【００７２】
図６に示すように、図４の回路において、電源電圧ＶDDが極めて高い場合は、検出クロック信号ＣＫ（ＤＴ）に対して１／２サイクル位相が進んだクロック０．５ＣＫが供給されているフリップフロップＦＦn+1 からハイレベルの信号が出力されるため、全てのフリップフロップＦＦ-1〜ＦＦｎの出力がハイレベルとなる。
【００７３】
一方、電源電圧ＶDDが極めて低い場合は、フリップフロップＦＦ１〜ＦＦn+1 および検出クロックＣＫに対して１／２サイクル位相が遅れたクロック１．５ＣＫが供給されるフリップフロップＦＦ０の出力信号がローレベルとなり、検出クロックＣＫに対して１サイクル位相が遅れたクロック２ＣＫが供給されるフリップフロップＦＦ-1の出力信号のみがハイレベルとなる。
そして、さらに電源電圧ＶDDが低い場合には、検出クロックＣＫに対して１サイクル位相が遅れたクロック２ＣＫが供給されるフリップフロップＦＦ-1の出力信号もローレベルとなる。
【００７４】
本第３の実施形態によれば、検出ビット値をもとに電源電圧の変化量を大きくするといった処理が可能になることから、さらなる収束時間の短縮を図ることが可能となる。
その他の構成および作用効果は、上述した第１の実施形態と同様である。
【００７５】
なお、本第３の実施形態では、１サイクル位相が遅れたクロック（２ＣＫ）まで使用しているが、さらに遅れたクロック、すなわち２サイクル遅れのクロック、３サイクル遅れのクロック等を用いることによって、より広い検出範囲を実現することも可能である。
【００７６】
第４実施形態
図７は、本発明に係るレプリカ回路を採用した電源電圧制御装置の第４の実施形態を示すブロック図である。
【００７７】
本第４の実施形態が上述した第１の実施形態と異なる点は、クリティカルパスとなり得る複数（たとえばｐ個）のパスをそれぞれレプリカ回路として採用して、遅延誤差補正回路の出力に対して並列に接続し、これらｐ個のレプリカ回路１４ｃ−１〜１４ｃ−ｐの出力を選択手段としてのｐ入力ＡＮＤゲートＡＤ１１において論理積（ＡＮＤ）をとり、より遅延の大きい方と位相差検出回路１５で位相差を検出するようにしたことにある。
また、本第４の実施形態では、たとえば配線抵抗Ｒおよび配線容量Ｃに基づく、いわゆるＲＣ遅延を含むクリティカルパスのレプリカ回路も採用する。
【００７８】
このように複数のレプリカ回路を採用するのは、以下の理由による。
ＬＳＩのクリティカルパスは、動作電圧の変動や処理内容によって入れ替わる可能性がある。レプリカ回路として採用していないパスがクリティカルパスとなった場合、ＬＳＩが正常に動作できなくなるおそれがある。
このような課題に対してレプリカマージンで対応する方法もあるが、過剰マージンとなる可能性が高いために、好ましい対処方法とはいえない。
そのため、本第４の実施形態では、複数のパスをレプリカ回路に採用して、これらを並列に接続した構成としている。
【００７９】
このような構成においては、特性の異なる複数のレプリカ回路１４ｃ−１〜１４ｃ−ｐの出力がＡＮＤゲートＡＤ１１で論理積がとられた後、その結果が位相差検出回路１５に入力される。
このとき、位相差検出回路１５への入力信号の立ち上がりエッジは、全てのレプリカ回路１４ｃ−１〜１４ｃ−ｐのうち最も遅延の大きいパスの立ち上がりエッジと等しくなるため、このエッジをタイミングを使用することにより、常に最悪遅延パスでの位相差検出が行われる。
【００８０】
本第４の実施形態によれば、特性の異なる複数のクリティカルパスのレプリカ回路を用いて位相差の検出を行うので、電源電圧変化や処理内容によるクリティカルパスの入れ替わりに対応でき、ＬＳＩのより確実な動作を保証することができる。
【００８１】
第５実施形態
図８は、本発明に係るレプリカ回路を採用した電源電圧制御装置の第５の実施形態を示すブロック図である。
【００８２】
本第５の実施形態では、複数の異なる周波数で動作するＬＳＩにおいて、各周波数の比率に応じた遅延時間調整ステップで遅延素子チェーン型位相差検出回路を構成し、異なる周波数間の位相差を周波数に関係なく比較するように構成している。
【００８３】
周波数の異なるパス間の遅延比較は、クロックサイクルに対するパスの遅延の割合で行わなければならない。
本第５の実施形態では、各周波数系ごとに遅延誤差補正回路１３ｄ−１，１３ｄ−２，１３ｄ−３、クリティカルパスレプリカ回路１４ｄ−ｄ，１４ｄ−２，１４ｄ−３、および位相差検出回路１５ｄ−１，１５ｄ−２，１５ｄ−３を設けている。
各系統の位相差検出回路１５ｄ−１，１５ｄ−２，１５ｄ−３の遅延素子チェーン１５１−１，１５１−２，１５１−３の１段当たりの遅延時間は、各周波数の比率に従って設定される。
そして、位相差検出回路１５ｄ−１，１５ｄ−２，１５ｄ−３、選択手段としてのＡＮＤゲートＡＤ１２−１〜ＡＤ１２−ｎ、およびエンコーダ１６ｄにより検出部が構成される。
【００８４】
図８に示すように、本第５の実施形態では、１００ＭＨｚ、５０ＭＨｚ、２５ＭＨｚの３種類のクロックで動作するＬＳＩを例に採用している。
この場合、位相差検出用遅延素子チェーンの１段当たりの遅延時間（１遅延ステップ）は、１００ＭＨｚ系を１とすると、５０ＭＨｚ系は２、２５ＭＨｚ系は４となる。
すなわち、１００ＭＨｚ系の１遅延ステップをバッファ１段で構成した場合、５０ＭＨｚ系はバッファ２段で、２５ＭＨｚ系はバッファ４段で構成される。
したがって、各周波数系の位相差検出回路１５ｄ−１，１５ｄ−２，１５ｄ−３の検出結果の出力の論理積をＡＮＤゲートＡＤ１２−１〜ＡＤ１２−ｎでとることで、全てのレプリカ回路１４ｄ−ｄ，１４ｄ−２，１４ｄ−３のうち、クロックサイクルに対する遅延比率の最も大きいパスの遅延情報が、ゲート段数として出力されることになる。
【００８５】
本第５の実施形態によれば、複数の異なる周波数を持つＬＳＩにおいて、各周波数の比率に応じた遅延時間調整ステップで遅延素子チェーン型位相差検出回路を構成することで、異なる周波数間の位相差を周波数に関係なく比較することができる利点がある。
【００８６】
【発明の効果】
以上説明したように、本発明によれば、クリティカルパスのレプリカ回路と１クロックサイクルの遅延時間の比較を遅延素子チェーンを利用した位相差検出回路で行うことにより、遅延素子１段分の遅延時間相当の位相差まで検出が可能となる。
【００８７】
また、位相差検出回路に使用する遅延素子チェーンを、クリティカルパスのレプリカ回路のマージン設定用遅延素子チェーンと兼用できるため、レイアウト面積を削減することができる。
【００８８】
また、位相差情報を遅延素子段数で示すことにより、所望の遅延素子段数との差に応じた電源電圧値の変化量を設定することができることから、最適電源電圧値までの収束時間を短縮することができる。
【００８９】
また、プロセッサのプログラムにより最適遅延素子段数、すなわち最適レプリカマージンと、レプリカ遅延誤差補正を行えるため、ＬＳＩ製造後のテスト結果に応じて最適値の設定を行うことができる。
【００９０】
また、遅延素子チェーン型位相差検出回路とレプリカ遅延誤差補正回路を併用することで、位相差検出回路の広いダイナミックレンジの確保とレプリカ回路の遅延時間チューニングが可能となる。
【００９１】
また、レプリカ回路のクロックサイクルに対して、あらかじめ決められた遅延時間より長いまたは短い、過少電圧または過大電圧に相当する遅延時間のうち少なくとも一方の遅延時間を検出する検出手段を設けることで、電源電圧が最適電源電圧から大きく外れている場合の収束時間を短縮することができる。
【００９２】
また、特性の異なる複数のクリティカルパスのレプリカを用いて位相差の検出を行うことで、電源電圧変化や処理内容によるクリティカルパスの入れ替わりに対応でき、ＬＳＩのより確実な動作を保証することができる。
【００９３】
また、複数の異なる周波数を持つＬＳＩにおいて、各周波数の比率に応じた遅延時間調整ステップで遅延素子チェーン型位相差検出回路を構成することで、異なる周波数間の位相差を周波数に関係なく比較することができる。
【図面の簡単な説明】
【図１】本発明に係るレプリカ回路を採用した電源電圧制御装置の第１の実施形態を示す回路図である。
【図２】図１の位相差検出回路の動作波形を示すタイミングチャートである。
【図３】本発明に係るレプリカ回路を採用した電源電圧制御装置の第２の実施形態を示す回路図である。
【図４】本発明に係るレプリカ回路を採用した電源電圧制御装置の第３の実施形態を示す回路図である。
【図５】第３の実施形態に係るパルス発生回路の構成例を示す回路図である。
【図６】第３の実施形態に係る位相差検出回路の動作波形を示すタイミングチャートである。
【図７】本発明に係るレプリカ回路を採用した電源電圧制御装置の第４の実施形態を示す回路図である。
【図８】本発明に係るレプリカ回路を採用した電源電圧制御装置の第５の実施形態を示す回路図である。
【符号の説明】
１０，１０ａ〜１０ｄ…電源電圧制御装置、１１…半導体回路、１２，１２ａ，１２ｄ−１，１２ｄ−２，１２ｄ−３…パルス発生回路（パルスジェネレータ）、１３，１３ｄ−１，１３ｄ−２，１３ｄ−３…遅延誤差補正回路、１４，１４ｃ−１〜１４ｃ−ｐ，１４ｄ−１，１４ｄ−２，１４ｄ−３…クリティカルパスレプリカ回路、１５，１５ａ，１５ｂ，１５ｄ−１，１５ｄ−２，１５ｄ−３…位相差検出回路、１６，１６ａ〜１６ｄ…エンコーダ、１７…制御回路、１８…電源電圧発生回路，１５１，１５１−１，１５１−２，１５１−２…遅延素子チェーン、１５２…遅延量の大きなゲート。
【発明の属する技術分野】
本発明は、半導体回路のクリティカルパス遅延をモニターするためのレプリカ回路を有する電源電圧制御装置に関するものである。
【０００２】
【従来の技術】
近年、半導体回路では、低電力化のために、電源電圧ＶDDを下げる方法が一般的に取られている。
これは、半導体回路（ＬＳＩ）の消費電力のＡＣ成分は電源電圧の２乗に比例するため、ＬＳＩの低電力化には電源電圧を下げることがもっとも効果的であるからである。
【０００３】
このような観点から、近年、ＬＳＩの動作周波数やプロセスばらつき等に対して電源電圧をダイナミックに制御し、常にＬＳＩが正常に動作できる最低限度の電圧を供給する方法が報告されている。
【０００４】
このようないわゆる可変電源電圧制御方式を採用した電源電圧制御装置では、ＬＳＩのクリティカルパスの遅延時間をモニターするために、クリティカルパスと同じ電源電圧−遅延特性を持ったレプリカ回路を設け、このレプリカ回路が正常に動作できるかを判定しながら電源電圧の制御を行う。
この可変電源電圧制御方式を用いたＬＳＩは、ＬＳＩの消費電力を削減する上で極めて有効である。
【０００５】
【発明が解決しようとする課題】
ところで、レプリカ回路には配置配線による配線の影響等を、実際のクリティカルパスと全く同じに再現することは極めて難しいため、レプリカ回路にある程度のマージンを持たせて動作させる必要がある。
しかしながら、レプリカ回路への遅延マージンの追加は動作電源電圧の上昇につながり、過剰なマージンは電源電圧制御方式の効果を薄める結果となる。
【０００６】
また、レプリカ回路を用いた電源電圧制御装置では、そのレプリカ回路の遅延が動作周波数の１周期以上にならないように、レプリカ回路を伝播させたクロック信号と伝播前の元クロック信号との位相比較を行い、位相比較結果に応じてアップまたはダウン信号で電源電圧の制御を行う位相比較方式が採用される。
【０００７】
ところが、この位相比較方式では、位相が進んでいるか、遅れているかの情報しか得られず、どの程度の位相差があるかという情報を得ることはできない。
したがって、どんなに位相差があろうとも変化させ得る電源電圧ステップは一定の値に決まってしまう。
電源電圧の最小ステップは、収束時の電源電圧の変動幅となるため、ステップ幅を小さくすればするほど収束時の電源電圧変動は小さくなるが、その反面収束するまでの時間が長くなる。
したがって、電源電圧制御方式をより効率良く使用するためには、レプリカ回路への最適なマージン設定方法および小さな電源電圧変動と短い収束時間を両立する装置が求められている。
【０００８】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、レプリカ回路への最適なマージンを設定でき、また電源電圧が最適値に収束するまでの時間を短縮でき、電源電圧制御方式をより効率良く使用することができる電源電圧制御装置を提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、本発明の電源電圧制御装置は、伝送パスを有し、電源電圧の供給を受けて動作する半導体回路と、上記半導体回路のクリティカルパスと等価な電源電圧−遅延特性を有し、基準信号を伝播して上記半導体回路のクリティカルパスの遅延時間をモニターするレプリカ回路と、上記レプリカ回路による遅延信号および上記基準信号を受けて、基準信号に対する遅延信号の位相差を検出するための遅延時間モニターゲージを有し、検出結果を位相差情報として出力する位相差検出回路と、上記位相差検出回路による位相差情報に基づいた値の電源電圧を発生して上記半導体回路およびレプリカ回路に供給する電圧制御回路と、上記レプリカ回路の基準信号の入力側または上記遅延信号の出力側のいずれかに配置され、クリティカルパスとの遅延誤差を補正可能な遅延誤差補正回路とを有する。
【００１１】
また、本発明では、上記半導体回路のクロックを基に数サイクルごとに当該クロックの１サイクルと等しい長さのパルスを発生して上記基準信号として出力するパルス発生回路を有する。
【００１２】
また、本発明では、上記遅延時間モニターゲージは、複数の遅延素子を直列に接続した遅延素子チェーンを有し、上記位相差検出回路は、上記位相差情報を遅延素子段数で示す。
【００１３】
また、本発明では、上記電圧制御回路は、上記位相差検出回路の遅延素子チェーンを遅延マージンとし、上記位相差情報を受けて当該遅延マージンを制御する。
【００１４】
また、本発明では、上記位相差検出回路は、上記レプリカ回路の上記クロックサイクルに対して、あらかじめ決められた遅延時間より長いまたは短い、過少電圧または過大電圧に相当する遅延時間のうち少なくとも一方の遅延時間を検出する検出手段を有する。
【００１５】
また、本発明では、上記位相差検出回路は、上記遅延素子チェーンに対してさらに遅延ゲートが接続されており、上記検出手段は、上記遅延ゲートの出力に基づいてあらかじめ決められた遅延時間より長い遅延時間を検出し、上記レプリカ回路の信号伝播路の途中のノードにおける信号に基づいてあらかじめ決められた遅延時間より短い遅延時間を検出する。
【００１６】
また、本発明では、上記パルス発生回路は、半導体回路のクロックに対して位相の進んだクロックおよび位相の遅れたクロックを少なくとも一つ生成し、上記検出手段は、上記位相の進んだクロックに基づいてあらかじめ決められた遅延時間より長い遅延時間を検出し、上記位相の遅れたクロックに基づいてあらかじめ決められた遅延時間より短い遅延時間を検出する。
【００１８】
また、本発明の電源電圧制御装置は、複数の伝送パスを有し、電源電圧の供給を受けて動作する半導体回路と、それぞれ上記半導体回路のクリティカルパスと等価な電源電圧−遅延特性を有し、基準信号を伝播して上記半導体回路のクリティカルパスの遅延時間をモニターする複数のレプリカ回路と、上記複数のレプリカ回路の出力からより遅延量の大きいレプリカ回路の出力信号を遅延信号として選択する選択手段と、上記選択手段による遅延信号および上記基準信号を受けて、基準信号に対する遅延信号の位相差を検出するための遅延時間モニターゲージを有し、検出結果を位相差情報として出力する位相差検出回路と、上記位相差検出回路による位相差情報に基づいた値の電源電圧を発生して上記半導体回路およびレプリカ回路に供給する電圧制御回路と、上記レプリカ回路の基準信号の入力側または上記遅延信号の出力側のいずれかに配置され、クリティカルパスとの遅延誤差を補正可能な遅延誤差補正回路とを有する。
【００２０】
また、本発明の電源電圧制御装置は、伝送パスを有し、電源電圧の供給を受けて複数の異なるクロック周波数で動作する半導体回路と、上記半導体回路の各動作周波数ごとのクリティカルパスと等価な電源電圧−遅延特性を有し、基準信号を伝播して上記半導体回路のクリティカルパスの遅延時間をモニターする複数のレプリカ回路と、上記各レプリカ回路による遅延信号および上記基準信号を受けて、各周波数ごとのレプリカ回路のうち、クロックサイクルに対する遅延時間比率が最も大きい回路を検出する検出部と、上記検出部の検出結果に基づいた値の電源電圧を発生して上記半導体回路およびレプリカ回路に供給する電圧制御回路と、上記各レプリカ回路の基準信号の入力側または上記遅延信号の出力側のいずれかに配置され、クリティカルパスとの遅延誤差を補正可能な複数の遅延誤差補正回路とを有する。
【００２１】
また、本発明では、上記検出部は、上記各レプリカ回路による遅延信号および上記基準信号を受けて、基準信号に対する遅延信号の位相差を検出するための遅延時間モニターゲージを有し、検出結果を位相差情報として出力する各周波数系に対応した複数の位相差検出回路と、上記複数の位相差検出回路の出力に基づいて上記複数のレプリカ回路のうちクロックサイクルに対する遅延比率の最も大きい回路を選択する選択手段とを有する。
【００２２】
また、本発明では、各周波数系におけるモニターゲージの遅延時間調整ステップ幅が、各周波数の比率に対応したステップ幅で構成されている。
【００２３】
本発明によれば、たとえばパルス発生回路において、半導体回路（ＬＳＩ）のクロックを基に数サイクル毎にクロックの１サイクルと等しい長さのパルス信号が生成され、基準信号として、レプリカ回路に直接あるいは遅延誤差補正回路を通して供給されるとともに、位相差検出回路に供給される。
レプリカ回路または／および遅延誤差補正回路を伝播された基準信号は供給されている電源電圧値に応じた遅延量をもって遅延作用を受けて、遅延信号として位相差比較回路に出力される。
位相差検出回路では、レプリカ回路による遅延信号および基準信号を受けて、遅延時間モニターゲージを用いて基準信号に対する遅延信号の位相差が検出され、検出結果が位相差情報として電圧制御回路に出力される。
そして、電圧制御回路では、位相差検出回路による位相差情報に基づいた値の電源電圧が発生されて半導体回路およびレプリカ回路に供給される。
【００２４】
また、本発明によれば、複数のクリティカルパスに対応したレプリカ回路を有する構成においては、選択手段によって複数のレプリカ回路の出力からより遅延量の大きいレプリカ回路の出力信号が遅延信号として選択されて位相差検出回路に供給される。
【００２５】
また、本発明によれば、複数の異なるクロック周波数で動作する半導体回路において、たとえば各周波数の比率に応じた遅延時間調整ステップで遅延素子チェーン型位相差検出回路が構成される。これにより、異なる周波数間の位相差が周波数に関係なく比較可能となる。
【００２６】
【発明の実施の形態】
第１実施形態
図１は、本発明に係るレプリカ回路を採用した電源電圧制御装置の第１の実施形態を示すブロック図である。
【００２７】
本電源電圧制御装置１０は、制御された電源電圧ＶDDが供給される半導体回路（ＬＳＩ）１１、パルス発生回路（パルスジェネレータ）１２、遅延誤差補正回路１３、クリティカルパスレプリカ回路１４、遅延素子チェーン型位相差検出回路１５、エンコーダ１６、制御回路１７、および電源電圧発生回路１８により構成されている。
そして、半導体回路（ＬＳＩ）１１内に、パルス発生回路（パルスジェネレータ）１２、遅延誤差補正回路１３、クリティカルパスレプリカ回路１４、位相差検出回路１５、およびエンコーダ１６が集積化されている。
また、制御回路１７および電源電圧発生回路１８により電圧制御回路が構成されている。
【００２８】
半導体回路１１は、電源電圧発生回路１８により電源電圧ＶDDが供給され、図示しない複数の伝送パスを有する。
各伝送パスには、たとえばゲート素子が配置され、各ゲート素子は、たとえば絶縁ゲート型電界効果トランジスタ、すなわちＭＩＳ( Metal Insulator Semiconductor)系回路を用いて構成される。
【００２９】
パルス発生回路１２は、たとえば半導体回路１１のシステムクロックＣＬＫを受けて、クロックＣＬＫを基に数サイクル毎にクロックの１サイクルと等しい長さの基準信号としてのパルス信号ＤＴを発生する。
以下に、パルスをクロック数サイクルに１回発生させている理由を述べる。
【００３０】
クリティカルパスレプリカ回路１４は、電源電圧ＶDDによってその遅延時間が大きく変化する。
電源電圧ＶDDが低く、クリティカルパスレプリカ回路１４の遅延時間が非常に大きい場合に、位相差検出回路１５が２サイクルあるいはそれ以上遅れたクロックのエッジと位相差検出を行い、その遅延時間で位相を一致させるように電源電圧ＶDDが制御されるおそれがある。
これを防止するために、電源電圧ＶDDが低い場合のクリティカルパスレプリカ回路１４の遅延時間よりも十分長い期間をおいて位相差検出を行うように、パルス発生回路１２のパルス発生サイクルを設定している。
【００３１】
遅延誤差補正回路１３は、クリティカルパスとクリティカルパスレプリカ回路１４との遅延誤差を補正するための回路であって、レプリカ回路１４の遅延誤差補正とマージンのいわゆるゼロ点調整を行う回路である。
この遅延誤差補正回路１３は、以下の理由により設けられる。
【００３２】
すなわち、クリティカルパスレプリカ回路は、配置配線による配線等の影響まで実際のクリティカルパスと全く同じ遅延特性に再現することは極めて難しい。したがって、作製したレプリカ回路が、実際のクリティカルパスに比べて遅延時間が短すぎたり、電圧−遅延特性がずれるといった問題が発生する可能性がある。
ある程度の誤差は位相差検出回路１５に設けられるマージン設定用遅延素子（ゲート）チェーンで対応できるが、後述するようにゲートチェーンは位相差検出としても使用しているため、レプリカ回路の誤差補正にゲートチェーンを使用してしまうと、位相差検出のダイナミックレンジが狭くなってしまう。
そこで、遅延誤差補正回路１３を設けて、レプリカ回路の遅延誤差補正とマージンのゼロ点調整を行う。
【００３３】
遅延誤差補正回路１３は、たとえば直列接続された複数のゲートＧＴ１〜ＧＴｍ、およびセレクタ１３１により構成されている。
セレクタ１３１は、各ゲートＧＴ１〜ＧＴｍの出力端子、並びにパルス発生回路１２の出力信号ＤＴが入力されるゲートＧＴ１の入力端子が並列に接続されており、制御回路１７の補正信号Ｓ１７ａによって、遅延量が異なるゲートの出力信号または元信号ＤＴを選択し、信号Ｓ１３としてレプリカ回路１４に出力する。
このように遅延誤差補正回路１３は、制御回路１７の補正信号Ｓ１７ａによってその遅延量を任意に変更可能である。
この遅延誤差補正回路１３とゲートチェーン型位相差検出回路１５の併用により、位相差検出における広いダイナミックレンジの確保と、レプリカ回路の遅延時間チューニングが可能となる。
【００３４】
レプリカ回路１４は、半導体回路１１で、クリティカルパスとして選定されたパス構成と等価な電源電圧−遅延特性をもつ回路として構成されており、電源電圧発生回路１８による電源電圧ＶDDの供給を受けて動作し、遅延誤差補正回路１３の出力信号Ｓ１３を入力してゲート処理等して伝播させ、遅延信号Ｓ１４として位相差検出回路１５に出力する。
【００３５】
レプリカ回路１４は、たとえば図１中の破線で囲ったように、インバータＩＮＶ１，ＩＮＶ２、ＮＡＮＤゲートＮＡ１，ＮＡ２、およびＮＯＲゲートＮＲ１を含む半導体回路１１における伝送パスと等価な回路として構成され、インバータＩＮＶ１の入力端子に遅延誤差補正回路１３の出力信号Ｓ１３が入力される。
【００３６】
遅延素子チェーン型位相差検出回路１５は、基準信号としてのパルス信号ＤＴをインバータＩＮＶ１１で反転させた信号ｘＤＴとレプリカ回路１４２の出力遅延信号Ｓ１４との位相差を検出し、検出結果に応じたｎビットの信号を生成してエンコーダ１６に出力する。
換言すれば、位相差検出回路１５は、クロックサイクルとクリティカルパスレプリカ回路１４との遅延時間を比較し、かつクリティカルパスレプリカ回路１４の遅延マージンを設定する。
【００３７】
位相差検出回路１５は、たとえば遅延時間モニター用のゲージとなる遅延素子チェーン１５１と、ｎ個のＤ型フリップフロップＦＦ１〜ＦＦｎにより構成される。
【００３８】
遅延素子チェーン１５１は、たとえばインバータ２段からなるバッファＢＦ１〜ＢＦn-1 を複数段（本実施形態ではｎ−１個）直列に接続したゲートチェーンで構成されている。
なお、遅延素子チェーンの構成としては、ゲートチェーンに限定されるものではなく、またゲートチェーンを構成するゲートもインバータ２段からなるバッファに限定されるものではない。
【００３９】
そして、遅延素子チェーン１５１を構成する各バッファＢＦ１〜ＢＦn-1 の出力ノードＮＤ２〜ＮＤｎがそれぞれフリップフロップＦＦ２〜ＦＦｎの入力端子Ｄに接続され、かつ初段のバッファＢＦ１の入力ノードＮＤ１がフリップフロップＦＦ１の入力端子Ｄに接続されている。
各フリップフロップＦＦ１〜ＦＦｎのＣＫ端子には、パルス発生回路１２で生成されたパルス信号ＤＴの反転信号ｘＤＴが並列的に供給されている。
これらのフリップフロップＦＦ１〜ＦＦｎで、クリティカルパスレプリカ回路１４にデータを入力して１クロックサイクルの期間で、どのゲート段まで信号が到達しているかを検出する。
【００４０】
図２は、位相差検出回路１５の動作波形を示すタイミングチャートであって、位相差検出回路１５の各バッファ（各ゲート）段から出力される信号とフリップフロップＦＦ１〜ＦＦｎのＣＫ端子へのパルス信号ＤＴの反転信号ｘＤＴとの関係を示す図である。
【００４１】
この例では、ノードＮＤ１〜ノードＮＤ３までは、信号ｘＤＴの立ち上がりエッジ（フリップフロップＦＦのＣＫ信号）よりも先にハイレベル（Ｈ）となっているのに対して、ノードＮＤ４以降は、信号ｘＤＴよりも後にハイレベルになっている。
したがって、フリップフロップＦＦ１〜ＦＦ３までの出力がハイレベル、フリップフロップＦＦ４以降の出力はローレベル（Ｌ）となる。
すなわち、各フリップフロップＦＦ１〜ＦＦｎの出力は、クロック信号ＤＴの遅延が１サイクル以内ならばハイレベルとなる。
この結果から、現在の電源電圧では、クリティカルパスレプリカ回路１４と遅延素子チェーン３段目までの遅延時間がクロック１サイクルに等しいことがわかる。
【００４２】
エンコーダ１６は、フリップフロップＦＦ１〜ＦＦｎの出力信号である位相差の検出結果を、バイナリデータに変換して、位相差情報信号Ｓ１６として制御回路１７に出力する。
【００４３】
制御回路１７は、最適なレプリカマージンのゲート段数が設定されており、この設定値とエンコーダ１６から送られてきた位相差情報信号Ｓ１６が示すゲート段数の比較を行って電源電圧の変化量を決定し、変化させたい電源電圧に対応した信号Ｓ１７ｂを電源電圧発生回路１８に出力する。また、制御回路１７は、補正信号Ｓ１７ａを遅延誤差補正回路１３に出力し、
具体的には、制御回路１７に設定されているゲート段数との差が大きい場合には電源電圧変化量が大きく、差が小さい場合には変化量を小さくするような処理を行う。
なお、制御回路１７としてプロセッサを使用することで、レプリカマージンとしての最適ゲート段数や位相差に応じた電源電圧変化量は、全てプロセッサのプログラムよって設定することができる。
【００４４】
電源電圧発生回路１８は、制御回路１７の出力信号Ｓ１７ｂに応じた電源電圧ＶDDを生成して、レプリカ回路１４を含む半導体回路１１に供給する。
なお、電源電圧発生回路１８をＤＣ−ＤＣコンバータで構成すると、プログラムによってレプリカマージン等の設定が可能となる。
【００４５】
次に、上記構成による動作を説明する。
パルス発生回路１２において、半導体回路（ＬＳＩ）１１のクロックを基に数サイクル毎にクロックの１サイクルと等しい長さのパルス信号ＤＴが発生され、遅延誤差補正回路１３に供給されるとともに、インバータＩＮＶ１１で反転され、信号ｘＤＴとして遅延素子チェーン型位相差検出回路１５に供給される。
【００４６】
遅延誤差補正回路１３では、制御回路１７の補正信号Ｓ１７ａによって、遅延量が異なるゲートの出力信号または元パルス信号ＤＴが選択され、信号Ｓ１３としてレプリカ回路１４に出力される。
レプリカ回路１４では、電源電圧発生回路１８による電源電圧ＶDDの供給を受けて動作し、入力された遅延誤差補正回路１３の出力信号Ｓ１３がゲート処理等され伝播され、遅延信号Ｓ１４として位相差検出回路１５に出力される。
【００４７】
位相差検出回路１５に供給された遅延信号Ｓ１４は、遅延時間モニター用のゲージとなる遅延素子チェーン１５１に入力される。
そして、遅延素子チェーン１５１を構成する各バッファＢＦ１〜ＢＦn-1 の出力ノードＮＤ２〜ＮＤｎの現れた信号がそれぞれ対応するフリップフロップＦＦ２〜ＦＦｎの入力端子Ｄに供給され、また初段のバッファＢＦ１の入力ノードＮＤ１の供給された遅延信号Ｓ１４がフリップフロップＦＦ１の入力端子Ｄに供給される。
各フリップフロップＦＦ１〜ＦＦｎのＣＫ端子には、パルス発生回路で生成された検出クロック信号ＤＴの反転信号ｘＤＴが並列的に供給されている。
これにより、フリップフロップＦＦ１〜ＦＦｎにおいて、クリティカルパスレプリカ回路１４にデータを入力して１クロックサイクルの期間で、どのゲート段まで信号が到達しているかが検出される。
【００４８】
すなわち、遅延素子チェーン型位相差検出回路１５においては、基準信号としてのパルス信号ＤＴをインバータＩＮＶ１１で反転させた信号ｘＤＴとレプリカ回路１４２の出力遅延信号Ｓ１４との位相差が検出される。換言すれば、クロックサイクルとクリティカルパスレプリカ回路１４との遅延時間が比較され、その結果に応じたｎビットの信号が生成されてエンコーダ１６に出力される。
【００４９】
エンコーダ１６では、フリップフロップＦＦ１〜ＦＦｎの出力信号である位相差の検出結果が、バイナリデータに変換され遅延素子（ゲート）段数を示す位相差情報信号Ｓ１６として制御回路１７に出力される。
【００５０】
制御回路１７においては、最適なレプリカマージンのゲート段数が設定されており、この設定値とエンコーダ１６から送られてきた位相差情報信号Ｓ１６が示すゲート段数の比較が行われて電源電圧の変化量が決定される。
具体的には、制御回路１７に設定されているゲート段数との差が大きい場合には電源電圧変化量が大きく、差が小さい場合には変化量を小さくするような処理が行われる。
これに伴い、変化させたい電源電圧に対応した信号Ｓ１７ｂが電源電圧発生回路１８に出力される。
【００５１】
電源電圧発生回路１８では、制御回路１７の出力信号Ｓ１７ｂに応じた電源電圧ＶDDが生成されて、レプリカ回路１４を含む半導体回路１１に供給される。
【００５２】
また、遅延誤差補正回路１３においては、制御回路１７の補正信号Ｓ１７ａによって、遅延量が異なるゲートの出力信号または元パルス信号ＤＴが選択され、クリティカルパスとクリティカルパスレプリカ回路１４との遅延誤差が補正される。すなわち、レプリカ回路１４の遅延誤差補正とマージンのゼロ点調整が行われる。
【００５３】
以上のように、本第１の実施形態によれば、クリティカルパスのレプリカ回路１４と１クロックサイクルの遅延時間の比較を遅延素子チェーン１５１を利用した位相差検出回路１５で行うことにより、遅延素子１段分の遅延時間相当、すなわちゲート段分の遅延時間ステップでの位相差まで検出が可能となる。
【００５４】
また、位相差検出回路１５に使用する遅延素子チェーン１５１を、クリティカルパスのレプリカ回路１４のマージン設定用遅延素子チェーンと兼用できるため、レイアウト面積を削減することができる。
【００５５】
さらにまた、制御回路１７に設定されているゲート段数との差が大きい場合には電源電圧変化量が大きく、差が小さい場合には変化量を小さくするといった処理が行えることから、電源電圧ＶDDが最適値に収束するまでの時間を大幅に短縮でき、かつ収束後の電源電圧の変動分は小さく抑えることが可能となる。
【００５６】
また、プロセッサのプログラムにより最適遅延素子段数、すなわち最適レプリカマージンと、レプリカ遅延誤差補正を行えるため、ＬＳＩ製造後のテストを通して最適値を見つけ出し、柔軟にその設定値を変更することが可能である。
【００５７】
また、遅延素子チェーン型位相差検出回路１５とレプリカ遅延誤差補正回路１３を併用することで、位相差検出回路１５の広いダイナミックレンジの確保とレプリカ回路の遅延時間チューニングが可能となる利点がある。
【００５８】
なお、本第１の実施形態においては、位相差検出結果をエンコーダによりバイナリデータに変換しているが、位相差検出結果のビット列をそのまま使用してもよいし、これらの構成例に限定されるものでないことはいうまでもない。
【００５９】
また、本第１の実施形態では、パルス発生回路１２の出力を遅延誤差補正回路１３に入力させた後、クリティカルパスレプリカ回路１４に入力するように構成したが、パルス発生回路１２の出力をクリティカルパスレプリカ回路１４に入力させた後、遅延誤差補正回路１３に入力させ、その出力を遅延素子チェーンに入力するように構成することも可能であることはいうまでもない。
【００６０】
第２実施形態
図３は、本発明に係るレプリカ回路を採用した電源電圧制御装置の第２の実施形態を示すブロック図である。
なお、図３においては、図１に示す制御回路および電源電圧発生回路は省略してある。また、遅延誤差補正回路も図１の回路と同様であるため、ここではその詳細な回路構成は省略している。
【００６１】
本第２の実施形態が上述した第１の実施形態と異なる点は、遅延素子チェーン型位相差検出回路の構成にある。
具体的には、検出手段としてクリティカルパスレプリカ回路の遅延時間が非常に大きい場合または小さい場合に、それを検出するためにゲートチェーンに遅延量の大きいゲート１５２を加え、かつ過大電圧検出ビット用フリップフロップＦＦn+1 および過少電圧検出ビット用フリップフロップＦＦ０を設け、またレプリカ回路１４の途中のノード（本例の場合ＮＡＮＤゲートＮＡ１の出力ノード）からも信号を取り出す構成としたことにある。
【００６２】
そして、ゲート１５２の出力ノードが過大電圧検出ビット用フリップフロップＦＦn+1 の入力端子Ｄに接続され、レプリカ回路ＮＡ１の途中のノードが過少電圧検出ビット用フリップフロップＦＦ０の入力端子Ｄに接続されている。
【００６３】
このような構成によれば、遅延量の大きなゲート１５１によって電源電圧ＶDD（たとえば１Ｖ）が極めて高い場合（たとえば１．５Ｖ）の検出が可能となり、一方、レプリカ回路の途中のノードの信号により電源電圧ＶDDが極めて低い場合（たとえば０．５Ｖ）の検出が可能になる。
【００６４】
本第２の実施形態によれば、検出ビット値をもとに電源電圧の変化量を大きくするといった処理が可能になることから、さらなる収束時間の短縮を図ることが可能となる。
その他の構成および作用効果は、上述した第１の実施形態と同様である。
【００６５】
第３実施形態
図４は、本発明に係るレプリカ回路を採用した電源電圧制御装置の第３の実施形態を示すブロック図である。
なお、図４においては、図３と同様に、図１に示す制御回路および電源電圧発生回路は省略してある。また、遅延誤差補正回路も図１の回路と同様であるため、ここではその詳細な回路構成は省略している。
【００６６】
本第３の実施形態と上述した第２の実施形態と異なる点は、電源電圧ＶDDが極めて高い場合および極めて低い場合を検出するために、遅延素子チェーン型位相差検出回路１５ｂに、検出手段としてゲートチェーンに遅延量の大きいゲート１５２を設け、またレプリカ回路１４の途中のノードから信号を取り出す構成とする代わりに、過大電圧検出ビット用フリップフロップＦＦn+1 および過少電圧検出ビット用フリップフロップＦＦ０、ＦＦ-1を位相差検出回路１５に設け、かつパルス発生回路１２ａにおいて検出用のクロックＣＫに対して位相のずれた検出クロックを生成し、これらの検出クロックを位相差検出回路に供給するようにしたことにある。
【００６７】
具体的には、パルス発生回路１２ａにおいて、検出クロックＣＫに対して、１／２サイクル位相が進んだクロック０．５ＣＫ、１／２サイクル位相が遅れたクロック１．５ＣＫ、１サイクル位相が遅れたクロック２ＣＫを生成する。
そして、クロック０．５ＣＫが位相差検出回路１５ｂの過大電圧検出ビット用フリップフロップＦＦn+1 のＣＫ端子に供給され、クロック１．５ＣＫが過少電圧検出ビット用フリップフロップＦＦ０のＣＫ端子に供給され、クロック２ＣＫが過少電圧検出ビット用フリップフロップＦＦ-1のＣＫ端子に供給される。
また、過大電圧検出ビット用フリップフロップＦＦn+1 および過少電圧検出ビット用フリップフロップＦＦ０，ＦＦ-1の入力端子Ｄは、遅延信号Ｓ１４の入力ノードであるノードＮＤ１に共通に接続されている。
【００６８】
図５は、パルス発生回路の具体的は構成例を示す回路図である。
このパルス発生回路は、図５に示すように、フリップフロップＦＦ101 〜ＦＦ106 、インバータＩＮＶ101 〜110 、および３入力ＡＮＤゲートＡＤ101 により構成されている。
【００６９】
図５において、インバータＩＮＶ101 とＩＮＶ102 、ＩＮＶ106 とＩＮＶ107 、ＩＮＶ108 とＩＮＶ109 がそれぞれ直列に接続されている。
ＩＮＶ101 の入力端子にクロックＣＬＫが供給され、インバータＩＮＶ101 の出力端子がフリップフロップＦＦ105 のＣＫ端子に接続されている。
ＩＮＶ102 の出力端子がフリップフロップＦＦ101 ，ＦＦ104 、およびＦＦ106 のＣＫ端子に接続されている。
フリップフロップＦＦ101 の出力端子ＱがフリップフロップＦＦ102 のＣＫ端子、ＡＮＤゲート101 の第１の入力端子に接続されているとともに、インバータＩＮＶ103 を介して自身の入力端子Ｄに接続されている。
フリップフロップＦＦ102 の出力端子ＱがフリップフロップＦＦ103 のＣＫ端子、ＡＮＤゲート101 の第２の入力端子に接続されているとともに、インバータＩＮＶ104 を介して自身の入力端子Ｄに接続されている。
また、フリップフロップＦＦ103 の出力端子ＱがＡＮＤゲート101 の第３の入力端子に接続されているとともに、インバータＩＮＶ105 を介して自身の入力端子Ｄに接続されている。
ＡＮＤゲートＡＤ101 の出力端子がフリップフロップＦＦ104 の入力端子Ｄに接続され、フリップフロップＦＦ104 の出力端子ＱがフリップフロップＦＦ105 およびＦＦ106 の入力端子Ｄに接続されている。
フリップフロップＦＦ104 の出力端子ＱはインバータＩＮＶ106 の入力端子に接続され、フリップフロップＦＦ105 の出力端子ＱがインバータＩＮＶ108 の入力端子に接続され、フリップフロップＦＦ106 の出力端子ＱがインバータＩＮＶ110 の入力端子に接続されている。
【００７０】
そして、インバータＩＮＶ107 の出力端子からクロック信号ＤＴが出力され、インバータＩＮＶ106 の出力端子からクロック信号ｘＤＴが出力され、インバータＩＮＶ109 の出力端子からクロック信号０．５ＣＫが出力され、インバータＩＮＶ108 の出力端子からクロック信号１．５ＣＫが出力され、インバータＩＮＶ110 の出力端子からクロック信号２ＣＫが出力される。
この回路においては、８サイクルに１回パルスを発生する。
【００７１】
図６は、図４の回路の動作を説明するためのタイミングチャートである。
【００７２】
図６に示すように、図４の回路において、電源電圧ＶDDが極めて高い場合は、検出クロック信号ＣＫ（ＤＴ）に対して１／２サイクル位相が進んだクロック０．５ＣＫが供給されているフリップフロップＦＦn+1 からハイレベルの信号が出力されるため、全てのフリップフロップＦＦ-1〜ＦＦｎの出力がハイレベルとなる。
【００７３】
一方、電源電圧ＶDDが極めて低い場合は、フリップフロップＦＦ１〜ＦＦn+1 および検出クロックＣＫに対して１／２サイクル位相が遅れたクロック１．５ＣＫが供給されるフリップフロップＦＦ０の出力信号がローレベルとなり、検出クロックＣＫに対して１サイクル位相が遅れたクロック２ＣＫが供給されるフリップフロップＦＦ-1の出力信号のみがハイレベルとなる。
そして、さらに電源電圧ＶDDが低い場合には、検出クロックＣＫに対して１サイクル位相が遅れたクロック２ＣＫが供給されるフリップフロップＦＦ-1の出力信号もローレベルとなる。
【００７４】
本第３の実施形態によれば、検出ビット値をもとに電源電圧の変化量を大きくするといった処理が可能になることから、さらなる収束時間の短縮を図ることが可能となる。
その他の構成および作用効果は、上述した第１の実施形態と同様である。
【００７５】
なお、本第３の実施形態では、１サイクル位相が遅れたクロック（２ＣＫ）まで使用しているが、さらに遅れたクロック、すなわち２サイクル遅れのクロック、３サイクル遅れのクロック等を用いることによって、より広い検出範囲を実現することも可能である。
【００７６】
第４実施形態
図７は、本発明に係るレプリカ回路を採用した電源電圧制御装置の第４の実施形態を示すブロック図である。
【００７７】
本第４の実施形態が上述した第１の実施形態と異なる点は、クリティカルパスとなり得る複数（たとえばｐ個）のパスをそれぞれレプリカ回路として採用して、遅延誤差補正回路の出力に対して並列に接続し、これらｐ個のレプリカ回路１４ｃ−１〜１４ｃ−ｐの出力を選択手段としてのｐ入力ＡＮＤゲートＡＤ１１において論理積（ＡＮＤ）をとり、より遅延の大きい方と位相差検出回路１５で位相差を検出するようにしたことにある。
また、本第４の実施形態では、たとえば配線抵抗Ｒおよび配線容量Ｃに基づく、いわゆるＲＣ遅延を含むクリティカルパスのレプリカ回路も採用する。
【００７８】
このように複数のレプリカ回路を採用するのは、以下の理由による。
ＬＳＩのクリティカルパスは、動作電圧の変動や処理内容によって入れ替わる可能性がある。レプリカ回路として採用していないパスがクリティカルパスとなった場合、ＬＳＩが正常に動作できなくなるおそれがある。
このような課題に対してレプリカマージンで対応する方法もあるが、過剰マージンとなる可能性が高いために、好ましい対処方法とはいえない。
そのため、本第４の実施形態では、複数のパスをレプリカ回路に採用して、これらを並列に接続した構成としている。
【００７９】
このような構成においては、特性の異なる複数のレプリカ回路１４ｃ−１〜１４ｃ−ｐの出力がＡＮＤゲートＡＤ１１で論理積がとられた後、その結果が位相差検出回路１５に入力される。
このとき、位相差検出回路１５への入力信号の立ち上がりエッジは、全てのレプリカ回路１４ｃ−１〜１４ｃ−ｐのうち最も遅延の大きいパスの立ち上がりエッジと等しくなるため、このエッジをタイミングを使用することにより、常に最悪遅延パスでの位相差検出が行われる。
【００８０】
本第４の実施形態によれば、特性の異なる複数のクリティカルパスのレプリカ回路を用いて位相差の検出を行うので、電源電圧変化や処理内容によるクリティカルパスの入れ替わりに対応でき、ＬＳＩのより確実な動作を保証することができる。
【００８１】
第５実施形態
図８は、本発明に係るレプリカ回路を採用した電源電圧制御装置の第５の実施形態を示すブロック図である。
【００８２】
本第５の実施形態では、複数の異なる周波数で動作するＬＳＩにおいて、各周波数の比率に応じた遅延時間調整ステップで遅延素子チェーン型位相差検出回路を構成し、異なる周波数間の位相差を周波数に関係なく比較するように構成している。
【００８３】
周波数の異なるパス間の遅延比較は、クロックサイクルに対するパスの遅延の割合で行わなければならない。
本第５の実施形態では、各周波数系ごとに遅延誤差補正回路１３ｄ−１，１３ｄ−２，１３ｄ−３、クリティカルパスレプリカ回路１４ｄ−ｄ，１４ｄ−２，１４ｄ−３、および位相差検出回路１５ｄ−１，１５ｄ−２，１５ｄ−３を設けている。
各系統の位相差検出回路１５ｄ−１，１５ｄ−２，１５ｄ−３の遅延素子チェーン１５１−１，１５１−２，１５１−３の１段当たりの遅延時間は、各周波数の比率に従って設定される。
そして、位相差検出回路１５ｄ−１，１５ｄ−２，１５ｄ−３、選択手段としてのＡＮＤゲートＡＤ１２−１〜ＡＤ１２−ｎ、およびエンコーダ１６ｄにより検出部が構成される。
【００８４】
図８に示すように、本第５の実施形態では、１００ＭＨｚ、５０ＭＨｚ、２５ＭＨｚの３種類のクロックで動作するＬＳＩを例に採用している。
この場合、位相差検出用遅延素子チェーンの１段当たりの遅延時間（１遅延ステップ）は、１００ＭＨｚ系を１とすると、５０ＭＨｚ系は２、２５ＭＨｚ系は４となる。
すなわち、１００ＭＨｚ系の１遅延ステップをバッファ１段で構成した場合、５０ＭＨｚ系はバッファ２段で、２５ＭＨｚ系はバッファ４段で構成される。
したがって、各周波数系の位相差検出回路１５ｄ−１，１５ｄ−２，１５ｄ−３の検出結果の出力の論理積をＡＮＤゲートＡＤ１２−１〜ＡＤ１２−ｎでとることで、全てのレプリカ回路１４ｄ−ｄ，１４ｄ−２，１４ｄ−３のうち、クロックサイクルに対する遅延比率の最も大きいパスの遅延情報が、ゲート段数として出力されることになる。
【００８５】
本第５の実施形態によれば、複数の異なる周波数を持つＬＳＩにおいて、各周波数の比率に応じた遅延時間調整ステップで遅延素子チェーン型位相差検出回路を構成することで、異なる周波数間の位相差を周波数に関係なく比較することができる利点がある。
【００８６】
【発明の効果】
以上説明したように、本発明によれば、クリティカルパスのレプリカ回路と１クロックサイクルの遅延時間の比較を遅延素子チェーンを利用した位相差検出回路で行うことにより、遅延素子１段分の遅延時間相当の位相差まで検出が可能となる。
【００８７】
また、位相差検出回路に使用する遅延素子チェーンを、クリティカルパスのレプリカ回路のマージン設定用遅延素子チェーンと兼用できるため、レイアウト面積を削減することができる。
【００８８】
また、位相差情報を遅延素子段数で示すことにより、所望の遅延素子段数との差に応じた電源電圧値の変化量を設定することができることから、最適電源電圧値までの収束時間を短縮することができる。
【００８９】
また、プロセッサのプログラムにより最適遅延素子段数、すなわち最適レプリカマージンと、レプリカ遅延誤差補正を行えるため、ＬＳＩ製造後のテスト結果に応じて最適値の設定を行うことができる。
【００９０】
また、遅延素子チェーン型位相差検出回路とレプリカ遅延誤差補正回路を併用することで、位相差検出回路の広いダイナミックレンジの確保とレプリカ回路の遅延時間チューニングが可能となる。
【００９１】
また、レプリカ回路のクロックサイクルに対して、あらかじめ決められた遅延時間より長いまたは短い、過少電圧または過大電圧に相当する遅延時間のうち少なくとも一方の遅延時間を検出する検出手段を設けることで、電源電圧が最適電源電圧から大きく外れている場合の収束時間を短縮することができる。
【００９２】
また、特性の異なる複数のクリティカルパスのレプリカを用いて位相差の検出を行うことで、電源電圧変化や処理内容によるクリティカルパスの入れ替わりに対応でき、ＬＳＩのより確実な動作を保証することができる。
【００９３】
また、複数の異なる周波数を持つＬＳＩにおいて、各周波数の比率に応じた遅延時間調整ステップで遅延素子チェーン型位相差検出回路を構成することで、異なる周波数間の位相差を周波数に関係なく比較することができる。
【図面の簡単な説明】
【図１】本発明に係るレプリカ回路を採用した電源電圧制御装置の第１の実施形態を示す回路図である。
【図２】図１の位相差検出回路の動作波形を示すタイミングチャートである。
【図３】本発明に係るレプリカ回路を採用した電源電圧制御装置の第２の実施形態を示す回路図である。
【図４】本発明に係るレプリカ回路を採用した電源電圧制御装置の第３の実施形態を示す回路図である。
【図５】第３の実施形態に係るパルス発生回路の構成例を示す回路図である。
【図６】第３の実施形態に係る位相差検出回路の動作波形を示すタイミングチャートである。
【図７】本発明に係るレプリカ回路を採用した電源電圧制御装置の第４の実施形態を示す回路図である。
【図８】本発明に係るレプリカ回路を採用した電源電圧制御装置の第５の実施形態を示す回路図である。
【符号の説明】
１０，１０ａ〜１０ｄ…電源電圧制御装置、１１…半導体回路、１２，１２ａ，１２ｄ−１，１２ｄ−２，１２ｄ−３…パルス発生回路（パルスジェネレータ）、１３，１３ｄ−１，１３ｄ−２，１３ｄ−３…遅延誤差補正回路、１４，１４ｃ−１〜１４ｃ−ｐ，１４ｄ−１，１４ｄ−２，１４ｄ−３…クリティカルパスレプリカ回路、１５，１５ａ，１５ｂ，１５ｄ−１，１５ｄ−２，１５ｄ−３…位相差検出回路、１６，１６ａ〜１６ｄ…エンコーダ、１７…制御回路、１８…電源電圧発生回路，１５１，１５１−１，１５１−２，１５１−２…遅延素子チェーン、１５２…遅延量の大きなゲート。
Claims (16)
- 伝送パスを有し、電源電圧の供給を受けて動作する半導体回路と、
上記半導体回路のクリティカルパスと等価な電源電圧−遅延特性を有し、基準信号を伝播して上記半導体回路のクリティカルパスの遅延時間をモニターするレプリカ回路と、
上記レプリカ回路による遅延信号および上記基準信号を受けて、基準信号に対する遅延信号の位相差を検出するための遅延時間モニターゲージを有し、検出結果を位相差情報として出力する位相差検出回路と、
上記位相差検出回路による位相差情報に基づいた値の電源電圧を発生して上記半導体回路およびレプリカ回路に供給する電圧制御回路と、
上記レプリカ回路の基準信号の入力側または上記遅延信号の出力側のいずれかに配置され、クリティカルパスとの遅延誤差を補正可能な遅延誤差補正回路と
を有する電源電圧制御装置。 - 上記半導体回路のクロックを基に数サイクルごとに当該クロックの１サイクルと等しい長さのパルスを発生して上記基準信号として出力するパルス発生回路
を有する請求項１記載の電源電圧制御装置。 - 上記遅延時間モニターゲージは、複数の遅延素子を直列に接続した遅延素子チェーンを有し、
上記位相差検出回路は、上記位相差情報を遅延素子段数で示す
請求項１記載の電源電圧制御装置。 - 上記遅延時間モニターゲージは、複数の遅延素子を直列に接続した遅延素子チェーンを有し、
上記位相差検出回路は、上記位相差情報を遅延素子段数で示す
請求項２記載の電源電圧制御装置。 - 上記電圧制御回路は、上記位相差検出回路の遅延素子チェーンを遅延マージンとし、上記位相差情報を受けて当該遅延マージンを制御する
請求項３記載の電源電圧制御装置。 - 上記電圧制御回路は、上記位相差検出回路の遅延素子チェーンを遅延マージンとし、上記位相差情報を受けて当該遅延マージンを制御する
請求項４記載の電源電圧制御装置。 - 上記位相差検出回路は、上記レプリカ回路のクロックサイクルに対して、あらかじめ決められた遅延時間より長いまたは短い、過少電圧または過大電圧に相当する遅延時間のうち少なくとも一方の遅延時間を検出する検出手段
を有する請求項２記載の電源電圧制御装置。 - 上記位相差検出回路は、上記レプリカ回路のクロックサイクルに対して、あらかじめ決められた遅延時間より長いまたは短い、過少電圧または過大電圧に相当する遅延時間のうち少なくとも一方の遅延時間を検出する検出手段
を有する請求項４記載の電源電圧制御装置。 - 上記位相差検出回路は、上記レプリカ回路のクロックサイクルに対して、あらかじめ決められた遅延時間より長いまたは短い、過少電圧または過大電圧に相当する遅延時間のうち少なくとも一方の遅延時間を検出する検出手段
を有する請求項６記載の電源電圧制御装置。 - 上記位相差検出回路は、上記遅延素子チェーンに対してさらに遅延ゲートが接続されており、
上記検出手段は、上記遅延ゲートの出力に基づいてあらかじめ決められた遅延時間より長い遅延時間を検出し、上記レプリカ回路の信号伝播路の途中のノードにおける信号に基づいてあらかじめ決められた遅延時間より短い遅延時間を検出する
請求項８記載の電源電圧制御装置。 - 上記パルス発生回路は、半導体回路のクロックに対して位相の進んだクロックおよび位相の遅れたクロックを少なくとも一つ生成し、
上記検出手段は、上記位相の進んだクロックに基づいてあらかじめ決められた遅延時間より長い遅延時間を検出し、上記位相の遅れたクロックに基づいてあらかじめ決められた遅延時間より短い遅延時間を検出する
請求項８記載の電源電圧制御装置。 - 複数の伝送パスを有し、電源電圧の供給を受けて動作する半導体回路と、
それぞれ上記半導体回路のクリティカルパスと等価な電源電圧−遅延特性を有し、基準信号を伝播して上記半導体回路のクリティカルパスの遅延時間をモニターする複数のレプリカ回路と、
上記複数のレプリカ回路の出力からより遅延量の大きいレプリカ回路の出力信号を遅延信号として選択する選択手段と、
上記選択手段による遅延信号および上記基準信号を受けて、基準信号に対する遅延信号の位相差を検出するための遅延時間モニターゲージを有し、検出結果を位相差情報として出力する位相差検出回路と、
上記位相差検出回路による位相差情報に基づいた値の電源電圧を発生して上記半導体回路およびレプリカ回路に供給する電圧制御回路と、
上記レプリカ回路の基準信号の入力側または上記遅延信号の出力側のいずれかに配置され、クリティカルパスとの遅延誤差を補正可能な遅延誤差補正回路と
を有する電源電圧制御装置。 - 上記半導体回路のクロックを基に数サイクルごとに当該クロックの１サイクルと等しい長さのパルスを発生して上記基準信号として出力するパルス発生回路
を有する請求項１２記載の電源電圧制御装置。 - 伝送パスを有し、電源電圧の供給を受けて複数の異なるクロック周波数で動作する半導体回路と、
上記半導体回路の各動作周波数ごとのクリティカルパスと等価な電源電圧−遅延特性を有し、基準信号を伝播して上記半導体回路のクリティカルパスの遅延時間をモニターする複数のレプリカ回路と、
上記各レプリカ回路による遅延信号および上記基準信号を受けて、各周波数ごとのレプリカ回路のうち、クロックサイクルに対する遅延時間比率が最も大きい回路を検出する検出部と、
上記検出部の検出結果に基づいた値の電源電圧を発生して上記半導体回路およびレプリカ回路に供給する電圧制御回路と、
上記各レプリカ回路の基準信号の入力側または上記遅延信号の出力側のいずれかに配置され、クリティカルパスとの遅延誤差を補正可能な複数の遅延誤差補正回路と
を有する電源電圧制御装置。 - 上記検出部は、上記各レプリカ回路による遅延信号および上記基準信号を受けて、基準信号に対する遅延信号の位相差を検出するための遅延時間モニターゲージを有し、検出結果を位相差情報として出力する各周波数系に対応した複数の位相差検出回路と、上記複数の位相差検出回路の出力に基づいて上記複数のレプリカ回路のうちクロックサイクルに対する遅延比率の最も大きい回路を選択する選択手段と
を有する請求項１４記載の電源電圧制御装置。 - 各周波数系におけるモニターゲージの遅延時間調整ステップ幅が、各周波数の比率に対応したステップ幅で構成されている
請求項１５記載の電源電圧制御装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01237999A JP4457423B2 (ja) | 1999-01-20 | 1999-01-20 | 電源電圧制御装置 |
| US09/484,227 US6313622B1 (en) | 1999-01-20 | 2000-01-18 | Power source voltage controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01237999A JP4457423B2 (ja) | 1999-01-20 | 1999-01-20 | 電源電圧制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000216338A JP2000216338A (ja) | 2000-08-04 |
| JP4457423B2 true JP4457423B2 (ja) | 2010-04-28 |
Family
ID=11803650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01237999A Expired - Fee Related JP4457423B2 (ja) | 1999-01-20 | 1999-01-20 | 電源電圧制御装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6313622B1 (ja) |
| JP (1) | JP4457423B2 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002100967A (ja) | 2000-03-17 | 2002-04-05 | Sony Corp | 電源電圧制御装置、半導体装置およびその駆動方法 |
| DE10020171A1 (de) * | 2000-04-25 | 2001-10-31 | Ericsson Telefon Ab L M | Pulsdetektor |
| EP1176496A1 (en) * | 2000-07-24 | 2002-01-30 | Hewlett-Packard Company, A Delaware Corporation | Voltage regulation in an integrated circuit |
| DE10128757B4 (de) * | 2001-06-13 | 2005-03-03 | Infineon Technologies Ag | Verfahren und Schaltungsanordnung zum Regeln der Betriebsspannung einer Digitalschaltung |
| US7493149B1 (en) * | 2002-03-26 | 2009-02-17 | National Semiconductor Corporation | Method and system for minimizing power consumption in mobile devices using cooperative adaptive voltage and threshold scaling |
| JP4501352B2 (ja) * | 2003-03-31 | 2010-07-14 | ソニー株式会社 | 半導体装置 |
| US20050075809A1 (en) * | 2003-09-18 | 2005-04-07 | Ewc Controls Incorporated | Apparatus and method for detecting, filtering and conditioning AC voltage signals |
| JP2005184196A (ja) | 2003-12-17 | 2005-07-07 | Seiko Epson Corp | 遅延調整回路、集積回路装置、及び遅延調整方法 |
| KR100706623B1 (ko) * | 2005-01-14 | 2007-04-11 | 삼성전자주식회사 | 반도체 장치의 지연 조절회로 및 지연 조절방법 |
| US20070210846A1 (en) * | 2006-03-10 | 2007-09-13 | Himax Technologies, Inc. | Inverter gate delay line with delay adjustment circuit |
| US7558334B2 (en) * | 2006-09-01 | 2009-07-07 | Panasonic Corporation | Enhanced hybrid class-S modulator |
| US7467366B2 (en) * | 2006-09-26 | 2008-12-16 | International Business Machines Corporation | Method for generating a timing path software monitor for identifying a critical timing path in hardware devices coupled between components |
| JP2008141013A (ja) * | 2006-12-01 | 2008-06-19 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| US8004348B2 (en) | 2007-02-14 | 2011-08-23 | Nec Corporation | Semiconductor circuit device controlling power source voltage |
| US8725488B2 (en) | 2007-07-26 | 2014-05-13 | Qualcomm Incorporated | Method and apparatus for adaptive voltage scaling based on instruction usage |
| JP2009200739A (ja) * | 2008-02-20 | 2009-09-03 | Panasonic Corp | 半導体集積回路 |
| US8154335B2 (en) * | 2009-09-18 | 2012-04-10 | Stmicroelectronics Pvt. Ltd. | Fail safe adaptive voltage/frequency system |
| JPWO2011114416A1 (ja) * | 2010-03-15 | 2013-06-27 | ケイレックス・テクノロジー株式会社 | 半導体集積回路の電源電圧決定方法及び半導体集積回路の電源電圧制御システム |
| KR101297413B1 (ko) * | 2012-02-24 | 2013-08-19 | 고려대학교 산학협력단 | 적응형 클럭 생성 장치 및 방법 |
| JP5997476B2 (ja) * | 2012-03-30 | 2016-09-28 | ラピスセミコンダクタ株式会社 | 動作マージン制御回路、半導体装置、電子機器、及び動作マージン制御方法 |
| US20140028364A1 (en) * | 2012-07-27 | 2014-01-30 | Lsi Corporation | Critical path monitor hardware architecture for closed loop adaptive voltage scaling and method of operation thereof |
| FR2996005A1 (fr) * | 2012-09-21 | 2014-03-28 | Stmicroeletronics Sa | Procede de conception d'un circuit electronique |
| JP6764299B2 (ja) * | 2016-09-30 | 2020-09-30 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| KR102540232B1 (ko) * | 2017-12-21 | 2023-06-02 | 삼성전자주식회사 | 디지털 측정 회로 및 이를 이용한 메모리 시스템 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4404520A (en) * | 1979-06-25 | 1983-09-13 | Rockwell International Corporation | Differential absolute equalization measurement circuit |
| US4704574A (en) * | 1986-08-26 | 1987-11-03 | Rca Corporation | Phase difference measurement apparatus and method |
| US5351000A (en) * | 1993-07-30 | 1994-09-27 | Hughes Aircraft Company | Method of cancelling offset errors in phase detectors |
| US5761517A (en) * | 1996-08-14 | 1998-06-02 | International Business Machines Corporation | System and method for reducing power consumption in high frequency clocked circuits |
-
1999
- 1999-01-20 JP JP01237999A patent/JP4457423B2/ja not_active Expired - Fee Related
-
2000
- 2000-01-18 US US09/484,227 patent/US6313622B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000216338A (ja) | 2000-08-04 |
| US6313622B1 (en) | 2001-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4457423B2 (ja) | 電源電圧制御装置 | |
| US6421784B1 (en) | Programmable delay circuit having a fine delay element selectively receives input signal and output signal of coarse delay element | |
| KR20110014230A (ko) | 다중 위상 클록 발생 장치 및 방법 | |
| JPH1165699A (ja) | 半導体集積回路装置 | |
| US7268602B2 (en) | Method and apparatus for accommodating delay variations among multiple signals | |
| JP2002100967A (ja) | 電源電圧制御装置、半導体装置およびその駆動方法 | |
| US6990597B2 (en) | Clock generation circuit, data transfer control device, and electronic instrument | |
| JP2004145999A (ja) | タイミング調整回路及びそれを備えた半導体装置 | |
| JP6209978B2 (ja) | メモリコントローラ，情報処理装置及び基準電圧調整方法 | |
| JP2657363B2 (ja) | ２つのクロック信号間のスキューを検査するための装置 | |
| JPH08506949A (ja) | ２進の周期的入力信号を遅延させる信号処理回路と方法 | |
| US6272439B1 (en) | Programmable delay path circuit and operating point frequency detection apparatus | |
| JP2005018739A (ja) | 遅延固定ループ及び遅延固定ループにおけるクロック遅延固定方法 | |
| KR20110134197A (ko) | 전압제어지연라인, 상기 전압제어지연라인을 구비하는 지연고정루프회로 및 다중위상클럭생성기 | |
| KR100266679B1 (ko) | 디램용 펄스발생회로 | |
| US8120442B2 (en) | Semiconductor device | |
| JPH1115554A (ja) | ネガティブ遅延を有するクロック信号のモデリング回路 | |
| US7265590B2 (en) | Semiconductor apparatus for monitoring critical path delay characteristics of a target circuit | |
| JP3776895B2 (ja) | 位相調整回路 | |
| JP2000276504A (ja) | 論理接続情報変換装置 | |
| JPH08340325A (ja) | 高速データ受信回路 | |
| KR20050115703A (ko) | 반도체 메모리 장치의 클럭신호 발생회로 및 클럭신호발생방법 | |
| KR100629538B1 (ko) | 제 1 디지털 신호의 에지와 제 2 디지털 신호의 에지 사이의 시간차를 검출하는 회로 | |
| KR100638746B1 (ko) | 반도체 기억 소자에서의 레지스터 제어형 지연 고정 루프 | |
| JP2008042501A (ja) | 電子回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051208 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090623 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090825 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091019 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091110 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100119 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100201 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130219 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |