JP5997476B2 - 動作マージン制御回路、半導体装置、電子機器、及び動作マージン制御方法 - Google Patents

Description

本発明は、半導体装置の動作マージンを制御する技術に係り、特に、半導体装置を用いた携帯電話や火災警報器等の電子機器が使用される環境の変化にも安定した動作が可能となる動作マージン制御回路、半導体装置、電子機器、及び動作マージン制御方法に関するものである。

携帯電話や火災警報器等の電気機器に設けられるマイクロコントローラ等の半導体装置（以下、デバイスともいう）には、定電圧回路やクロック発振回路が備えられ、定電圧回路及びクロック発振回路により、当該デバイスを構成するトランジスタ等に対して安定した電源電圧と動作クロック信号を供給する。これにより、当該デバイス及び当該デバイスを用いた電子機器を安定して動作させることができる。

定電圧回路の出力電圧を安定させるために、図８のブロック図に示す構成での制御が行なわれる。この構成において、半導体デバイス８０の内部に設けられたトリミング制御回路８１に対し、外部端子８３ａ〜８３ｃを介して、半導体デバイス８０の外部からトリミングコードを入力し、定電圧回路８２からの出力が目標とする電圧値となるように、トリミング制御回路８１におけるヒューズの切断あるいはフラッシュメモリ（揮発性半導体メモリ）のデータの書き換え等を行なっている。

図９のフローチャートでは、図８における構成で内部定電圧回路の電圧調整を行なう際の動作例を示しており、検査工程等において、トリミングモードに設定した後に、外部端子８３ａ〜８３ｃを介して入力される外部からのトリミングコードを変化させながら、定電圧回路８２からの出力電圧ＶＤＤＬをモニタし、目標とする設定値、例えば１．６０Ｖに一番近い電圧が出力された際のトリミングコードを特定し、特定したトリミングコードが出力されるようトリミング制御回路８１におけるヒューズカットを行なう、もしくは、特定したトリミングコードをフラッシュメモリに書き込む。

また、クロック発振回路の発振動作を安定させるよう制御する際にも、同様に、半導体デバイスの内部に設けられたトリミング制御回路に対し、外部端子を介して、半導体デバイスの外部からトリミングコードを入力し、当該クロック発振回路からのクロック信号が目標とする周波数となるように、トリミング制御回路におけるヒューズの切断あるいはフラッシュメモリのデータの書き換え等を行なう。

しかし、このように検査工程において特定したトリミングコードに応じてヒューズカットを行なうもしくは特定したトリミングコードをフラッシュメモリに書き込む技術では以下の問題等がある。

例えば、図８のブロック構成で内部定電圧（ＶＤＤＬ）のトリミングを行なう場合、定電圧回路８２で生成される電圧で動作するデバイスを構成するトランジスタの製造時に生じる閾値（Ｖｔ値）のばらつきに関係なく、当該定電圧回路８２を備えたデバイス及び当該デバイスが設けられた電子機器（携帯電話、火災警報器等）の仕様電圧に合わせる。

そのため、デバイスを構成するトランジスタの閾値（Ｖｔ値）が製造時のばらつきにより高くなることで、そのスイッチング動作が遅くなり、定電圧（ＶＤＤＬ）に対し、当該トランジスタで構成される回路の動作マージンがなくなり、結果として、当該デバイス及び電子機器の量産時の歩留まりが低下するという問題がある。

また、定電圧回路８２を設けたデバイスの使用環境の変化により周辺温度が変化することによっても、定電圧回路８２からの電圧で動作するトランジスタの閾値（Ｖｔ値）が変化するため、温度変化に対しても当該回路の動作マージンが影響を受けるという問題がある。

このような問題は、クロック発振回路に関しても同様である。

なお、定電圧回路の制御に関する従来の技術として、例えば、特許文献１，２に記載の技術が開示されている。

特許文献１においては、第１の基準電圧を発生する第１の基準電圧発生部と、前記第１の基準電圧発生部により発生された第１の基準電圧のアナログ値をデジタル値に変換するアナログ／デジタル変換部と、前記アナログ／デジタル変換部により変換されたデジタル値と目標電圧値との差分に対応したトリミング値を発生するトリミング値発生部と、前記トリミング値発生部からのトリミング値を受けて、第２の基準電圧を発生する第２の基準電圧発生部とを備えたことを特徴とする内部電圧発生回路に関しての技術が記載されている。

この技術によれば、電源投入と同時に電圧補正が可能となり、検査によってトリミング値を算出して格納することや、ヒューズ切断などの特別な工程は不要となり、使用環境でのリアルタイムな補正が可能となる。

また、特許文献２においては、データレジスタにロードされる電源トリミング情報としての制御データに基づいて電圧を生成可能な電圧生成手段と、前記制御データを保有する不揮発性記憶手段と、前記不揮発性記憶手段に保有させる前記制御データの生成に利用される処理回路とを１個の半導体基板に有する半導体集積回路を複数個並列的にテストする方法であって、前記半導体集積回路各々に有する電圧生成手段が生成する前記不揮発性記憶手段に情報を書き込む際に使用する高電圧をトリミングするための電源トリミング情報の決定において、前記複数個の半導体集積回路に端子を介して外部から判定基準電圧を並列的に入力する第１処理と、夫々の半導体集積回路の処理回路にテスト動作を実行させ、前記データレジスタに設定された前記制御データに基づいて前記電圧生成手段で生成される電圧と前記判定基準電圧とを比較判定し、判定結果が目的状態に達するまで前記制御データを更新し、判定結果が目的状態に達したときの前記制御データを前記不揮発性記憶手段に格納する第２処理と、を含むことを特徴とする半導体集積回路のテスト方法に関しての技術が記載されている。

この技術によれば、外部から期待値の電圧を入力し、トリミングプログラムを内蔵ＣＰＵで実行するだけで、期待値と一致するトリミング値を得ることができ、また、トリミングプログラムは内蔵ＣＰＵで実行するため、複数のＬＳＩで並列的に実行できるので、複数のＬＳＩを並列的にトリミングすることが容易になり、全体としてテスト時間を短縮できる。

特開２００２−３４３８６８号公報 特開２００７−３１７２２９号公報

特許文献１に示される技術では、第１の基準電圧発生回路１により、第１の基準電圧Ｖｒｅｆ１を発生させ、Ａ／Ｄコンバータ３により、第１の基準電圧Ｖｒｅｆ１からデジタル信号を生成し、トリミング値発生回路４において、Ａ／Ｄコンバータ３の出力に従ってトリミング信号を発生させ、第２の基準電圧発生回路２において、トリミング値発生回路４からのトリミング信号に従って第２の基準電圧Ｖｒｅｆ２を発生させ、そして、電圧逓倍回路５において、第２の基準電圧Ｖｒｅｆ２を逓倍して出力しており、各回路の製造変動に関するデータに基づきトリミング値を決定することができる。

しかしながら、特許文献１に示される技術においても、内部電圧発生回路を備えたデバイスを構成するトランジスタの製造時のばらつきにより、例えば、当該トランジスタの閾値（Ｖｔ値）が高くなってスイッチング動作が遅くなり、当該内部電圧発生回路から出力される定電圧（ＶＤＤＬ）に対し、当該トランジスタで構成される回路の動作マージンがなくなという問題、及び当該デバイスの実際の使用環境、例えば寒冷地方あるいは熱帯地方等での周辺温度が変化することによっても、当該内部電圧発生回路からの電圧で動作するトランジスタの閾値（Ｖｔ値）が変化するため、温度変化に対しても当該トランジスタを用いたデバイスの動作マージンが影響を受けるという問題がある。このような問題は、特許文献２に示される技術においても同様である。

このように、従来の技術においては、定電圧回路の内部定電圧（ＶＤＤＬ）の調整、及びクロック発振回路の発振周波数の調整は、当該定電圧回路や当該クロック発振回路を備えたデバイス、及び当該デバイスが設けられた製品としての電子機器（携帯電話、火災警報器等）の仕様電圧に合わせて行なわれるため、当該デバイスを構成するトランジスタの製造時に生じるトランジスタの閾値（Ｖｔ値）のばらつきや、当該デバイスが設けられた電子機器の使用環境の変化に伴う周辺温度の変化によるトランジスタの閾値（Ｖｔ値）の変化により、当該デバイスの動作マージンが影響を受けるという問題点がある。

本発明は、上記問題点を解決するためのものであり、定電圧回路やクロック発振回路を備えたデバイスを構成するトランジスタの製造ばらつきや、当該デバイスが設けられた電子機器の実際の使用環境に影響されることなく、安定した動作を可能とする動作マージン制御回路、半導体装置、電子機器、及び動作マージン制御方法を提供することを目的とする。

上記目的を達成するため、本発明の動作マージン制御回路は、トリミング制御部から入力されたトリミングコードに応じた値の定電圧を生成して出力する定電圧部と、前記定電圧部から出力される電圧の変化に応じて入力信号を予め定められた第１の遅延量で遅延させた第１の遅延信号を出力する第１の遅延部と、前記定電圧部から出力される電圧の変化に応じて前記入力信号を予め定められた前記第１の遅延量と異なる第２の遅延量で遅延させた第２の遅延信号を出力する第２の遅延部と、前記第１の遅延信号の遅延量と前記第２の遅延信号の遅延量との差を求め、求めた差が予め定められた目標値になったときに一致信号を出力する比較部と、前記トリミング制御部が生成するトリミングコードを予め定められた時間間隔で変化させて前記定電圧部が出力する定電圧を変化させると共に、前記比較部から前記一致信号が出力されると前記トリミングコードの変化及び前記定電圧の変化を停止させるタイミング制御部と、前記タイミング制御部により前記トリミング制御部を前記時間間隔で前記トリミングコードを変化させる動作を、予め定められた時間周期で繰り返させる調整部と、を備えている。

また、上記目的を達成するため、本発明の動作マージン制御回路は、第１のトリミング制御部から入力されたトリミングコードに応じた周波数のクロック信号を生成して出力する発振部と、第２のトリミング制御部から入力されたトリミングコードに応じた値の定電圧を生成して出力する定電圧部と、前記定電圧部から出力される電圧の変化に応じて入力信号を予め定められた第１の遅延量で遅延させた第１の遅延信号を出力する第１の遅延部と、前記定電圧部から出力される電圧の変化に応じて前記入力信号を予め定められた前記第１の遅延量と異なる第２の遅延量で遅延させた第２の遅延信号を出力する第２の遅延部と、前記第１の遅延信号の遅延量と前記第２の遅延信号の遅延量との差を求め、求めた差が予め定められた目標値になったときに一致信号を出力する比較部と、前記第２のトリミング制御部が生成するトリミングコードを予め定められた時間間隔で変化させて前記定電圧部が出力する定電圧を変化させると共に、前記比較部から前記一致信号が出力されると前記トリミングコードの変化及び前記定電圧の変化を停止させるタイミング制御部と、前記タイミング制御部により前記第２のトリミング制御部を前記時間間隔で前記トリミングコードを変化させる動作を、予め定められた時間周期で繰り返させる調整部と、を備えている。

また、上記目的を達成するため、本発明の動作マージン制御回路は、トリミング制御部から入力されたトリミングコードに応じた周波数のクロック信号を生成して出力する発振部と、前記発振部から出力されるクロック信号の周波数の変化に応じて入力信号を予め定められた第１の遅延量で遅延させた第１の遅延信号を出力する第１の遅延部と、前記発振部から出力されるクロック信号の周波数の変化に応じて前記入力信号を予め定められた前記第１の遅延量と異なる第２の遅延量で遅延させた第２の遅延信号を出力する第２の遅延部と、前記第１の遅延信号の遅延量と前記第２の遅延信号の遅延量との差を求め、求めた差が予め定められた目標値になったときに一致信号を出力する比較部と、前記トリミング制御部が生成するトリミングコードを予め定められた時間間隔で変化させて前記発振部が出力するクロック信号の周波数を変化させると共に、前記比較部から前記一致信号が出力されると前記トリミングコードの変化及び前記クロック信号の周波数の変化を停止させるタイミング制御部と、前記タイミング制御部により前記トリミング制御部を前記時間間隔で前記トリミングコードを変化させる動作を、予め定められた時間周期で繰り返させる調整部と、を備えている。

一方、上記目的を達成するため、本発明の半導体装置は、前記動作マージン制御回路と、該動作マージン制御回路の動作制御を含むプログラムに基づく処理を行う中央処理装置と、を備える。

一方、上記目的を達成するため、本発明の電子機器は、前記半導体装置を備えている。

一方、上記目的を達成するため、本発明の動作マージン制御方法は、定電圧部により、トリミング制御部から入力されたトリミングコードに応じた値の定電圧を生成して出力する定電圧出力ステップと、第１の遅延部により、前記定電圧部から出力される電圧の変化に応じて入力信号を予め定められた第１の遅延量で遅延させた第１の遅延信号を出力する第１の遅延ステップと、第２の遅延部により、前記定電圧部から出力される電圧の変化に応じて前記入力信号を予め定められた前記第１の遅延量と異なる第２の遅延量で遅延させた第２の遅延信号を出力する第２の遅延ステップと、比較部により、前記第１の遅延信号の遅延量と前記第２の遅延信号の遅延量との差を求め、求めた差が予め定められた目標値になったときに一致信号を出力する比較ステップと、前記求めた差が予め定められた目標値でなければ、タイミング制御部により、前記トリミング制御部が生成するトリミングコードを予め定められた時間間隔で変化させて前記定電圧部が出力する定電圧を変化させると共に、前記比較部から前記一致信号が出力されると前記トリミングコードの変化及び前記定電圧の変化を停止させるタイミング制御ステップと、調整部により、前記タイミング制御部による前記トリミング制御部の前記時間間隔での前記トリミングコードを変化させる動作を、予め定められた時間周期で繰り返させる調整ステップと、を含む。

また、上記目的を達成するため、本発明の動作マージン制御方法は、発振部により、トリミング制御部から入力されたトリミングコードに応じた周波数のクロック信号を生成して出力する発振ステップと、第１の遅延部により、前記発振部から出力されるクロック信号の周波数の変化に応じて入力信号を予め定められた第１の遅延量で遅延させた第１の遅延信号を出力する第１の遅延ステップと、第２の遅延部により、前記発振部から出力されるクロック信号の周波数の変化に応じて前記入力信号を予め定められた前記第１の遅延量と異なる第２の遅延量で遅延させた第２の遅延信号を出力する第２の遅延ステップと、比較部により、前記第１の遅延信号の遅延量と前記第２の遅延信号の遅延量との差を求め、求めた差が予め定められた目標値になったときに一致信号を出力する比較ステップと、前記求めた差が予め定められた目標値でなければ、タイミング制御部により、前記トリミング制御部が生成するトリミングコードを予め定められた時間間隔で変化させて前記発振部が出力するクロック信号の周波数を変化させると共に、前記比較部から前記一致信号が出力されると前記トリミングコードの変化及び前記クロック信号の周波数の変化を停止させるタイミング制御ステップと、調整部により、前記タイミング制御部による前記トリミング制御部の前記時間間隔での前記トリミングコードを変化させる動作を、予め定められた時間周期で繰り返させる調整ステップと、を含む。

本発明によれば、定電圧回路やクロック発振回路を備えたデバイスを構成するトランジスタの製造ばらつきや、当該デバイスが設けられた電子機器の実際の使用環境に合わせて、当該デバイスの動作マージンを確保することができるので、トランジスタの製造ばらつきや、当該デバイスが設けられた電子機器の実際の使用環境の変化に影響されることなく、当該デバイス及び電子機器を安定して動作させることが可能となる。

実施の形態に係る動作マージン制御回路の構成例を示す回路図である。 図１における動作マージン制御回路の遅延信号の値の設定例を示すタイミングチャートである。 図１における動作マージン制御回路の動作例を示すタイミングチャートである。 実施の形態に係る動作マージン制御回路の他の構成例を示す回路図である。 図１の動作マージン制御回路における動作マージン制御方法の手順例を示すフローチャートである。 図４の動作マージン制御回路における動作マージン制御方法の手順例を示すフローチャートである。 実施の形態に係る半導体装置及び電子機器の構成例を示すブロック図である。 従来の定電圧制御回路の構成例を示す回路図である。 図８における定電圧制御回路の動作例を示すフローチャートである。

以下、図を用いて本発明の実施の形態について説明する。

図１は、本実施の形態に係る動作マージン制御回路の構成を示しており、遅延素子（図中、「Ｄｅｌａｙ素子１，２」と記載）１，２、比較回路３、トリミング制御回路４、定電圧回路５、トリミングタイミング制御回路６を設けた構成となっている。

なお、遅延素子１，２は本発明に係る第１、第２の遅延部に相当し、比較回路３は本発明に係る比較部に相当し、トリミング制御回路４は本発明に係るトリミング制御部に相当し、定電圧回路５は本発明に係る定電圧部に相当し、トリミングタイミング制御回路６は本発明に係るタイミング制御部と調整部に相当する。

このように、本実施形態では、図８に示した従来の定電圧制御回路に、主として遅延素子１，２、比較回路３、及びトリミングタイミング制御回路６を設けた構成であり、また、トリミング制御回路４は、遅延素子１，２に対して入力信号Ｃを入力すると共に、比較回路３及びトリミングタイミング制御回路６から出力される信号を入力して定電圧回路５に出力するトリミングコードの値を特定する。また、定電圧回路５から出力される定電圧が遅延素子１，２の電源電圧として用いられる。

なお、トリミングタイミング制御回路６は、トリミングスタート信号生成部６ａ、トリミングイネーブル信号生成部６ｂ、コードイネーブル信号生成部６ｃ、サンプリングクロック生成部６ｄを備えており、各々の生成部により図３で詳細を示す各信号を生成して出力する。

例えば、トリミングスタート信号生成部６ａは、１秒毎にトリミングスタート信号を生成して比較回路３とトリミング制御回路４に出力し、また、トリミングイネーブル信号生成部６ｂは、トリミングスタート信号生成部６ａによりトリミングスタート信号が生成されてから比較回路３から一致信号Ｄが出力されるまでの間、トリミングイネーブル信号を生成して比較回路３とトリミング制御回路４に出力する。

コードイネーブル信号生成部６ｃは、トリミング制御回路４からのトリミングコードの出力を制御するコードイネーブル信号を生成してトリミング制御回路４に出力し、また、サンプリングクロック生成部６ｄは、比較回路３による遅延素子１，２から出力される遅延信号の各々の遅延量を求める際のタイミングの制御に用いられるサンプリングクロック信号を生成して比較回路３に出力する。

このような構成からなる動作マージン制御回路では、定電圧回路５において、トリミング制御回路４から入力されたトリミングコードに応じた値の定電圧を生成して出力し、遅延素子１，２においては、定電圧回路５から出力される電圧の変化に応じて入力信号Ｃを各々異なる遅延量で遅延させた第１、第２の遅延信号Ａ，Ｂを出力する。

比較回路３では、遅延素子１，２から出力される第１、第２の遅延信号の遅延量の差を求め、求めた差が予め最適なマージン値として定められた目標値になったときに一致信号Ｄを出力する。

また、トリミングタイミング制御回路６は、トリミング制御回路４が生成するトリミングコードを予め定められた時間間隔Ｔ１で変化させて定電圧回路５が出力する定電圧を変化させると共に、比較回路３から一致信号が出力されるとトリミングコードの変化及び定電圧の変化を停止させ、かつ、時間間隔Ｔ１でトリミングコードを変化させる動作を、予め定められた時間周期Ｔ２で繰り返す。

なお、図示していないが、他のトリミング制御回路から入力されたトリミングコードに応じた周波数のクロック信号を生成して出力する発振回路を設けた構成としても良い。

本例における遅延素子１は、定電圧回路５から出力される定電圧を電源電圧として用いる図示していないマイクロコントローラ等の半導体装置（以下、デバイスともいう）に対して予め設定されるクリティカルパスの遅延値Ｚに予め定められた下限値αを加算した値以上で遅延させ、遅延素子２は、クリティカルパスの遅延値Ｚに予め定められた上限値βを加算した値以上で遅延させる。

なお、クリティカルパスとは、半導体装置内部の配線やゲート、フリップフロップなどを経由する信号の伝播が最も遅くなる経路であり、クリティカルパスの信号伝播時間の逆数が、当該半導体装置が動作できる最大クロック周波数（最大動作周波数）となり、当該半導体装置に対してクリティカルパスの遅延値Ｚが予め設定される。

また、本例では、図示していない外部からの切替信号に基づいて、タイミング制御回路４が定電圧回路５の出力電圧を順次に上昇させる第１のモードと順次に降下させる第２のモードとに切り替える。

また、本例では、遅延素子１，２は、デバイス（半導体装置）に設けられたトランジスタと同等のトランジスタを１以上設けてなり、それぞれの遅延値（第１，第２の遅延信号の遅延量）は、設けるトランジスタの段数、またはディメンジョンで、以下のようにして調整している。

遅延素子１の遅延値は、デバイス内部で最もクリティカルなパス（クリティカルパス）の遅延値Ｚに対し、動作マージンの最小値αを加算した値であり、動作マージンの下限値となる。

また、遅延素子２の遅延値は、クリティカルパスの遅延値Ｚに対し、動作マージンが過剰にならない程度の値βを加算した値であり、動作マージンの上限値となる。

これらの遅延素子１，２の加算値α，βは、プロセス特性や製品仕様を考慮して、製品ごとに設定する。

本例では、遅延素子１，２から出力される遅延信号Ａ，Ｂの差、すなわち、β−αが動作マージンとなり、この動作マージン（β−α）を、図１の定電圧回路５を備えた半導体装置や製品の実際の使用環境の変化に応じて、調整する。例えば、環境温度が高くなるとトランジスタの動作速度が速くなるので動作マージンが大きくなるよう、定電圧回路５の出力電圧を低く調整する。

定電圧回路５の出力電圧が低くければ低いほど、遅延素子１，２からの遅延信号Ａ，Ｂの各々の出力タイミングが遅れる割合が増加する。すなわち、定電圧回路５の出力電圧が低くければ低いほど、加算値α，βの値が増加する。そのため、加算値α，βの差に基づいて動作マージン値を調整することができる。

図２に例示するように、遅延素子１から遅延信号Ａが出力されて遅延素子１の出力状態が「１」となった後、遅延素子２から遅延信号Ｂが出力されて遅延素子２の出力状態が「１」となるまでの間が動作マージン値（β−α）となる。従って、この動作マージン値（β−α）の間は、遅延素子１，２から出力される遅延信号Ａ，Ｂの組み合わせは「Ａ＝１，Ｂ＝０」の状態となる。

本例では、遅延信号Ａ，Ｂの組み合わせが「Ａ＝１，Ｂ＝０」の状態であるか否かを判別するタイミングをずらし、そのタイミングで「Ａ＝１，Ｂ＝０」の状態であることを判別した場合に、遅延信号Ａ，Ｂの差（β−α）が目標値と一致したとして、比較回路３から一致信号Ｄを出力する。

この一致信号Ｄが入力されたトリミング制御回路４は、その時点で定電圧回路５に出力していたトリミングコードを、次の調整時まで、継続的に出力する。このように、遅延素子１，２の電源電圧である定電圧回路５から出力される内部定電圧ＶＤＤＬをトリミング制御回路４からのトリミングコードにより調整して、遅延素子１，２の遅延量を、合わせ込んでゆく。

このような動作を、図３を用いて詳細に説明する。なお、ここでは、予め定められる時間周期Ｔ２として１秒を用い、１秒毎に、定電圧回路５から出力される内部定電圧ＶＤＤＬをトリミングする例について説明する。また、図３では、２ビットのトリミング信号に基づく動作を示している。

トリミングタイミング制御回路６は、トリミングスタート信号生成部６ａにより水晶発振器で生成される例えば３２．７６８ｋＨｚの原振からタイムベースカウンタを用いて１秒毎に生成される信号に基づいてトリミングスタート信号を生成して比較回路３とトリミング制御回路４に出力する。このトリミングスタート信号により、１秒毎のトリミング動作が開始される。

トリミングスタート信号を受けて、トリミングイネーブル信号生成部６ｂからのトリミングイネーブル信号は「Ｈ」に立ち上がり、比較回路３、及びトリミング制御回路４はイネーブル状態となる。

また、トリミングスタート信号を受けて、コードイネーブル信号生成部６ｃにおいてコード０イネーブル信号が生成されてトリミング制御回路４に出力され、このコード０イネーブル信号に基づいてトリミング制御回路４は、トリミングコード「０Ｈ（１６進数）」を定電圧回路５へ出力すると共に、その１クロック後に遅延素子１，２への入力信号Ｃを出力する。

定電圧回路５は、トリミングコード「０Ｈ」に対応した出力電圧ＶＤＤＬを出力し、遅延素子１，２に供給する。なお、本例では、トリミングコード「０Ｈ」は、後述のトリミングコード「１Ｈ」、トリミングコード「２Ｈ」よりも、定電圧回路５の出力電圧ＶＤＤＬを高くする設定となっている。

遅延素子１，２は、トリミングコード「０Ｈ」時のＶＤＤＬを受けて、入力信号Ｃを遅延させた出力信号Ａ，Ｂを出力する。

比較回路３は、遅延素子１，２から出力された出力信号Ａ，Ｂを、トリミングタイミング制御回路６のサンプリングクロック生成部６ｄにより生成され出力されてきたサンプリングクロックに従ってサンプリングし、出力信号Ａ，Ｂが目標値の（Ａ＝１、Ｂ＝０）と比較し、一致した場合、一致信号Ｄを出力する。

図３に示す例では、トリミングコード「０Ｈ」時には、サンプリング結果が「０１」となる。本例では、図２に示すように、目標値として、遅延素子１から出力される出力信号Ａが「１」、遅延素子２から出力される出力信号Ｂが「０」となるように設定している。そのため、トリミングコード「０Ｈ」時には、サンプリング結果（「０１」）は目標値（「１０」）とは異なり、一致信号Ｄは出力されない。

本例では、トリミングタイミング制御回路６は、サンプリングクロック生成部６ｄによりコードイネーブル信号の立ち上から立ち下げまでの期間を原振５クロックで行なっており、コード０イネーブル信号は原振５クロックで「Ｌ」に立ち下がり、同時に、コード１イネーブル信号が「Ｈ」に立ち上がる。

コード１イネーブル信号が「Ｈ」に立ち上がった後は、コード０イネーブル信号の場合と同様にして、１クロック後に、トリミング制御回路４から出力された入力信号Ｃが遅延素子１，２に入力され、定電圧回路５からはトリミングコード「１Ｈ」時の出力電圧ＶＤＤＬが出力されて遅延素子１，２に供給される。

比較回路３においても、コード０イネーブル信号の場合と同様の動作を行い、図３に示す例では、トリミングコード「１Ｈ」時においても、サンプリング結果が「１１」となり、目標値（「１０」）とは異なり、一致信号Ｄは出力されない。

その後、コード１イネーブル信号は原振５クロックで「Ｌ」に立ち下がり、同時に、コード２イネーブル信号が「Ｈ」に立ち上がる。

コード２イネーブル信号が「Ｈ」に立ち上がった後は、コード０，１イネーブル信号の場合と同様にして、１クロック後に、トリミング制御回路４から出力された入力信号Ｃが遅延素子１，２に入力され、定電圧回路５からはトリミングコード「２Ｈ」時の出力電圧ＶＤＤＬが出力されて遅延素子１，２に供給される。

そして、比較回路３において、コード０，１イネーブル信号の場合と同様の動作を行う。図３に示す例では、トリミングコード「２Ｈ」時においては、サンプリング結果が「１０」となるので、目標値（「１０」）とは一致するので、一致信号Ｄが出力される。

この一致信号Ｄを受けて、トリミングイネーブル信号は「Ｌ」に立ち下がり、比較回路３、及びトリミング制御回路４はディセーブル状態となる。

このようにして、本例の動作マージン制御回路では、常に同じタイミングで目標値が出るように、１秒毎に自動的に定電圧回路５の出力電圧ＶＤＤＬのトリミングを行なう。これにより、自動的に、使用環境に適した動作マージンが得られるように出力電圧ＶＤＤＬが設定される。

これにより、本例の動作マージン制御回路を備えたマイクロコントローラ等の半導体装置（デバイス）の構成素子のばらつきや温度変化があっても、一定のデバイス内部の回路の動作マージンを保持することが可能となる。

このように、動作マージン制御回路を備えたデバイスを構成するトランジスタの閾値Ｖｔのばらつきや温度変化にも適宜対応できるよう定電圧回路５に対するトリミングコードを自動的に調整しているので、デバイス毎に、常に一定の周波数で動作するよう制御できる。その結果、歩留まり向上を図ることも可能となる。

なお、図３の説明では、トリミングコード「０Ｈ」は、後述のトリミングコード「１Ｈ」、トリミングコード「２Ｈ」よりも、定電圧回路５の出力電圧ＶＤＤＬを高くする設定とし、順次に出力電圧ＶＤＤＬを低くして遅延素子１，２の遅延量の差を増加させることで、適切な動作マージンを特定するよう制御しているが、逆に、定電圧回路５の出力電圧ＶＤＤＬを低くい設定から順次に高くして遅延素子１，２の遅延量の差を低減させることで、適切な動作マージンを特定するよう制御しても良い。

また、図３におけるサンプリングクロックは、本例の動作マージン制御回路を備えたデバイスや製品の仕様に応じて適宜設定されるものであり、図３においては、コード０，１，２イネーブル信号の立ち上がりの後、４クロック目の立ち下がり時において、出力信号Ａ，Ｂの状態を比較するよう設定されているが、他のタイミングであっても良い。

例えば、図３のタイミングチャートにおいては、遅延素子１の出力信号Ａは、トリミングコード「０＝００」においては、入力信号Ｃに対して０．５クロック遅延し、遅延素子２の出力信号Ｂは１．５クロック遅延している。

同様に、トリミングコード「１＝０１」においては遅延素子１の出力信号Ａは１．０クロック遅延し、遅延素子２の出力信号Ｂは２．５クロック遅延し、トリミングコード「２＝１１」においては遅延素子１の出力信号Ａは１．５クロック遅延し、遅延素子２の出力信号Ｂは３．５クロック遅延している。

このように、トリミングコードが「０Ｈ」〜「２Ｈ」に変わる毎に、遅延素子１の出力信号Ａは０．５クロックずつ遅延量が増え、遅延素子２の出力信号Ａは１．０クロックずつ遅延量が増えている。

この結果、図３においては、コード２イネーブル信号の立ち上がりの後の４クロック目の立ち下がり時において、出力信号Ａ，Ｂの状態を比較した場合に、一致信号Ｄが出力される。

ここで、遅延素子１の出力信号Ａが立ち下がる手前（０．５クロック分）のタイミングで、比較回路３が、遅延素子１の出力信号Ａと遅延素子２の出力信号Ｂとを比較するよう設定した場合でも、最適なマージン値（出力信号Ａ＝１、出力信号Ｂ＝０）を得ることができる。

なお、この場合、例えば、トリミングコード１１の場合においても、「出力信号Ａ＝１、出力信号Ｂ＝０」となるが、先にトリミングコード１０で設定されるので、出力電圧が低くなりすぎることは回避できる。

また、例えば、遅延素子２における上限値βを小さくして、トリミングコード００の場合に１．０クロックの遅延、トリミングコード０１の場合に２．０クロック、トリミングコード１０の場合に３．０クロックの遅延とした場合、図３に示すトリミングコード１０での電圧値では、まだ、「出力信号Ａ＝１、出力信号Ｂ＝１」の状態となり、その後のトリミングコード１１の電圧値まで低くなった時点で、「出力信号Ａ＝０、出力信号Ｂ＝１」の状態となり、設定完了する。

なお、図３の説明では、トリミングコード「０Ｈ」は、後述のトリミングコード「１Ｈ」、トリミングコード「２Ｈ」よりも、定電圧回路５の出力電圧ＶＤＤＬを高くする設定とし、順次に出力電圧ＶＤＤＬを低くして遅延素子１，２の遅延量の差を増加させることで、適切な動作マージンを特定するよう制御しているが、逆に、定電圧回路５の出力電圧ＶＤＤＬを低くい設定から順次に高くして遅延素子１，２の遅延量の差を低減させることで、適切な動作マージンを特定するよう制御しても良い。

図１においては、周波数は固定で、定電圧回路５の出力電圧ＶＤＤＬを調整することで、動作マージン制御回路を備えたデバイスを構成するトランジスタの閾値Ｖｔのばらつきや温度変化があっても、一定の動作マージンを保持できる例を説明したが、以下の図４に示す構成により、定電圧回路の出力電圧ＶＤＤＬを固定して、動作周波数を調整することで、同様に、一定の動作マージンを保持することも可能である。

次に、図４を用いて別の実施の形態例について説明する。

図４においては、本実施の形態に係る動作マージン制御回路の他の構成を示しており、遅延素子（図中、「Ｄｅｌａｙ素子４１，４２」と記載）４１，４２、比較回路４３、トリミング制御回路４４、発振回路４５、トリミングタイミング制御回路４６を設けた構成となっている。

なお、遅延素子４１，４２は本発明に係る第１、第２の遅延部に相当し、比較回路４３は本発明に係る比較部に相当し、トリミング制御回路４４は本発明に係るトリミング制御部に相当し、発振回路４５は本発明に係る発振部に相当し、トリミングタイミング制御回路４６は本発明に係るタイミング制御部と調整部に相当する。

このように、本実施形態では、図１に示した動作マージン制御回路における定電圧回路５の代わりに、発振回路４５を設けた構成であり、トリミング制御回路４４は、遅延素子４１，４２に対して入力信号Ｃを入力すると共に、比較回路４３及びトリミングタイミング制御回路４６から出力される信号を入力して発振回路４５に出力するトリミングコードの値を特定する。また、発振回路４５から出力されるクロック信号が遅延素子４１，４２の動作用クロックとして用いられる。

このような構成からなる動作マージン制御回路では、発振回路４５において、トリミング制御回路４４から入力されたトリミングコードに応じた周波数値のクロック信号を生成して出力し、遅延素子４１，４２においては、発振回路４５から出力されるクロック信号の周波数の変化に応じて入力信号Ｃを各々異なる遅延量で遅延させた第１、第２の遅延信号を出力する。

比較回路４３では、遅延素子４１，４２から出力される第１、第２の遅延信号の遅延量の差を求め、求めた差が予め最適なマージン値として定められた目標値になったときに一致信号を出力する。

また、トリミングタイミング制御回路４６は、トリミング制御回路４４が生成するトリミングコードを予め定められた時間間隔Ｔ１で変化させて発振回路４５が出力するクロック信号の周波数を変化させると共に、比較回路４３から一致信号が出力されるとトリミングコードの変化及び定電圧の変化を停止させ、かつ、時間間隔Ｔ１でトリミングコードを変化させる動作を、予め定められた時間周期Ｔ２で繰り返す。

なお、図１における定電圧回路５を併設した構成としても良い。

本例における遅延素子４１は、発振回路４５から出力されるクロック信号を動作用クロックとして用いる図示していないマイクロコントローラ等の半導体装置（デバイス）におけるクリティカルパスの値に予め定められた下限値αを加算した値以上で遅延させ、遅延素子４２は、クリティカルパスの値に予め定められた上限値βを加算した値以上で遅延させる。

また、本例では、図示していない外部からの切替信号に基づいて、タイミング制御回路４４による発振回路４５が出力するクロック信号の周波数の変化を、順次に高くする第１のモードと順次に低くする第２のモードとに切り替える。

また、本例では、遅延素子４１，４２は、デバイス（半導体装置）に設けられたトランジスタと同等のトランジスタを１以上設けてなり、それぞれの遅延値（第１，第２の遅延信号の遅延量）は、当該トランジスタの段数、またはディメンジョンで、図２で説明した内容と同様にして調整している。

このような構成からなる本例の動作マージン制御回路の動作は、図３を用いて説明したものと同様であり、ここでの詳細な説明は行なわず、図５，図６のフローチャートを用いて説明する。

図５を用いて図１における動作マージン制御回路の動作を説明する。まず定電圧回路５により、トリミング制御回路４から入力されたトリミングコードに応じた値の定電圧を生成して出力する（ステップＳ１０２）。

次に、遅延素子１，２により、定電圧回路５から出力される電圧の変化に応じて入力信号Ｃを各々異なる遅延量で遅延させた第１、第２の遅延信号としての出力信号Ａ，Ｂを出力する（ステップＳ１０４）。

また、比較回路３により、遅延素子１，２から出力される出力信号Ａ，Ｂの遅延量の差を求め、求めた差が予め定められた目標値に一致するか否かを判別して（ステップＳ１０６）、一致しなければ、予め定められた時間間隔Ｔ１後に、トリミングタイミング制御回路６により、トリミング制御回路４が生成するトリミングコードを変化させて（ステップＳ１０８）、ステップＳ１０２の動作に戻る。

ステップＳ１０６において一致しているとの判別結果であれば一致信号Ｄを出力し（ステップＳ１１０）、１秒間待機した後（ステップＳ１１２）。ステップＳ１０２の動作に戻る。

次に図６を用いて図４における動作マージン制御回路の動作を説明する。まず発振回路４５により、トリミング制御回路４４から入力されたトリミングコードに応じた周波数値のクロック信号を生成して出力する（ステップＳ２０２）。

次に、遅延素子４１，４２により、発振回路４５から出力されるクロック信号の周波数の変化に応じて入力信号Ｃを各々異なる遅延量で遅延させた第１、第２の遅延信号としての出力信号Ａ，Ｂを出力する（ステップＳ２０４）。

また、比較回路４３により、遅延素子４１，４２から出力される出力信号Ａ，Ｂの遅延量の差を求め、求めた差が予め定められた目標値に一致するか否かを判別して（ステップＳ２０６）、一致しなければ、予め定められた時間間隔Ｔ１後に、トリミングタイミング制御回路４６により、トリミング制御回路４４が生成するトリミングコードを変化させて（ステップＳ２０８）、ステップＳ２０２の動作に戻る。

ステップＳ２０６において一致しているとの判別結果であれば一致信号Ｄを出力し（ステップＳ２１０）、１秒間待機した後（ステップＳ２１２）。ステップＳ２０２の動作に戻る。

次に、別の実施の形態例として、図１と図４に示した動作マージン制御回路を用いた半導体装置、及びその半導体装置を設けた電子機器について図７を用いて説明する。

図７においては、電子機器としての火災警報器７０の構成が示されており、火災警報器７０の全体の動作制御を行なう制御部（マイクロコントローラ）７１が、半導体装置として一体化されたマイクロコントローラで構成され、制御部（マイクロコントローラ）７１には、センサ７３、スピーカ７４が接続されており、センサ７３での検知信号が制御部（マイクロコントローラ）７１に入力されると、制御部（マイクロコントローラ）７１はスピーカ７４から、センサ７３の検知結果を示す音声情報を出力させる。

制御部（マイクロコントローラ）７１には、ＣＰＵ（中央処理装置）７１ａ、メモリ７１ｂ、及び検出部７１ｃと共に、図１と図４において示された動作マージン制御回路を構成する定電圧回路７１ｄ、発振回路７１ｅ、及びトリミングコード調整回路７１ｆが設けられており、メモリ７１ｂに記憶されたプログラムに基づくＣＰＵ７１ａのコンピュータ処理により、検出部７１ｃ、定電圧回路７１ｄ、発振回路７１ｅ、及びトリミングコード調整回路７１ｆの動作が制御される。

トリミングコード調整回路７１ｆは、図１における遅延素子１，２、比較回路３、トリミング制御回路４、トリミングタイミング制御回路６、もしくは、図４における遅延素子４１，４２、比較回路４３、トリミング制御回路４４、トリミングタイミング制御回路４６のいずれか一方の機能として動作し、その機能の切替は、図示していない切替スイッチ等を介して行なわれる。

例えば、定電圧回路７１ｄを用いた動作マージン制御を行なう場合には、図１における遅延素子１，２、比較回路３、トリミング制御回路４、トリミングタイミング制御回路６としての機能で動作し、発振回路７１ｅを用いた動作マージン制御を行なう場合には、図４における遅延素子４１，４２、比較回路４３、トリミング制御回路４４、トリミングタイミング制御回路４６としての機能で動作する。

トリミングコード調整回路７１ｆは、当該火災警報器７０が設置された状態で、１秒間隔で、図３で示した動作を繰り返して、定電圧回路７１ｄの出力電圧値もしくは発振回路７１ｅのクロック信号の周波数を調整し、調整完了後には、ＣＰＵ７１ａが、定電圧回路７１ｄの出力電圧及び発振回路７１ｅからの発振信号に基づき、検出部７１ｃの動作を制御する。

そして、検出部７１ｃは、センサ７３からの入力信号に基づいて、火災の発生を検出し、ＣＰＵ７１ａは、検出部７１ｃからの検出結果に基づいて、スピーカ７４を介して、火災の発生を通知する。

以上、各図を用いて説明したように、本例の動作マージン制御回路は、例えば図１に示すように、トリミング制御回路４から入力されたトリミングコードに応じた値の定電圧を生成して出力する定電圧回路５と、定電圧回路５から出力される電圧の変化に応じて入力信号を各々異なる遅延量で遅延させた第１、第２の遅延信号としての出力信号Ａ，Ｂを出力する遅延素子線１，２と、遅延素子１，２から出力される出力信号Ａ，Ｂの遅延量の差を求め、求めた差が予め定められた目標値になったときに一致信号Ｄを出力する比較回路３と、トリミング制御回路４が生成するトリミングコードを予め定められた時間間隔Ｔ１で変化させて定電圧回路５が出力する定電圧を変化させると共に、比較回路３から一致信号Ｄが出力されるとトリミングコードの変化及び定電圧の変化を停止させ、さらに、トリミング制御回路４の時間間隔Ｔ１でトリミングコードを変化させる動作を、予め定められた時間周期Ｔ２、すなわち１秒周期で繰り返させるトリミングタイミング制御回路６と、を備えた構成とする。

あるいは、図４に示すように、トリミング制御回路４４から入力されたトリミングコードに応じた周波数のクロック信号を生成して出力する発振回路４５と、発振回路４５から出力されるクロック信号の周波数の変化に応じて入力信号を各々異なる遅延量で遅延させた第１、第２の遅延信号としての出力信号Ａ，Ｂを出力する遅延素子４１，４２と、遅延素子４１，４２から出力される出力信号Ａ，Ｂの遅延量の差を求め、求めた差が予め定められた目標値になったときに一致信号を出力する比較回路４３と、トリミング制御回路４４が生成するトリミングコードを予め定められた時間間隔Ｔ１で変化させて発振回路４５が出力するクロック信号の周波数を変化させると共に、比較回路４３から一致信号Ｄが出力されるとトリミングコードの変化及びクロック信号の周波数の変化を停止させ、さらに、トリミング制御回路４４の時間間隔Ｔ１でトリミングコードを変化させる動作を、予め定められた時間周期Ｔ２で繰り返させるトリミングタイミング制御回路４６と、を備えた構成とする。

そして、本例の半導体装置としての制御部（マイクロコントローラ）は、このような動作マージン制御回路と、当該動作マージン制御回路の動作制御を行なう中央処理装置（ＣＰＵ）と、を備え、例えば、火災警報器等の電子機器に設けられる。

このような構成からなる動作マージン制御回路によれば、定電圧回路やクロック発振回路を備えたデバイスを構成するトランジスタの製造ばらつきや、当該デバイスが設けられた電子機器の実際の使用環境に合わせて、当該デバイスの動作マージンを確保することができるので、トランジスタの製造ばらつきや、当該デバイスが設けられた電子機器の実際の使用環境の変化に影響されることなく、当該デバイス及び電子機器を安定して動作させることが可能となる。

なお、本発明は、図１〜図７を用いて説明した例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。例えば、図３で示した例では、２ビットのトリミング信号に基づく構成としているが、４ビット、８ビット等、より高精度なトリミング制御を行なう発振周波数調整回路にも適用可能である。

また、本例では、入力信号Ｃをトリミング制御回路４，４４から遅延素子１，２，４１，４２へ入力する構成としているが、トリミング制御回路４，４４から定電圧回路５あるいは発振回路４５へのトリミングコードの出力に合わせて、入力信号Ｃを遅延素子１，４１，４２へ入力するものであれば、別の回路から入力する構成としても良い。

また、このような動作マージン制御回路を備えた半導体装置としての制御部（マイクロコントローラ）は、火災警報器以外の例えば携帯電話等の電子機器にも設けることができる。

１，２，４１，４２ 遅延素子
３，４３ 比較回路
４，４４ トリミング制御回路
５ 定電圧回路
６，４６ トリミングタイミング制御回路
４５ 発振回路
７０ 火災警報器
７１ 制御部（マイクロコントローラ）
７１ａ ＣＰＵ
７１ｂ メモリ
７１ｃ 検出部
７１ｄ 定電圧回路
７１ｅ 発振回路
７１ｆ トリミングコード調整回路
７３ センサ
７４ スピーカ
８０ 半導体デバイス
８１ トリミング制御回路
８２ 定電圧回路
８３ａ〜８３ｃ 外部端子

Claims (13)

1. トリミング制御部から入力されたトリミングコードに応じた値の定電圧を生成して出力する定電圧部と、
   前記定電圧部から出力される電圧の変化に応じて入力信号を予め定められた第１の遅延量で遅延させた第１の遅延信号を出力する第１の遅延部と、
   前記定電圧部から出力される電圧の変化に応じて前記入力信号を予め定められた前記第１の遅延量と異なる第２の遅延量で遅延させた第２の遅延信号を出力する第２の遅延部と、
   前記第１の遅延信号の遅延量と前記第２の遅延信号の遅延量との差を求め、求めた差が予め定められた動作マージンの目標値になったときに一致信号を出力する比較部と、
   前記トリミング制御部が生成するトリミングコードを予め定められた時間間隔で変化させて前記定電圧部が出力する定電圧を変化させると共に、前記比較部から前記一致信号が出力されると前記トリミングコードの変化及び前記定電圧の変化を停止させるタイミング制御部と、
   前記タイミング制御部により前記トリミング制御部を前記時間間隔で前記トリミングコードを変化させる動作を、予め定められた時間周期で繰り返させる調整部と、
   を備えた動作マージン制御回路。
2. トリミング制御部から入力されたトリミングコードに応じた値の定電圧を生成して出力する定電圧部と、
   前記定電圧部から出力される電圧の変化に応じて入力信号を予め定められた第１の遅延量で遅延させた第１の遅延信号を出力する第１の遅延部と、
   前記定電圧部から出力される電圧の変化に応じて前記入力信号を予め定められた前記第１の遅延量と異なる第２の遅延量で遅延させた第２の遅延信号を出力する第２の遅延部と、
   前記第１の遅延信号の遅延量と前記第２の遅延信号の遅延量との差を求め、求めた差が予め定められた目標値になったときに一致信号を出力する比較部と、
   前記トリミング制御部が生成するトリミングコードを予め定められた時間間隔で変化させて前記定電圧部が出力する定電圧を変化させると共に、前記比較部から前記一致信号が出力されると前記トリミングコードの変化及び前記定電圧の変化を停止させるタイミング制御部と、
   前記タイミング制御部により前記トリミング制御部を前記時間間隔で前記トリミングコードを変化させる動作を、予め定められた時間周期で繰り返させる調整部と、
   を備え、
   前記第１の遅延部は、前記定電圧部が備えられ該定電圧部から出力される定電圧を電源電圧として用いる半導体装置におけるクリティカルパスの値に予め定められた下限値αを加算した値以上で遅延させ、
   前記第２の遅延部は、前記クリティカルパスの値に予め定められた上限値βを加算した値以上で遅延させる動作マージン制御回路。
3. 第２のトリミング制御部から入力されたトリミングコードに応じた周波数のクロック信号を生成して出力する発振部
   を備えた請求項１又は２記載の動作マージン制御回路。
4. 前記第１、第２の遅延部は、前記半導体装置に設けられたトランジスタと同等のトランジスタを１以上設けてなる
   請求項２に記載の動作マージン制御回路。
5. 外部からの切替信号に基づいて、前記タイミング制御部による前記定電圧部が出力する定電圧の変化を、電圧を上昇させる第１のモードと降下させる第２のモードとに切り替える切替部
   を備えた請求項１から請求項４のいずれか１項に記載の動作マージン制御回路。
6. トリミング制御部から入力されたトリミングコードに応じた周波数のクロック信号を生成して出力する発振部と、
   前記発振部から出力されるクロック信号の周波数の変化に応じて入力信号を予め定められた第１の遅延量で遅延させた第１の遅延信号を出力する第１の遅延部と、
   前記発振部から出力されるクロック信号の周波数の変化に応じて前記入力信号を予め定められた前記第１の遅延量と異なる第２の遅延量で遅延させた第２の遅延信号を出力する第２の遅延部と、
   前記第１の遅延信号の遅延量と前記第２の遅延信号の遅延量との差を求め、求めた差が予め定められた動作マージンの目標値になったときに一致信号を出力する比較部と、
   前記トリミング制御部が生成するトリミングコードを予め定められた時間間隔で変化させて前記発振部が出力するクロック信号の周波数を変化させると共に、前記比較部から前記一致信号が出力されると前記トリミングコードの変化及び前記クロック信号の周波数の変化を停止させるタイミング制御部と、
   前記タイミング制御部により前記トリミング制御部を前記時間間隔で前記トリミングコードを変化させる動作を、予め定められた時間周期で繰り返させる調整部と、
   を備えた動作マージン制御回路。
7. トリミング制御部から入力されたトリミングコードに応じた周波数のクロック信号を生成して出力する発振部と、
   前記発振部から出力されるクロック信号の周波数の変化に応じて入力信号を予め定められた第１の遅延量で遅延させた第１の遅延信号を出力する第１の遅延部と、
   前記発振部から出力されるクロック信号の周波数の変化に応じて前記入力信号を予め定められた前記第１の遅延量と異なる第２の遅延量で遅延させた第２の遅延信号を出力する第２の遅延部と、
   前記第１の遅延信号の遅延量と前記第２の遅延信号の遅延量との差を求め、求めた差が予め定められた目標値になったときに一致信号を出力する比較部と、
   前記トリミング制御部が生成するトリミングコードを予め定められた時間間隔で変化させて前記発振部が出力するクロック信号の周波数を変化させると共に、前記比較部から前記一致信号が出力されると前記トリミングコードの変化及び前記クロック信号の周波数の変化を停止させるタイミング制御部と、
   前記タイミング制御部により前記トリミング制御部を前記時間間隔で前記トリミングコードを変化させる動作を、予め定められた時間周期で繰り返させる調整部と、
   を備え、
   前記第１の遅延部は、前記発振部が備えられ該発振部から出力されるクロック信号をシステムクロックとして用いる半導体装置におけるクリティカルパスの値に予め定められた下限値αを加算した値以上で遅延させ、
   前記第２の遅延部は、前記クリティカルパスの値に予め定められた上限値βを加算した値以上で遅延させる動作マージン制御回路。
8. 前記第１、第２の遅延部は、前記半導体装置に設けられたトランジスタと同等のトランジスタを１以上設けてなる
   請求項７記載の動作マージン制御回路。
9. 外部からの切替信号に基づいて、前記タイミング制御部による前記発振部が出力するクロック信号の周波数の変化を、周波数を順次に高くする第１のモードと順次に低くする第２のモードとに切り替える切替部
   を備えた請求項６から請求項８のいずれか１項に記載の動作マージン制御回路。
10. 請求項１から請求項９のいずれか１項に記載の動作マージン制御回路と、該動作マージン制御回路の動作制御を含むプログラムに基づく処理を行う中央処理装置と、
    を備えた半導体装置。
11. 請求項１０に記載の半導体装置を備えた電子機器。
12. 定電圧部により、トリミング制御部から入力されたトリミングコードに応じた値の定電圧を生成して出力する定電圧出力ステップと、
    第１の遅延部により、前記定電圧部から出力される電圧の変化に応じて入力信号を予め定められた第１の遅延量で遅延させた第１の遅延信号を出力する第１の遅延ステップと、
    第２の遅延部により、前記定電圧部から出力される電圧の変化に応じて前記入力信号を予め定められた前記第１の遅延量と異なる第２の遅延量で遅延させた第２の遅延信号を出力する第２の遅延ステップと、
    比較部により、前記第１の遅延信号の遅延量と前記第２の遅延信号の遅延量との差を求め、求めた差が予め定められた動作マージンの目標値になったときに一致信号を出力する比較ステップと、
    前記求めた差が予め定められた動作マージンの目標値でなければ、タイミング制御部により、前記トリミング制御部が生成するトリミングコードを予め定められた時間間隔で変化させて前記定電圧部が出力する定電圧を変化させると共に、前記比較部から前記一致信号が出力されると前記トリミングコードの変化及び前記定電圧の変化を停止させるタイミング制御ステップと、
    調整部により、前記タイミング制御部による前記トリミング制御部の前記時間間隔での前記トリミングコードを変化させる動作を、予め定められた時間周期で繰り返させる調整ステップと、
    を含む動作マージン制御方法。
13. 発振部により、トリミング制御部から入力されたトリミングコードに応じた周波数のクロック信号を生成して出力する発振ステップと、
    第１の遅延部により、前記発振部から出力されるクロック信号の周波数の変化に応じて入力信号を予め定められた第１の遅延量で遅延させた第１の遅延信号を出力する第１の遅延ステップと、
    第２の遅延部により、前記発振部から出力されるクロック信号の周波数の変化に応じて前記入力信号を予め定められた前記第１の遅延量と異なる第２の遅延量で遅延させた第２の遅延信号を出力する第２の遅延ステップと、
    比較部により、前記第１の遅延信号の遅延量と前記第２の遅延信号の遅延量との差を求め、求めた差が予め定められた動作マージンの目標値になったときに一致信号を出力する比較ステップと、
    前記求めた差が予め定められた動作マージンの目標値でなければ、タイミング制御部により、前記トリミング制御部が生成するトリミングコードを予め定められた時間間隔で変化させて前記発振部が出力するクロック信号の周波数を変化させると共に、前記比較部から前記一致信号が出力されると前記トリミングコードの変化及び前記クロック信号の周波数の変化を停止させるタイミング制御ステップと、
    調整部により、前記タイミング制御部による前記トリミング制御部の前記時間間隔での前記トリミングコードを変化させる動作を、予め定められた時間周期で繰り返させる調整ステップと、
    を含む動作マージン制御方法。