JP2013211416A - 動作マージン制御回路、半導体装置、電子機器、及び動作マージン制御方法 - Google Patents
動作マージン制御回路、半導体装置、電子機器、及び動作マージン制御方法 Download PDFInfo
- Publication number
- JP2013211416A JP2013211416A JP2012080712A JP2012080712A JP2013211416A JP 2013211416 A JP2013211416 A JP 2013211416A JP 2012080712 A JP2012080712 A JP 2012080712A JP 2012080712 A JP2012080712 A JP 2012080712A JP 2013211416 A JP2013211416 A JP 2013211416A
- Authority
- JP
- Japan
- Prior art keywords
- delay
- unit
- trimming
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】トリミング制御回路4から入力されたトリミングコードに応じた値の定電圧を生成して出力する定電圧回路5と、出力電圧の変化に応じて入力信号を各々異なる遅延量で遅延させて出力信号A,Bを出力する遅延素子線1,2と、出力信号A,Bの遅延量の差を求め、その差が目標値になったときに一致信号Dを出力する比較回路3と、トリミングコードを予め定められた時間間隔T1で変化させて出力電圧を変化させると共に、一致信号Dが出力されるとトリミングコードの変化及び定電圧の変化を停止させ、さらに、トリミング制御回路4の時間間隔T1でトリミングコードを変化させる動作を1秒周期で繰り返させるトリミングタイミング制御回路6と、を備える。
【選択図】図1
Description
3,43 比較回路
4,44 トリミング制御回路
5 定電圧回路
6,46 トリミングタイミング制御回路
45 発振回路
70 火災警報器
71 制御部(マイクロコントローラ)
71a CPU
71b メモリ
71c 検出部
71d 定電圧回路
71e 発振回路
71f トリミングコード調整回路
73 センサ
74 スピーカ
80 半導体デバイス
81 トリミング制御回路
82 定電圧回路
83a〜83c 外部端子
Claims (13)
- トリミング制御部から入力されたトリミングコードに応じた値の定電圧を生成して出力する定電圧部と、
前記定電圧部から出力される電圧の変化に応じて入力信号を予め定められた第1の遅延量で遅延させた第1の遅延信号を出力する第1の遅延部と、
前記定電圧部から出力される電圧の変化に応じて前記入力信号を予め定められた前記第1の遅延量と異なる第2の遅延量で遅延させた第2の遅延信号を出力する第2の遅延部と、
前記第1の遅延信号の遅延量と前記第2の遅延信号の遅延量との差を求め、求めた差が予め定められた目標値になったときに一致信号を出力する比較部と、
前記トリミング制御部が生成するトリミングコードを予め定められた時間間隔で変化させて前記定電圧部が出力する定電圧を変化させると共に、前記比較部から前記一致信号が出力されると前記トリミングコードの変化及び前記定電圧の変化を停止させるタイミング制御部と、
前記タイミング制御部により前記トリミング制御部を前記時間間隔で前記トリミングコードを変化させる動作を、予め定められた時間周期で繰り返させる調整部と、
を備えた動作マージン制御回路。 - 第2のトリミング制御部から入力されたトリミングコードに応じた周波数のクロック信号を生成して出力する発振部
を備えた請求項1記載の動作マージン制御回路。 - 前記第1の遅延部は、前記定電圧部が備えられ該定電圧部から出力される定電圧を電源電圧として用いる半導体装置におけるクリティカルパスの値に予め定められた下限値αを加算した値以上で遅延させ、
前記第2の遅延部は、前記クリティカルパスの値に予め定められた上限値βを加算した値以上で遅延させる
請求項1または請求項2記載の動作マージン制御回路。 - 前記第1、第2の遅延部は、前記半導体装置に設けられたトランジスタと同等のトランジスタを1以上設けてなる
請求項1から請求項3のいずれか1項に記載の動作マージン制御回路。 - 外部からの切替信号に基づいて、前記タイミング制御部による前記定電圧部が出力する定電圧の変化を、電圧を上昇させる第1のモードと降下させる第2のモードとに切り替える切替部
を備えた請求項1から請求項4のいずれか1項に記載の動作マージン制御回路。 - トリミング制御部から入力されたトリミングコードに応じた周波数のクロック信号を生成して出力する発振部と、
前記発振部から出力されるクロック信号の周波数の変化に応じて入力信号を予め定められた第1の遅延量で遅延させた第1の遅延信号を出力する第1の遅延部と、
前記発振部から出力されるクロック信号の周波数の変化に応じて前記入力信号を予め定められた前記第1の遅延量と異なる第2の遅延量で遅延させた第2の遅延信号を出力する第2の遅延部と、
前記第1の遅延信号の遅延量と前記第2の遅延信号の遅延量との差を求め、求めた差が予め定められた目標値になったときに一致信号を出力する比較部と、
前記トリミング制御部が生成するトリミングコードを予め定められた時間間隔で変化させて前記発振部が出力するクロック信号の周波数を変化させると共に、前記比較部から前記一致信号が出力されると前記トリミングコードの変化及び前記クロック信号の周波数の変化を停止させるタイミング制御部と、
前記タイミング制御部により前記トリミング制御部を前記時間間隔で前記トリミングコードを変化させる動作を、予め定められた時間周期で繰り返させる調整部と、
を備えた動作マージン制御回路。 - 前記第1の遅延部は、前記発振部が備えられ該発振部から出力されるクロック信号をシステムクロックとして用いる半導体装置におけるクリティカルパスの値に予め定められた下限値αを加算した値以上で遅延させ、
前記第2の遅延部は、前記クリティカルパスの値に予め定められた上限値βを加算した値以上で遅延させる
請求項6記載の動作マージン制御回路。 - 前記第1、第2の遅延部は、前記半導体装置に設けられたトランジスタと同等のトランジスタを1以上設けてなる
請求項6または請求項7記載の動作マージン制御回路。 - 外部からの切替信号に基づいて、前記タイミング制御部による前記発振部が出力するクロック信号の周波数の変化を、周波数を順次に高くする第1のモードと順次に低くする第2のモードとに切り替える切替部
を備えた請求項6から請求項8のいずれか1項に記載の動作マージン制御回路。 - 請求項1から請求項9のいずれか1項に記載の動作マージン制御回路と、該動作マージン制御回路の動作制御を含むプログラムに基づく処理を行う中央処理装置と、
を備えた半導体装置。 - 請求項10に記載の半導体装置を備えた電子機器。
- 定電圧部により、トリミング制御部から入力されたトリミングコードに応じた値の定電圧を生成して出力する定電圧出力ステップと、
第1の遅延部により、前記定電圧部から出力される電圧の変化に応じて入力信号を予め定められた第1の遅延量で遅延させた第1の遅延信号を出力する第1の遅延ステップと、
第2の遅延部により、前記定電圧部から出力される電圧の変化に応じて前記入力信号を予め定められた前記第1の遅延量と異なる第2の遅延量で遅延させた第2の遅延信号を出力する第2の遅延ステップと、
比較部により、前記第1の遅延信号の遅延量と前記第2の遅延信号の遅延量との差を求め、求めた差が予め定められた目標値になったときに一致信号を出力する比較ステップと、
前記求めた差が予め定められた目標値でなければ、タイミング制御部により、前記トリミング制御部が生成するトリミングコードを予め定められた時間間隔で変化させて前記定電圧部が出力する定電圧を変化させると共に、前記比較部から前記一致信号が出力されると前記トリミングコードの変化及び前記定電圧の変化を停止させるタイミング制御ステップと、
調整部により、前記タイミング制御部による前記トリミング制御部の前記時間間隔での前記トリミングコードを変化させる動作を、予め定められた時間周期で繰り返させる調整ステップと、
を含む動作マージン制御方法。 - 発振部により、トリミング制御部から入力されたトリミングコードに応じた周波数のクロック信号を生成して出力する発振ステップと、
第1の遅延部により、前記発振部から出力されるクロック信号の周波数の変化に応じて入力信号を予め定められた第1の遅延量で遅延させた第1の遅延信号を出力する第1の遅延ステップと、
第2の遅延部により、前記発振部から出力されるクロック信号の周波数の変化に応じて前記入力信号を予め定められた前記第1の遅延量と異なる第2の遅延量で遅延させた第2の遅延信号を出力する第2の遅延ステップと、
比較部により、前記第1の遅延信号の遅延量と前記第2の遅延信号の遅延量との差を求め、求めた差が予め定められた目標値になったときに一致信号を出力する比較ステップと、
前記求めた差が予め定められた目標値でなければ、タイミング制御部により、前記トリミング制御部が生成するトリミングコードを予め定められた時間間隔で変化させて前記発振部が出力するクロック信号の周波数を変化させると共に、前記比較部から前記一致信号が出力されると前記トリミングコードの変化及び前記クロック信号の周波数の変化を停止させるタイミング制御ステップと、
調整部により、前記タイミング制御部による前記トリミング制御部の前記時間間隔での前記トリミングコードを変化させる動作を、予め定められた時間周期で繰り返させる調整ステップと、
を含む動作マージン制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012080712A JP5997476B2 (ja) | 2012-03-30 | 2012-03-30 | 動作マージン制御回路、半導体装置、電子機器、及び動作マージン制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012080712A JP5997476B2 (ja) | 2012-03-30 | 2012-03-30 | 動作マージン制御回路、半導体装置、電子機器、及び動作マージン制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013211416A true JP2013211416A (ja) | 2013-10-10 |
JP5997476B2 JP5997476B2 (ja) | 2016-09-28 |
Family
ID=49529006
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012080712A Active JP5997476B2 (ja) | 2012-03-30 | 2012-03-30 | 動作マージン制御回路、半導体装置、電子機器、及び動作マージン制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5997476B2 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10229167A (ja) * | 1996-12-11 | 1998-08-25 | Akumosu Kk | 基準電圧出力半導体装置、それを用いた水晶発振器及びその水晶発振器の製造方法 |
JP2000216338A (ja) * | 1999-01-20 | 2000-08-04 | Sony Corp | 電源電圧制御装置 |
JP2003060052A (ja) * | 2001-08-10 | 2003-02-28 | Sony Corp | 半導体装置 |
JP2005141757A (ja) * | 2003-11-07 | 2005-06-02 | Hewlett-Packard Development Co Lp | クロック信号を動的に変化させるためのシステムおよび方法 |
JP2008293206A (ja) * | 2007-05-23 | 2008-12-04 | Oki Electric Ind Co Ltd | 半導体集積回路装置 |
JP2010524101A (ja) * | 2007-04-10 | 2010-07-15 | インターナショナル・ビジネス・マシーンズ・コーポレーション | デジタル・システムの信頼性を監視する方法、及びそのシステム |
WO2011122365A1 (ja) * | 2010-03-29 | 2011-10-06 | 日本電気株式会社 | 半導体集積回路の経年劣化診断回路および経年劣化診断方法 |
-
2012
- 2012-03-30 JP JP2012080712A patent/JP5997476B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10229167A (ja) * | 1996-12-11 | 1998-08-25 | Akumosu Kk | 基準電圧出力半導体装置、それを用いた水晶発振器及びその水晶発振器の製造方法 |
JP2000216338A (ja) * | 1999-01-20 | 2000-08-04 | Sony Corp | 電源電圧制御装置 |
JP2003060052A (ja) * | 2001-08-10 | 2003-02-28 | Sony Corp | 半導体装置 |
JP2005141757A (ja) * | 2003-11-07 | 2005-06-02 | Hewlett-Packard Development Co Lp | クロック信号を動的に変化させるためのシステムおよび方法 |
JP2010524101A (ja) * | 2007-04-10 | 2010-07-15 | インターナショナル・ビジネス・マシーンズ・コーポレーション | デジタル・システムの信頼性を監視する方法、及びそのシステム |
JP2008293206A (ja) * | 2007-05-23 | 2008-12-04 | Oki Electric Ind Co Ltd | 半導体集積回路装置 |
WO2011122365A1 (ja) * | 2010-03-29 | 2011-10-06 | 日本電気株式会社 | 半導体集積回路の経年劣化診断回路および経年劣化診断方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5997476B2 (ja) | 2016-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8390367B1 (en) | Ensuring minimum gate speed during startup of gate speed regulator | |
US9122483B2 (en) | Adaptive voltage scaling method, chip, and system | |
US9772670B2 (en) | Power-control devices | |
KR101564900B1 (ko) | 적응형 전압 스케일링 시스템 및 방법 | |
US8278986B2 (en) | Trimming of a pseudo-closed loop programmable delay line | |
WO2007034540A1 (ja) | 電源電圧調整装置 | |
TW201334422A (zh) | 振盪器之自動修整方法及使用該方法之半導體裝置 | |
JP6438429B2 (ja) | 発振器をベースとする周波数ロックループ | |
JP5997476B2 (ja) | 動作マージン制御回路、半導体装置、電子機器、及び動作マージン制御方法 | |
US10965292B1 (en) | Delay-locked loop device and operation method therefor | |
US20190103801A1 (en) | Voltage regulator circuitry including module for switching frequency self-optimization | |
TWI613670B (zh) | 具有輸入電路的記憶體裝置以及記憶體裝置的操作方法 | |
US8621257B2 (en) | Device for powering an electronic circuit, in particular a digital circuit, and associated method | |
KR20160048503A (ko) | 반도체 장치 및 이를 포함하는 반도체 시스템 | |
KR20060104904A (ko) | 온도 보상 셀프 리프레쉬 회로 | |
CN111209712B (zh) | 一种获取晶体振荡器工作电压的系统、方法、芯片 | |
US8907732B2 (en) | Oscillation frequency regulating circuit and method | |
KR100537200B1 (ko) | 퓨즈 박스 및 이를 구비한 반도체 메모리 소자 및 그 세팅방법 | |
KR20160023185A (ko) | 내부 전압 조정 장치 및 내부 전압 조정 시스템 | |
JP2006303764A (ja) | 温度補償発振回路の温度補償方法、温度補償発振回路、圧電デバイスおよび電子機器 | |
US8885438B1 (en) | Startup circuit detecting stable system clock | |
KR20150051471A (ko) | 반도체 장치 및 그의 구동방법 | |
CN109283966B (zh) | 一种时钟电路及终端 | |
JP2011109161A (ja) | 温度補償型発振装置、温度補償方法及び温度補償プログラム | |
KR20100089547A (ko) | 내부 전압을 발생하는 반도체 장치 및 그 장치를 포함하는 메모리 시스템 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150310 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160426 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160510 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160708 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160809 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160826 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5997476 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |