CN102117094A - 芯片速度自适应技术方案 - Google Patents

芯片速度自适应技术方案 Download PDF

Info

Publication number
CN102117094A
CN102117094A CN200910247958XA CN200910247958A CN102117094A CN 102117094 A CN102117094 A CN 102117094A CN 200910247958X A CN200910247958X A CN 200910247958XA CN 200910247958 A CN200910247958 A CN 200910247958A CN 102117094 A CN102117094 A CN 102117094A
Authority
CN
China
Prior art keywords
chip
speed
scheme
clock
adaptive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910247958XA
Other languages
English (en)
Inventor
张永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FENGZHI (SHANGHAI) NEW ENERGY TECHNOLOGY Co Ltd
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN200910247958XA priority Critical patent/CN102117094A/zh
Publication of CN102117094A publication Critical patent/CN102117094A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

芯片速度自适应技术方案属于芯片设计实现领域，是芯片时钟驱动设计的一种新方法。它解决了传统芯片时钟驱动的局限性：比如芯片的运行速度不会根据自身的特性和外界的环境变化而变化，僵化的采用统一的速度，从而浪费了芯片的速度潜能，并且使芯片在自身或环境条件变恶劣时不容易保持稳定。本项新技术实现的方法是，芯片的时钟不是由固定频率的振荡器驱动，而是由频率随芯片本身的条件和外界环境变化而变化的位于芯片内部的速度自适应振荡器驱动。通过这项技术可以充分发挥每颗芯片的速度潜能，并且提供芯片的稳定性，并且为实现比较灵活的电源或速度管理提供了便利条件。

Description

芯片速度自适应技术方案
技术领域  本技术属于芯片设计实现领域，是实现芯片时钟的一种新方法。这里的芯片是指集成电路，包括全定制集成电路、面向特殊应用的集成电路、门阵列集成电路等。
背景技术  当前传统的芯片逻辑的时钟是由固定频率的振荡器，如石英晶体振荡器，有的可能再通过时钟整理电路变换频率或移相后驱动的。这种传统的时钟驱动方法输出的时钟有一致性好、频率稳定等特点。这样，所有的同型号芯片的工作频率在相同的软件配置下，工作频率是相同的。但实际上，CMOS集成电路的最高运行速度与芯片的生产工艺、工作电压和工作温度相关。同一型号的芯片在真正实际应用中的最高工作频率能力的差异性很大，所以为了保证系统的稳定性，保证系统中一定的运行条件下(如一定的生产工艺变化、工作电压范围和工作温度范围)工作可靠，就只能取在这些条件下所有同型号芯片运行速度的保守值。比如，某型号芯片在-40℃下最高运行速度是700MHz，25℃下最高运行速度能到600MHz，但在85℃下只能运行到500MHz。如果这个型号芯片标称的工作温度范围是-40℃～85℃，那么用传统的时钟设计方法就只能让其工作的500MHz以下才能保证其全温度范围的稳定性。但实际上，大部分应用情况可能是常温(比如25℃左右)，这样就浪费了100Mhz的速度。类似的道理，为了保证工作电压范围(比如1.1V～1.3V)、生产工艺的变化等其他变化条件，相应的保证工作速度都会再打折扣。总之，使用这种传统的时钟设计，最终芯片标称的运行速度大部分情况下可能比正在使用的芯片本身最大能力低很多，是很大的浪费。
发明内容  芯片速度自适应技术解决了上面问题，能最大限度的针对每个不同芯片发挥其能力。其实现方法是这样子的：它的时钟源不是由固定频率的振荡器产生，而是由频率随芯片本身条件和外界环境变化而变化的位于芯片内部的振荡器(下文称之为速度自适应振荡器)产生。速度自适应振荡器是这样实现的：在芯片上，在被驱动电路附近或四周排布一些延迟电路(数字延迟线或模拟延迟线)，延迟电路是由与被驱动电路相同或近似的集成电路工艺组成，延迟电路两端用非门或其他电路对接形成闭环自激振荡。当然在速度自适应振荡器和被驱动电路之间还可以插入一些时钟整理电路。由于速度自适应振荡器的延时电路和被驱动电路是在一个硅片上，用相同或类似的工艺设计的，所以它的振荡速度和被驱动电路的最高运行速度是成固定的比例关系的。也就是说，速度自适应振荡器的振荡频率是和芯片本身的最高运行速度对等或成比例的，条件变好(如电压升高)芯片本身能运行更快，振荡器也就对应的振荡更快。这样，就可以实现不同芯片，或相同芯片在不同环境下运行速度的相应的自动调整，这里称之为自适应，从而充分利用每个芯片本身的潜力。比如，上面“技术背景”章节中的芯片，如果用本项技术设计，就可以实现芯片在25℃运行600Mhz，随着温度的上升，他会自动变慢，随着温度的下降，它自动的变快。运用这项技术除可以充分发挥芯片的速度潜力外，还好许多其他优点：增加了芯片的可靠性，芯片不会在恶劣的环境下死机；扩大了芯片的工作范围(电压、温度等)；为开发更灵活的电源或速度管理提供了便利条件。
附图说明  本说明书有一个附图：附图1，速度自适应技术方案实施例。
具体实施方式  附图1中的电路是速度自适应技术的一个简单实现例子。这个例子中速度自适应振荡器是由五个非门串联组成，它们是和后面被驱动电路是在一颗硅片上，采用相同的工艺库设计的，所以它们和后面的被驱动电路有相同的速度特性。所以这个电路的运行速度就会随生产工艺、电压、温度等特性自动变动，实现芯片速度的自适应。

Claims (1)

1.用于芯片时钟设计的一种速度自适应技术方案，该技术方案的特征是被驱动电路的时钟是由位于同一个芯片内的速度自适应振荡器驱动，两者之间可以有时钟整理电路，所述的速度自适应振荡器是由生产工艺与被驱动电路生产工艺相同或类似的延迟闭环电路实现。
CN200910247958XA 2009-12-31 2009-12-31 芯片速度自适应技术方案 Pending CN102117094A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910247958XA CN102117094A (zh) 2009-12-31 2009-12-31 芯片速度自适应技术方案

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910247958XA CN102117094A (zh) 2009-12-31 2009-12-31 芯片速度自适应技术方案

Publications (1)

Publication Number Publication Date
CN102117094A true CN102117094A (zh) 2011-07-06

Family

ID=44215901

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910247958XA Pending CN102117094A (zh) 2009-12-31 2009-12-31 芯片速度自适应技术方案

Country Status (1)

Country Link
CN (1) CN102117094A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5087842A (en) * 1988-01-06 1992-02-11 Digital Equipment Corporation Delay circuit having one of a plurality of delay lines which may be selected to provide an operation of a ring oscillator
US5561692A (en) * 1993-12-09 1996-10-01 Northern Telecom Limited Clock phase shifting method and apparatus
CN1393992A (zh) * 2001-07-02 2003-01-29 朗迅科技公司 包含反馈回路的延迟补偿电路
CN101013883A (zh) * 2006-02-01 2007-08-08 三星电子株式会社 数据延迟控制电路及方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5087842A (en) * 1988-01-06 1992-02-11 Digital Equipment Corporation Delay circuit having one of a plurality of delay lines which may be selected to provide an operation of a ring oscillator
US5561692A (en) * 1993-12-09 1996-10-01 Northern Telecom Limited Clock phase shifting method and apparatus
CN1393992A (zh) * 2001-07-02 2003-01-29 朗迅科技公司 包含反馈回路的延迟补偿电路
CN101013883A (zh) * 2006-02-01 2007-08-08 三星电子株式会社 数据延迟控制电路及方法

Similar Documents

Publication Publication Date Title
KR100744640B1 (ko) 클럭 드라이버
CN100403656C (zh) 组合传输器
KR100965766B1 (ko) 링 오실레이터와 이를 이용한 멀티 위상 클럭 보정 회로
US7368955B2 (en) Current-balanced logic circuit
KR20090094274A (ko) 공진-클럭된 시스템을 위한 클럭 분배 네트워크 구조
JP3732022B2 (ja) Ｄフリップフロップ
US10382020B2 (en) Ultra-low power static state flip flop
US20080001628A1 (en) Level conversion circuit
JP2010200318A (ja) 混成信号回路のデジタル式プログラム可能な最適化のための方法
KR20120061564A (ko) 전압 공급 회로 및 방법
US8004314B2 (en) Semiconductor device
CN102117094A (zh) 芯片速度自适应技术方案
TWI658697B (zh) 資料閂鎖電路及其脈波信號產生器
JP5541143B2 (ja) 半導体装置
Konwar et al. Adiabatic logic based low power multiplexer and demultiplexer
JP2005045796A (ja) レベルダウン回路を含むインターフェース回路
TWI685827B (zh) 移位暫存器電路及其驅動方法
US20100060332A1 (en) Semiconductor integrated circuit
Jeong et al. 0.37 mW/Gb/s low power SLVS transmitter for battery powered applications
Nishanth et al. Design of low power sequential circuit using Clocked Pair Shared Flip flop
CN102263543A (zh) 电荷泵时钟产生电路
CN117272879B (zh) 一种全数字时钟生成电路及全数字时钟生成方法
JP2011155351A (ja) 半導体装置
CN112445121B (zh) 一种时间寄存器及用于时间-数字转换器的时域运算电路
CN102751974B (zh) 输出缓冲器

Legal Events

Date Code Title Description
DD01 Delivery of document by public notice

Addressee: Zhang Yong

Document name: Notification of Passing Preliminary Examination of the Application for Invention

C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: FONRICH (SHANGHAI) NEW ENERGY TECHNOLOGY CO., LTD.

Free format text: FORMER OWNER: ZHANG YONG

Effective date: 20120706

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201315 PUDONG NEW AREA, SHANGHAI TO: 201112 MINHANG, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20120706

Address after: 201112, No. 7, Urarie Chise business park, No. 1188, Union Road, Shanghai, Minhang District, A303

Applicant after: Fengzhi (Shanghai) New Energy Technology Co., Ltd.

Address before: 201315, room 45, No. 401, Jobon city garden, No. 867, Pudong New Area show, Shanghai

Applicant before: Zhang Yong

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: 201114, Shanghai, Minhang District, Pujiang, Zhenjiang Road, No. 999, 5 odd floor Park, 1 floor

Applicant after: Fengzhi (Shanghai) New Energy Technology Co., Ltd.

Address before: 201112, No. 7, Urarie Chise business park, No. 1188, Union Road, Shanghai, Minhang District, A303

Applicant before: Fengzhi (Shanghai) New Energy Technology Co., Ltd.

DD01 Delivery of document by public notice

Addressee: Fengzhi (Shanghai) New Energy Technology Co., Ltd.

Document name: Notification of Passing Examination on Formalities

C05 Deemed withdrawal (patent law before 1993)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110706