CN100403656C - 组合传输器 - Google Patents

组合传输器 Download PDF

Info

Publication number
CN100403656C
CN100403656C CNB2004800028745A CN200480002874A CN100403656C CN 100403656 C CN100403656 C CN 100403656C CN B2004800028745 A CNB2004800028745 A CN B2004800028745A CN 200480002874 A CN200480002874 A CN 200480002874A CN 100403656 C CN100403656 C CN 100403656C
Authority
CN
China
Prior art keywords
signal
driver
output
voltage
transmission unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2004800028745A
Other languages
English (en)
Other versions
CN1742438A (zh
Inventor
程煜烽
刘文博
李耿民
区蔚行
宋振宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Publication of CN1742438A publication Critical patent/CN1742438A/zh
Application granted granted Critical
Publication of CN100403656C publication Critical patent/CN100403656C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/18—Input circuits, e.g. for coupling to an antenna or a transmission line

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Dc Digital Transmission (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Logic Circuits (AREA)

Abstract

一针对TMDS信号和LVDS信号的组合传输单元。第一(LVDS)和第二(TMDS)传输单元都与第一组输入端连接。一转换控制器根据模式选择信号，使第一传输单元将一组输入端上的第一数据通过一对第一信号线传输到第一外部输入单元中，或使第二传输单元将一组输入端上的第一数据通过一对第二信号线传输到第二外部输入单元中。

Description

组合传输器
技术领域
本发明涉及传输器(transmitter)，且尤其涉及能传输低压差分信号(LVDS)和转换最小化差分信号(TMDS)的组合传输器。
背景技术
低压差分信号(LVDS)是一种高速、低功率接口，大多数笔记本计算机厂商用它来创建中央处理单元(CPU)与LCD显示器之间的直接数字连接。它提供的线路传输速率十分高、需要的电源少且产生的噪声电平低。在试图将这种针对短线缆优化的LVDS技术移植到外部桌面显示器时，并没有成功。
图1A表示传统LVDS传输器10。LVDS传输器10将数据(RED、GREEN、BLUE、HSYNC、VSYNC和DE)转换成数据流，并由输出驱动器141将其通过信号线输出到相应的接收器中。图1B是接收器18中的输出驱动器141和相应的输入单元182的图。如图中所示，LVDS输出驱动器141是一种电流型线路驱动器，其通过电流控制(current steering)而在接收器18中的输入单元182上产生差分电压。例如，通过将开关A接通且开关B断开或反之，使电流Iref经信号线19、大约100Ω的终端阻抗2RT和信号线/19流入地。
转换最小化差分信号(TMDS)是一种电气标准，用来将数字数据传输给显示器。对该信号作优化以减小电磁干扰(EMI)，从而使信号传输得更快，且精度增加。TMDS中的差分电路使互补有限幅度信号能通过双绞线而不是较昂贵的同轴电缆传输。TMDS传输器将数据流编码，并通过TMDS链接串行传输给TMDS接收器。将视频和同步信息串行化，并通过三组双绞线发送，另外有一对线传输定时时钟信号。
图2A是传统TMDS传输器20的方框图。TMDS传输器20将视频和同步信息(R、G、B、HSYNC、VSYNC和DE)转换成数据流，并由输出驱动器142将其通过信号线输出到相应的接收器中。图2B是接收器18′中的输出驱动器142和相应的输入单元184的图。
如图2B中所示，TMDS输出驱动器142是一种电流型线路驱动器，其通过控制该开关D和ID在线路191和/191上产生差分信号。例如，当开关D接通时，线路191上的电流Idr流经大约50Ω的终端阻抗RT，使得TMDS接收器18′中输入单元184节点N1上的电压下降。另一条线路/191上此时没有电流，其电压通常维持在3.3V(Avcc)，因此获得一差分电压摆幅。
当前，为了传输LVD S信号和TMD S信号，需要使用不同芯片中单独的LVDS和TMDS传输器。
发明内容
本发明的一个目的是提供一种传输器，其能传输LVDS信号和TMDS信号。
因此，本发明的实施例中提供一种组合传输器，其能传输LVDS信号和TMDS信号。在组合传输器中，一组输入端接收第一数据。第一传输单元与第一组输入端连接，且包括多个第一驱动器，每个都能通过一对第一信号线将第一差分信号发送到第一外部输入单元中。第一外部输入单元包括第一电阻，其连接在第一信号线之间。第二传输单元与第一组输入端连接，且包括多个第二驱动器，每个都能通过一对第二信号线将第二差分信号发送到第二外部输入单元中。第二外部输入单元包括第二电阻，每个都连接在第二外部输入单元中的一电源端与一第二信号线之间。转换控制器根据模式选择信号，使第一传输单元将一组输入端上的第一数据通过第一信号线传输到第一外部输入单元中，或使第二传输单元将一组输入端上的第一数据通过第二信号线传输到第二外部输入单元中。
本发明实施例中也提供另一组合传输器，其能传输LVDS信号和TMDS信号。在该组合传输器中，一组输入端接收第一数据。第一和第二传输单元与一组输入端连接，且第一传输单元包括多个第一驱动器，其能通过一对第一信号线将第一差分信号发送到第一外部输入单元中。第一外部输入单元包括第一电阻，其连接在第一信号线之间。第二传输单元包括多个第一驱动器，每个能通过一对第一信号线将第二差分信号发送到第二外部输入单元中。第二外部输入单元包括第二电阻，每个都连接在第二外部输入单元中的一电源端与一第一信号线之间。转换控制器根据模式选择信号，使第一传输单元将一组输入端上的第一数据通过第一信号线传输到第一外部输入单元中，或使第二传输单元将一组输入端上的第一数据通过第一信号线传输到第二外部单元中。
附图说明
参照附图，通过下面详细的描述和例子，将能更充分理解本发明，其中：
图1A表示传统LVDS传输器；
图1B表示LVDS传输器中的输出驱动器及其对应的输入单元；
图2A表示传统TMDS传输器；
图2B表示TMDS传输器中的输出驱动器及其对应的输入单元；
图3A表示根据本发明第一实施例的组合传输单元；
图3B表示根据本发明第二实施例的另一组合传输单元；
图3C表示根据本发明第三实施例的另一组合传输单元；
图4是根据本发明实施例的组合传输单元中的锁相环的方框图；
图5是根据本发明实施例的锁相环中的双环路压控振荡器的方框图；
图6表示共用一对输出端的传统LVDS驱动器和传统TMDS驱动器；
图7表示根据本发明第四实施例的组合驱动器；
图8表示根据本发明第四实施例的组合驱动器中的第一输出驱动器；
图9表示根据本发明第四实施例的组合驱动器中的输出单元；
图10表示根据本发明第四实施例的组合驱动器中的驱动器缓冲器；
图11是根据本发明第四实施例的LVDS模式下组合驱动器的输出波形图；
图12是根据本发明第四实施例的TMDS模式下组合驱动器的输出波形图；
图13表示根据本发明第五实施例的组合驱动器；
图14表示根据本发明第五实施例的组合驱动器中的第一输出驱动器；
图15表示根据本发明第五实施例的组合驱动器中的第二输出驱动器；
图16是根据本发明第五实施例的LVDS模式下组合输出驱动器的输出波形图；
图17是根据本发明第五实施例的TMDS模式下组合输出驱动器的输出波形图。
具体实施方式
第一实施例
图3A是根据本发明第一实施例的、能传输LVDS信号和TMDS信号的组合传输器示意图。如图3A中所示，组合传输器100包括第一组输入端51、第一传输单元110、第二传输单元120、转换控制器130、时钟缓冲器140、以及锁相环(PLL)150。这组输入端51接收包括视频和同步信息(RED1、GREEN1、BULE1、HSYNC1、VSYNC1和DE1)的第一数据。
在该实施例中，第一传输单元110为图1A和1B所示的LVDS传输器。第一传输单元110与输入端51连接，以通过第一信号线YTX0+～YTX3+、YTX0-～YTX3-、YTCLK+和YTCLK-将第一数据传输到相应的接收器(未示出)中。第一传输单元110包括第一串行器112，其与输入端51连接，以将并行数据转换成串行数据流、以及驱动单元114，其与第一串行器112连接，以将串行数据流传输到相应的接收器中。驱动单元114包括多个第一驱动器D1～D5，其为LVDS驱动器。每个第一驱动器D1～D5能通过一对第一信号线将第一差分信号发送到相应接收器中的第一外部输入单元中。相应接收器中的每个第一外部输入单元包括第一电阻，其连接在第一信号线之间。例如，驱动器D1可通过一对信号线YTX0+和YTX0-将差分信号连续发送到外部接收器的相应输入单元中等。
在该实施例中，第二传输单元120为图2A和2B所示的TMDS传输器。第二传输单元120与输入端51连接，以通过第二信号线(ZTX0+～ZTX2+、ZTX0-～ZTX2-、ZTCLK+～ZTCLK-)将第一数据传输到相应接收器中。第二传输单元120包括编码单元122、第二串行器124、以及驱动单元126。编码单元122与输入端51连接，以将第一数据编码成第二数据。在该实施例中，编码单元122为8比特/10比特编码单元，其包括3个编码器，以将第一数据编码成第二数据。在8比特/10比特编码单元中，将每个8比特数据编码成10比特数据。第二串行器124与编码单元122连接，以将并行数据转换成串行数据流，且驱动单元126将来自串行器的串行数据流传输到相应接收器中。
驱动单元126包括多个第二驱动器D6～D9，其为TMDS驱动器。每个第二驱动器D6～D9能通过一对第二信号线将第二差分信号发送到第二外部输入单元中。接收器中的第二外部输入单元包括第二电阻，每个第二电阻都连接在第二外部输入单元中的一电源端与一第二信号线之间。例如，驱动器D6可通过一对信号线ZTX0+和ZTX0-将差分信号连续发送到外部接收器的相应输入单元中等。
转换控制器130与第一传输单元110、第二传输单元120、时钟缓冲器140、以及PLL 150连接。转换控制器130根据模式选择信号MODSEL和电源降低选择信号PD，使不同操作模式下的第一传输单元110、第二传输单元120、时钟缓冲器140、以及PLL 150启动或不启动。时钟缓冲器140与输入时钟CLKIN、模式选择信号MODSEL和转换控制器130连接，以分别产生用于第一传输单元110、第二传输单元120和PLL 150的内部时钟信号CLK1～CLK3。
PLL 150与第三时钟信号CLK3和模式选择信号MODSEL连接，以在LVDS模式下为第一传输单元110产生第一组输出时钟信号PCLK1，并在TMDS模式下为第二传输单元120产生第二组输出时钟信号PCLK2。图4表示根据本发明实施例的锁相环150，其中第三时钟信号CLK3与输入时钟CLKIN相同。
如图4中所示，PLL 150包括鉴相频器(phase frequency detector PFD)151、充电泵153、低通滤波器155、双环路压控振荡器(VCO)157以及相位缓冲器159。
PFD 151与时钟缓冲器140连接，以将第三时钟信号CLK3与反馈时钟信号Pref作比较，并产生误差信号Sfc，其与第三时钟信号CLK3和反馈时钟信号Pref间的相位/频率差成正比。将误差信号Sfc输出到充电泵153中。充电泵153与来自PFD 151的误差信号Sfc连接，以通过低通滤波器155产生充电控制信号VCO_IN。通常，通过自PFD 151的误差信号Sfc对充电泵153充电或使其放电，以输出一电流信号，且滤波器155与充电泵153连接，以将电流信号转换成充电控制信号VCO_IN。
双环路VCO 157与充电控制信号VCO_IN和模式选择信号MODSEL连接，以在LVDS模式下产生第一组输出时钟信号PCLK1，并在TMDS模式下产生第二组输出时钟信号PCLK2。可选相位缓冲器159与双环路VCO 157连接，以存储来自双环路VCO 157的第一组时钟信号PCLK1或第二组时钟信号PCLK2。本发明实施例中，在LVDS模式下，将一第一时钟信号PCLK1作为反馈时钟信号Pref输出到PFD中，且在TMDS模式下，将一第二时钟信号PCLK2作为反馈时钟信号Pref输出到PFD中。
图5表示根据本发明实施例的锁相环150中的双环路VCO 157。如图5所示，双环路VCO 157包括电压-电流转换器1571、第一环路振荡模块1573、第二环路振荡模块1575以及开关1577。
转换器1571与充电泵153和低通滤波器155连接，以将充电控制信号转换成电流控制信号Sic。在LVDS模式下，第一环路振荡模块1573可根据电流控制信号Sic和模式选择信号MODSEL产生第一组输出时钟信号PCLK1。在本发明实施例中，第一环路振荡模块1573为由7个延时单元所连接成回路的7级环路振荡器。在LVDS模式下，第一环路振荡模块1573为第一传输单元110中的第一串行器112产生具有不同相位的14个时钟信号，以作为第一组输出时钟信号PCLK1。
在TMDS模式下，第二环路振荡模块1575可根据电流控制信号Sic和模式选择信号MODSEL产生第二组输出时钟信号PCLK2。在本发明实施例中，第二环路振荡模块1575为由5个延时单元所连接成回路的5级环路振荡器。在TMDS模式下，第二环路振荡模块1575为第二传输单元120中的第二串行器124产生具有不同相位的10个时钟信号，以作为第二组输出时钟信号PCLK2。开关1577与第一和第二环路振荡模块1573和1575连接，以便根据模式选择信号MODSEL在LVDS模式下输出第一组输出时钟信号PCLK1，或在TMDS模式下输出第二组输出时钟信号PCLK2。
下面将参照图3A描述根据本发明第一实施例的组合传输器100的工作过程。
在LVDS模式(第一模式)下，模式选择信号MODSEL和电源选择信号PD分别为高电平和低电平，从而转换控制器130使第二传输器120不启动，且使第一传输单元110启动，以将第一端51上的第一数据传输到相应外部接收器中。时钟缓冲器140根据输入时钟CLKIN和模式选择信号MODSEL分别为第一传输单元110和PLL产生第一时钟信号CLK1和第三时钟信号CLK3。PLL 150根据第三时钟信号CLK3和模式选择信号MODSEL为第一传输单元110产生第一组输出时钟信号PCLK1。
第一串行器112将输入端51上的第一数据和第一组输出时钟信号PCLK1转换成串行数据流，且驱动单元114通过信号线YTX0+～YTX3+、YTX0-～YTX3-、YTCLK+和YTCLK-将串行数据流传输到相应外部接收器中。在该模式下，根据模式选择信号MODSEL和电源选择信号PD，对于第二传输单元120的第二时钟CLK2和第二组输出时钟信号PCLK2被阻断，从而使第二传输器120中的编码单元122、第二串行器124以及驱动单元126不启动。
在TMDS模式(第二模式)下，模式选择信号MODSEL和电源选择信号PD都为低电平，从而转换控制器130使第一传输器110不启动，且使第二传输单元120启动，以将第一端51上的第一数据传输到相应外部接收器中。时钟缓冲器140根据输入时钟CLKIN和模式选择信号MODSEL分别为第二传输单元120和PLL产生第二时钟信号CLK2和第三时钟信号CLK3。PLL 150根据第三时钟信号CLK3和模式选择信号MODSEL为第二传输单元120产生第二组输出时钟信号PCLK2。编码单元122将第一输入端51上的第一数据编码为第二数据，第二串行器124将第二数据和第二组输出时钟信号PCLK2转换成串行数据流，且驱动单元126通过第二信号线ZTX0+～ZTX2+、ZTX0-～ZTX2-、ZTCLK+～ZTCLK-将串行数据流传输到相应外部接收器中。在该模式下，根据模式选择信号MODSEL和电源选择信号PD，对于第一传输单元110的第一时钟CLK1和第一组输出时钟信号PCLK1阻断，从而使第一传输器110中的第一串行器112和驱动单元124不启动。
在电源下降模式下，电源选择信号PD为高电平，且转换控制器130降低第一传输单元110、第二传输单元120、时钟缓冲器140以及PLL 150的电源，而不管模式选择信号MODSEL的状态如何。因此，该实施例中的组合传输器通过模式选择信号在LVDS模式下可传输LVDS信号，且在TMDS模式下可传输TMDS信号。在第一实施例中，第一和第二传输单元110和120共用第一输入端51。
第二实施例
图3B是根据本发明第二实施例的、能传输LVDS信号和TMDS信号的组合传输器示意图。如图3B所示，组合传输器100′包括第一组输入端51、第一传输器110、第二传输器120、转换控制器130、时钟缓冲器140以及锁相环(PLL)150。
除驱动单元126之外，组合传输器100′与图3A所示相似。为简洁起见，省略了对相同结构的描述。在该实施例中，驱动器D6～D9与信号线YTX1+～YTX3+、YTX1-～YTX3-、YTCLK+和YTCLK-连接，而这些信号线还与第一传输单元110中的驱动单元114连接，而在图3A中，驱动器D6～D9与信号线ZTX0+～ZTX2+、ZTX0-～ZTX2-、ZTCLK+～ZTCLK-连接。在该实施例中，第一和第二传输单元110和120共用输入端51和输出端如信号线YTX1+～YTX3+、YTX1-～YTX3-、YTCLK+～YTCLK-。
在LVDS模式(第一模式)下，模式选择信号MODSEL和电源选择信号PD分别为高电平和低电平，从而转换控制器130使第二传输器120不启动，且使第一传输单元110启动，以将第一端51上的第一数据传输到相应外部接收器中。时钟缓冲器140根据输入时钟CLKIN和模式选择信号MODSEL分别为第一传输单元110和PLL产生第一时钟信号CLK1和第三时钟信号CLK3。PLL 150根据第三时钟信号CLK3和模式选择信号MODSEL为第一传输单元110产生第一组输出时钟信号PCLK1。
第一串行器112将输入端51上的第一数据和第一组输出时钟信号PCLK1转换成串行数据流，且驱动单元114通过信号线YTX0+～YTX3+、YTX0-～YTX3-、YTCLK+和YTCLK-将串行数据流传输到相应外部接收器中。在该模式下，根据模式选择信号MODSEL和电源选择信号PD，对于第二传输单元120的第二时钟CLK2和第二组输出时钟信号PCLK2阻断，从而使第二传输器120中的编码单元122、第二串行器124以及驱动单元126不启动。
在TMDS模式(第二模式)下，模式选择信号MODSEL和电源选择信号PD都为低电平，从而转换控制器130使第一传输器110不启动，且使第二传输单元120启动，以将第一端51上的第一数据传输到相应外部接收器(未示出)中。时钟缓冲器140根据输入时钟CLKIN和模式选择信号MODSEL分别为第二传输单元120和PLL产生第二时钟信号CLK2和第三时钟信号CLK3。PLL 150根据第三时钟信号CLK3和模式选择信号MODSEL为第二传输单元120产生第二组输出时钟信号PCLK2。编码单元122将第一输入端51上的第一数据编码为第二数据，第二串行器124将第二数据和第二组输出时钟信号PCLK2转换成串行数据流，且驱动单元126通过第一信号线YTX1+～YTX3+、YTX1-～YTX3-、YTCLK+～YTCLK-将串行数据流传输到相应外部接收器中。在该模式下，根据模式选择信号MODSEL和电源选择信号PD，对于第一传输单元110的第一时钟CLK1和第一组输出时钟信号PCLK1阻断，从而使第一传输器110中的第一串行器112和驱动单元124不启动。
在电源下降模式下，电源选择信号PD为高电平，且转换控制器130降低第一传输单元110、第二传输单元120、时钟缓冲器140以及PLL 150的电源，而不管模式选择信号MODSEL的状态如何。因此，该实施例中的组合传输器根据模式选择信号在LVDS模式下传输LVDS信号，且在TMDS模式下传输TMDS信号。
第三实施例
图3C是根据本发明第三实施例的、能传输LVDS信号和TMDS信号的组合传输器示意图。如图3C所示，组合传输器100″包括第一组输入端51、第二组输入端52、第一传输器110、第二传输器120、转换控制器130、时钟缓冲器140以及锁相环(PLL)150。
除编码单元122和驱动单元126之外，组合传输器100″与图3A所示相似。为简洁起见，省略对相同结构的描述。在该实施例中，第二组输入端52接收第二数据，其包括视频和同步信息RED2、GREEN2、BULE2、HSYNC2、VSYNC2和DE2。第二传输单元120中的编码单元122与第二组输入端52连接，而不是图3A中所示的与第一组输入端51连接。此外，第二驱动单元126中的驱动器D6～D9与信号线YTX1+～YTX3+、YTX1-～YTX3-、YTCLK+和YTCLK-连接，而这些信号线还与第一传输单元110中的驱动单元114连接，而在图3A中，驱动器D6～D9与信号线ZTX0+～ZTX2+、ZTX0-～ZTX2-、ZTCLK+～ZTCLK-连接。在该实施例中，第一和第二传输单元110和120共用输出端如信号线YTX1+～YTX3+、YTX 1-～YTX3-、YTCLK+～YTCLK-。
在LVDS模式(第一模式)下，模式选择信号MODSEL和电源选择信号PD分别为高电平和低电平，从而转换控制器130使第二传输器120不启动，且使第一传输单元110启动，以将第一端51上的第一数据传输到相应外部接收器中。时钟缓冲器140根据输入时钟CLKIN和模式选择信号MODSEL分别为第一传输单元110和PLL产生第一时钟信号CLK1和第三时钟信号CLK3。PLL 150根据第三时钟信号CLK3和模式选择信号MODSEL为第一传输单元110产生第一组输出时钟信号PCLK1。
第一串行器112将输入端51上的第一数据和第一组输出时钟信号PCLK1转换成串行数据流，且驱动单元114通过信号线YTX0+～YTX3+、YTX0-～YTX3-、YTCLK+和YTCLK-将串行数据流传输到相应外部接收器中。在该模式下，根据模式选择信号MODSEL和电源选择信号PD，对于第二传输单元120的第二时钟CLK2和第二组输出时钟信号PCLK2被阻断，从而使第二传输器120中的编码单元122、第二串行器124以及驱动单元126不启动。
在TMDS模式(第二模式)下，模式选择信号MODSEL和电源选择信号PD都为低电平，从而转换控制器130使第一传输器110不启动，且使第一传输单元120启动，以将第二端52上的第二数据传输到相应外部接收器(未示出)中。时钟缓冲器140根据输入时钟CLKIN和模式选择信号MODSEL分别为第二传输单元120和PLL产生第二时钟信号CLK2和第三时钟信号CLK3。PLL 150根据第三时钟信号CLK3和模式选择信号MODSEL为第二传输单元120产生第二组输出时钟信号PCLK2。编码单元122将第二输入端52上的第二数据编码为第三数据，第二串行器124将第三数据和第二组输出时钟信号PCLK2转换成串行数据流，且驱动单元126通过第一信号线YTX1+～YTX3+、YTX1-～YTX3-、YTCLK+～YTCLK-将串行数据流传输到相应外部接收器中。在该模式下，根据模式选择信号MODSEL和电源选择信号PD，对于第一传输单元110的第一时钟CLK1和第一组输出时钟信号PCLK1被阻断，从而使第一传输器110中的第一串行器112和驱动单元124不启动。
在电源下降模式下，电源选择信号PD为高电平，且转换控制器130降低第一传输单元110、第二传输单元120、时钟缓冲器140以及PLL 150的电源，而不管模式选择信号MODSEL的状态如何。因此，该实施例中的组合传输器通过模式选择信号在LVDS模式下传输LVDS信号，且在TMDS模式下传输TMDS信号。
LVDS传输单元中的输出驱动器与TMDS传输单元中的输出驱动器之间有差别。例如，对LVDS传输单元中的输出驱动器而言，相应接收器中不需要有参考电压，且由LVDS传输单元确定的共同模式电压(Vcm)通常为1.25V。对TMDS传输单元中的输出驱动器而言，相应接收器中需要有稳定参考电压Avcc，该稳定参考电压Avcc通常为3.3V，且共同模式电压为3V。此外，LVDS传输单元中输出驱动器的输出差分电压摆幅为围绕共同模式电压Vcm的250mV到450mV。TMDS传输单元中输出驱动器的输出差分电压摆幅为400mV到600mV。可是，当LVDS和TMDS传输单元直接共用输出端而不改变LVDS和TMDS输出驱动器的结构时，不同共同模式电压导致不相容。下面描述该问题。
图6表示传统LVDS驱动器和传统TMDS驱动器共用一对输出端。如图所示，LVDS驱动器2中的电源VCC通常为2.5V。外部接收器的输入单元182中的电源Avcc通常为3.3V。在TMDS模式下，LVDS驱动器2不启动，且TMDS驱动器4启动，信号BP和BN都为高电平(2.5V)，且根据信号DN和DP，信号线TXP和TXN中有一个从3.3V下降到2.7V。可是，信号线TXP和TXN上的电压高于LVDS驱动器中BN和BP端以及电源VCC的电压。因此，漏电流通过PMOS晶体管T1和T3流入LVDS驱动器2中的电源VCC之中，从而降低了TMDS驱动器4的输出差分摆幅。此外，如果MOS晶体管T1～T6都为2.5V器件，信号线TXP和TXN上的电压可导致出现器件击穿。
为解决漏电流引起的问题，本发明实施例中提供共享输出端传输LVDS信号和TMDS信号的组合传输器，如图3B和3C中的组合传输器100′和100″，提供一种组合驱动器。图7表示根据本发明第四实施例，通过共享输出端传输LVDS信号和TMDS信号的组合传输器中使用的组合输出驱动器。本发明实施例中，在LVDS模式下，转换控制器使第二传输单元不启动，且使第一传输单元启动，以将数据传输到相应接收器中。例如，转换控制器产生的控制信号使第二传输单元120中的输出驱动器D6～D9不启动。在TMDS模式下，转换控制器使第一传输单元不启动。例如，转换控制器产生的控制信号使第一传输单元110中的输出驱动器D1～D5不启动。
第四实施例
如图7所示，组合输出驱动器200包括2个输出驱动器202和203。根据本发明第四实施例，输出驱动器203表示第一传输单元110中的每个输出驱动器(D1、D2、D3、D4或D5)的结构，且输出驱动器202表示第二传输单元120中的每个输出驱动器(D6、D7、D8、或D9)的结构。例如，可将输出驱动器202、信号线TXP和TXN以及输出驱动器203分别作为图3B和3C所示的输出驱动器D6、信号线YTX1+和YTX-以及输出驱动器D2。
在TMDS模式下，输出驱动器202与一对信号线TXP和TXN连接，以根据输入信号DN和DP通过信号线TXP和TXN将差分信号输出到相应外部输入单元(未示出)中。因为第二传输单元120是TMDS传输单元，输出驱动器202为TMDS驱动器。如图7所示，输出驱动器202包括由晶体管T5和T6组成的一差分对以及一电流源。
在LVDS模式下，输出驱动器203根据输入信号BN和BP通过一对信号线TXP和TXN将差分信号输出到相应外部输入单元(未示出)中。输出驱动器203包括驱动器缓冲器204、输出单元206以及电源208。
驱动器缓冲器204包括第一和第二电源端，其分别与第一电压V1和第一节点N1连接，以根据输入信号BN和BP产生2个控制信号SC1和SC2。输出单元206连接在第一节点N1和第一电源端(power rail)(GND)之间，以根据控制信号SC1和SC2通过信号线TXP和TXN将差分信号输出到相应外部输入单元(未示出)中。在LVDS模式和TMDS模式下，电源208为第一节点N1提供不同电压。在LVDS模式下，电源208为驱动器缓冲器204和输出单元206提供第一电压如2.5V。在TMDS模式下，电源208为驱动器缓冲器204和输出单元206提供第二电压如3.3V。
在LVDS模式下，第一(LVDS)传输单元110能够传输数据，且第二(TMDS)传输单元120不启动。因此，使第一传输单元110中的输出驱动器D1～D5(LVDS)启动，以将差分信号输出到接收器的相应外部输入单元中，而使第二传输单元120中的所有驱动器D6～D9不启动。由于输出驱动器202表示第二传输单元120中的驱动器D6～D9，且输出驱动器203表示输出驱动器D1～D5，在LVDS模式下，输出驱动器202不启动，且输出驱动器203启动。
因此，在输出驱动器202中，使晶体管T5和T6的栅极电压降低，且电流源I1被阻断。电源208通过第一节点N1为驱动器缓冲器204和输出单元206提供电压V1(2.5V)。因为该模式下第一和第二电源端的电压都为电压V1，驱动器缓冲器204根据输入信号BN和BP以及第一电压V1输出2个控制信号SC1和SC2。输出单元206根据控制信号SC1和SC2通过信号线TXP和TXN为相应外部输入单元产生差分信号。例如，如果控制信号SC1和SC2分别为低电平和高电平，晶体管T1和T4导通，且晶体管T2和T3截止，从而电流Ia经晶体管T1、信号线TXP流入相应外部输入单元，并经信号线TXN流回，因此在相应外部输入单元的输入端产生一差分电压，反之亦如此。
在TMDS模式下，第一(LVDS)传输单元110不启动，且第二(TMDS)传输单元120以传输数据。因此，传输单元120中的输出驱动器D6～D9可将差分信号输出到接收器的相应外部输入单元中，而第一传输单元110中的所有驱动器D1～D5不启动。由于输出驱动器202表示第二传输单元120中的驱动器D6～D9，且输出驱动器203表示输出驱动器D1～D5，在TMDS模式下，输出驱动器203不启动，且输出驱动器202启动。
因此，输出驱动器202根据输入信号DN和DP将一差分信号输出到一接收器的相应外部输入单元中。例如，如果信号DP和DN为高电平和低电平，则信号线TXN电压降低到2.7，且信号线TXP电压维持在3.3V，因此在相应外部输入单元的输入端产生一差分电压，反之亦如此。在TMDS模式下，电源208通过第一节点N1为驱动器缓冲器204和输出单元206提供3.3V的第二电压。因为该模式下时钟缓冲器的第一和第二电源端的电压分别为2.5V和3.3V，驱动器缓冲器204根据输入信号BN和BP、第一电压V1以及电源208提供的3.3V的第二电压，输出2个3.3V控制信号SC1和SC2。根据控制信号SC1和SC2，输出单元206不启动，且电流源I2和I3也不启动。
因为电源208提供的第二电压(节点N1端)以及控制信号SC1和SC2都为3.3V，可防止信号线TXP和TXN上的电压(2.7V～3.3V)产生漏电流。因此，在TMDS模式下，从信号线TXP和TXN经晶体管T1和T3到电源208没有漏电流，因此输出驱动器202的输出差分摆幅得以维持。
图8表示根据本发明第四实施例的组合输出驱动器中的第一输出驱动器。如图所示，输出驱动器202连接在一对信号线TXP和TXN以及第一电源端(GND)之间。在TMDS模式下，输出驱动器202启动，以通过信号线TXP和TXN将一差分信号输出到接收器(未示出)的外部输入单元中。输出驱动器202包括由晶体管T5和T6组成的一差分对以及电流源I1。电流源I1包括晶体管T14～T16，晶体管T14的漏极与偏置电流CB3连接，且晶体管T15的控制端由控制信号PW1控制。例如，在TMDS模式下，如果信号DP和DN为低电平和高电平，晶体管T5和T6分别截止和导通，从而使信号线TXN电压降低到2.7，且信号线TXP电压维持在3.3V，因此在相应外部输入单元的输入端产生一差分电压，反之亦如此。在LVDS模式下，信号DN和DP使晶体管T5和T6的控制端降为低电平，且控制信号PWD1使电流源I1不启动。
图9表示根据本发明第四实施例的组合输出驱动器中的输出单元。如图所示，输出驱动器203中的输出单元206连接在第一节点N1和第一电源端(GND)之间。在LVDS模式下，输出驱动器206根据来自驱动缓冲器204的控制信号通过信号线TXP和TXN将差分信号输出到接收器(未示出)的外部输入单元中。输出驱动器206包括锁存单元，其由晶体管T1～T4以及2个电流源I2和I3组成。
电流源I2包括晶体管T7～T10，且连接在节点N1和N2之间。晶体管T7的漏极与偏置电流CB1连接，且电流源I2由控制信号PWD2控制。在TMDS模式下，控制信号PWD2使晶体管T7导通，以使电流源I2不启动。
在锁存单元中，晶体管T1和T2的控制端与控制信号SC1连接，且晶体管T3和T4的控制端与控制信号SC2连接。在LVDS模式下，锁存单元在信号线TXP和TXN上产生一差分信号，且来自驱动器缓冲器204的3.3V控制信号SC1和SC2使其不启动。
电流源I3连接在节点N3和第一电源端(GND)之间，且包括晶体管T11～T13。晶体管T12和T13的控制端以及晶体管T11和T12的漏极与偏置电流CB2连接。在TMDS模式下，控制信号PWD3使晶体管T11截止，以使电流源I3不启动。
例如，在LVDS模式下，如果控制信号SC1和SC2分别为低电平和高电平，晶体管T1和T4导通，且晶体管T2和T3截止，从而电流Ia经晶体管T1、信号线TXP流入相应外部输入单元，并经信号线TXN流回，因此在相应外部输入单元的输入端产生一差分电压，反之亦如此。在TMDS模式下，3.3V的信号SC1和SC2使晶体管T1～T4的控制端升为高电平，且控制信号PWD2和PWD3使电流源I2和I3不启动。因为节点N1、N4和N5上的电压都为3.3V，可防止信号线TXP和TXN上的电压产生漏电流。因此，在TMDS模式下，从信号线TXP和TXN经晶体管T1和T3到电源208没有漏电流，因此输出驱动器202的输出差分摆幅得以维持。
图10表示根据本发明实施例的组合驱动器中的驱动器缓冲器。
驱动器缓冲器204接收输入信号BN和BP，并转换成2个控制信号SC1和SC2，将其分别输出到输出单元206中的节点N4和N5。驱动器缓冲器包括第一和第二反相器链ICS1和ICS2，以根据输入信号BN和BP、第一电源端的如2.5V的第一电压V1、以及节点N1上的电压将控制信号SC1和SC2输出到锁存单元。节点N1上的电压由电源208提供，其中电源208在LVDS模式下提供2.5V电压，且在TMDS模式下提供3.3V电压给该节点。
第一反相器链ICS1包括4个串联的反相器INV1～INV4，且反相器INV1由2.5V电压V1供电，反相器INV2～INV4由电源208提供的节点N1上的电压供电。第二反相器链ICS2包括4个串联的反相器INV5～INV8，且反相器INV5由2.5V电压V1供电，反相器INV6～INV8由电源208提供的节点N1上的电压供电。反相器INV1和INV5分别接收输入信号BN和BP，且反相器INV4和INV8分别将控制信号SC1和SC2输出到输出单元206中的节点N4和N5上。在LVDS模式下，由于电压V1和节点N1上的电压都是2.5V，2个反相器链ICS1和ICS2根据输入信号BN和BP输出控制信号SC1和SC2。此时，控制信号SC1和SC2中一个为2.5V，且另一个为0V。在TMDS模式下，将输入信号BN和BP设计为2.5V，由于节点N1上的电压为3.3V，2个反相器链ICS1和ICS2将2个3.3V控制信号SC1和SC2输出到输出单元206中。在本发明实施例中，每个反相器链ICS1和ICS2的数量必须为偶数，第一级反相器INV1和INV5为2.5V器件，且其他反相器INV2～INV4和INV6～INV8为3.3V器件。
图11是根据本发明实施例的LVDS模式下组合驱动器的输出波形图。如图所示，在LVDS模式下，差分摆幅达到366mV，且公共电压严格限制在1.25V。图12是根据本发明实施例的TMDS模式下组合驱动器的输出波形图。如图所示，在TMDS模式下，差分摆幅达到600mV，且公共电压严格限制在3V。因此，该实施例中的组合传输器根据模式选择信号在LVDS模式下传输LVDS信号，且在TMDS模式下传输TMDS信号。此外，在TMDS模式下，可防止漏电流从信号线TXP和TXN经晶体管T1和T3流到电源208中，因此输出驱动器202的输出差分摆幅得以维持。
第五实施例
图13表示根据本发明第五实施例的通过共享输出端传输LVDS信号和TMDS信号的组合传输器的另一组合输出驱动器。本发明第五实施例中，在LVDS模式下，转换控制器使第二传输单元不启动，且使第一传输单元启动，以将数据传输到相应接收器中。例如，转换控制器产生的控制信号使第二传输单元120中的输出驱动器D6～D9不启动。在TMDS模式下，转换控制器使第一传输单元不启动。例如，转换控制器产生的控制信号使第一传输单元110中的输出驱动器D1～D5不启动。
如图13中所示，组合输出驱动器2000包括2个输出驱动器2020和2030。根据第五实施例中的组合输出驱动器，输出驱动器2020表示第一传输单元120中的每个输出驱动器(D1、D2、D3、D4或D5)的结构，且输出驱动器2030表示第二传输单元110中的每个输出驱动器(D6、D7、D8、或D9)的结构。例如，分别将输出驱动器2030、信号线TXP和TXN、以及输出驱动器2020作为图3B和3C中所示输出驱动器D6、信号线YTX1+和YTX-、以及输出驱动器D2。
在LVDS模式下，输出驱动器2030与一对信号线TXP和TXN连接，以根据输入信号BN和BP通过信号线TXP和TXN将差分信号输出到相应外部输入单元(未示出)中。输出驱动器202包括电流源I10和I20、差分单元2040、以及箝位装置2060。因为第二传输单元110是LVDS传输单元，输出驱动器2030可为LVDS驱动器。
在TMDS模式下，输出驱动器2020根据输入信号DN和DP通过信号线TXP和TXN将差分信号输出到相应外部输入单元(未示出)中。如图13所示，输出驱动器2020包括电流源I30、差分单元2050以及箝位装置2070。因为第二传输单元120是TMDS传输单元，输出驱动器2020可为TMDS驱动器。
在LVDS模式下，第一(LVDS)传输单元110传输数据，且第二(TMDS)传输单元120不启动。因此，使第一传输单元110中的输出驱动器D1～D5(LVDS)启动，以将差分信号输出到接收器的相应外部输入单元中，而使第二传输单元120中的所有驱动器D6～D9不启动。由于输出驱动器2030表示输出驱动器D1～D5，且输出驱动器2020表示第二传输单元120中的驱动器D6～D9，在LVDS模式下，输出驱动器2030启动，且输出驱动器2020不启动。
因此，输出驱动器2020中，在LVDS模式下，使晶体管T5和T6的栅极电压降为低电平，且电流源I30不启动。在输出驱动器202中，输出单元2040根据输入信号BN和BP通过信号线TXP和TXN为相应外部输入单元产生差分信号。例如，如果控制信号BN和BP分别为低电平和高电平，晶体管T1和T4导通，且晶体管T2和T3截止，从而电流Ia0经晶体管T1、信号线TXP流入相应外部输入单元，并经信号线TXN流回，因此在相应外部输入单元的输入端产生一差分电压，反之亦如此。
在TMDS模式下，第一(LVDS)传输单元110不启动，且第二(TMDS)传输单元120传输数据。因此，传输单元120中的输出驱动器D6～D9可将差分信号输出到接收器的相应外部输入单元中，而第一传输单元110中的所有驱动器D1～D5不启动。由于输出驱动器2020表示第二传输单元120中的驱动器D6～D9，且输出驱动器2030表示输出驱动器D1～D5，因此，在TMDS模式下，输出驱动器2030不启动，且输出驱动器2020启动。
因此，在TMDS模式下，由于输入信号BN和BP为如大约2.3V～2.5V的高电平，输出驱动器2020中的差分单元2040不启动，且电流源I10和I20也不启动。输出驱动器2020根据输入信号DN和DP将一差分信号输出到一接收器的相应外部输入单元中。例如，如果信号DP和DN为高电平和低电平，使信号线TXN电压降低到2.7，且信号线TXP电压维持在3.3V，因此在相应外部输入单元的输入端产生一差分电压，反之亦如此。
不管是在LVDS模式还是TMDS模式下，箝位装置2060将差分单元2040电源端的电压V10和V20箝制在一预定电平(第二电源电压)之下，且箝位装置2070箝制差分单元2050输出端的电压V30和V40。该预定电平(第二电源电压)为2.5V或更低。在箝位装置2060中，晶体管T101和T102的控制端与3.3V的电源电压VCC连接，且其衬底与1V(第四电源电压)连接，将差分单元2040电源端的电压V10和V20箝制在2.3V以下。在箝位装置2070中，由于晶体管T103和T104的控制端与2.5V电压连接，因此，将差分单元2050的输出端电压V30和V40箝制在2.5V以下。
在LVDS模式下，箝位装置2060将电压V10和V20箝制在比预定电平低一确定电平(低于晶体管T101和T102的3.3V阈值电压)通常为2.3V上，因此可防止当输入信号BN或BP切换为0时晶体管T1和T3发生器件损坏。
在TMDS模式下，如果省略输出驱动器2030中的第一箝位装置2060，当输出驱动器2020工作时，节点N10上的电平可保持在3.0V与3.6V之间。由于在TMDS模式下将输入信号BN和BP都设置在2.3V，晶体管T1和T3导通，且晶体管T1和T2以及信号线TXN和TXP之间出现回路漏电流。
但是，根据该实施例，在TMDS模式下采用箝位装置2060将电压V10和V20箝制在大约2.3V以下，且也将晶体管T1～T4控制端的输入信号设置在大约2.3V，晶体管T1～T4全部截止，从而防止在TMDS模式下信号线TXP和TXN上的电压(2.7～3.3)经晶体管T3和T4产生回路漏电流。因此，TMDS模式下，在信号线TXP和TXN以及晶体管T1和T3之间没有漏电流，因此输出驱动器2020的输出差分摆幅得以维持。
图14表示组合输出驱动器2000中的输出驱动器2030。如图所示，在LVDS模式下，输出驱动器2030根据来自驱动缓冲器2040的控制信号，通过信号线TXP和TXN将差分信号输出到接收器(未示出)的外部输入单元中。输出驱动器2030连接在3.3V电源电压与地(第三电源电压)之间，且包括2个电流源I10和I20、差分单元2040、以及箝位装置2060。
电流源I10包括晶体管T105，T106，T107，T108，T110和T111，且电流源I10由控制信号PWD1控制。在TMDS模式或电源降低时，控制信号PWD1使晶体管T105导通，从而电流源I10不启动。晶体管T111的漏极以及晶体管T110和T111的控制端与偏置电流CB1连接。此外，晶体管T108连接在晶体管T105和T110之间，并充当电流源I10的另一箝位装置。晶体管T108包括一控制端，其与2.5V电压连接，从而不管为TMDS模式还是LVDS模式，将晶体管T110漏极上的电压V5箝制在2.5V以下。
在差分单元2040中，晶体管T1和T2的控制端与输入信号BN连接，且晶体管T3和T4的控制端与输入信号BP连接。在LVDS模式下差分单元204根据输入信号BN和BP在信号线TXP和TXN上产生差分信号，且在TMDS模式下大约2.3V～2.5V的高电平输入信号使其不启动。
箝位装置2060连接在节点N10以及差分单元2040的2个电源端PT1和PT2(晶体管T1和T3的漏极)之间，以将PT1和PT2端的电压箝制在预定电平以下。箝位装置2060包括2个晶体管T101和T102，其控制端与电源电压VCC(3.3V)连接，且其衬底与1V电压连接。
箝位装置206将电压V10和V20箝制在2.3V以下，而与模式无关。预定电平为晶体管T101和T102的控制端电压与其衬底电压之间的电压差。例如，与晶体管T101和T102的衬底连接的电压范围在0.8V和1.2V之间。
由于将电压V10和V20箝制在2.3V以下，可防止在TMDS模式下信号线TXP和TXN上的电压(2.7-3.3)经晶体管T3和T4形成回路漏电流。因此，TMDS模式下，在信号线TXP和TXN以及晶体管T1和T3之间没有漏电流，因此输出驱动器2020的输出差分摆幅得以维持。
电流源I20连接在节点N20和地之间，且包括晶体管T109，晶体管T109的控制端由控制信号PWD2控制。在TMDS模式下，控制信号PWD2使晶体管T109截止，以使电流源I20不启动。图15表示输出驱动器2020，其连接在信号线TXP和TXN与地之间。在TMDS模式下，输出驱动器2020通过信号线TXP和TXN将一差分信号输出到接收器(未示出)的外部输入单元中。输出驱动器2020包括差分单元2050、箝位装置2070、以及电流源I30。差分单元2050包括晶体管T5和T6，根据输入信号DN和DP在信号线TXN和TXP上产生差分信号。
箝位装置2070连接在信号线TXN和TXP以及差分单元2050的2个输出端OT1和OT2(晶体管T5和T6的漏极)之间，以将OT1和OT2端的电压箝制在预定电平以下。箝位装置2050包括2个晶体管T103和T104，其控制端与2.5V电压连接，且其衬底通常接地(未示出)。预定电平为晶体管T103和T104的控制端电压与其衬底电压之间的差。箝位装置2070将电压V30和V40箝制在2.5V以下，而与模式无关。
电流源I30包括晶体管T112～T114，晶体管T113和T114的漏极以及晶体管T112和T114的栅极与偏置电流CB2连接，且晶体管T113的控制端由控制信号PWD3控制。
例如，在TMDS模式下，如果信号DP和DN为高电平和低电平，晶体管T5和T6分别截止和导通，从而使信号线TXN电压降低到2.7V，且信号线TXP电压维持在3.3V，因此在相应外部输入单元的输入端产生一差分电压，反之亦如此。在LVDS模式下，信号DN和DP使晶体管T5和T6的控制端降为低电平，且控制信号PWD3使晶体管T113导通，从而电流源I30不启动。
图16是LVDS模式下组合驱动器的输出波形图。如图所示，在LVDS模式下，差分摆幅达到366mV，且公共电压严格限制在1.25V。图17是根据TMDS模式下组合驱动器的输出波形图。如图所示，在TMDS模式下，差分摆幅达到600mV，且公共电压严格限制在3V。因此，该组合传输器通过模式选择信号在LVDS模式下传输LVDS信号，且在TMDS模式下传输TMDS信号。此外，TMDS模式下，可防止信号线TXP和TXN以及晶体管T1和T3之间有漏电流，因此输出驱动器2030的输出差分摆幅得以维持。即2个输出驱动器可平滑切换，而不会影响性能。
此外，箝位装置将晶体管T1、T2、T5、T6和T110的漏极电压箝制在2.5V以下，从而组合输出驱动器中的所有器件满足2.5V器件的设计标准要求。因此，组合输出驱动器中的所有器件为采用0.13um工艺的2.5V器件，从而降低了开支。
尽管已通过示例和优选实施例对本发明作了描述，应理解本发明不受此限制。相反，目的是囊括不同变化和类似形式(正如本领域的技术人员所明了的)。因此，应将本发明的权利要求中的范围作为最广的解释，以包括所有这种修改和类似形式。

Claims (107)

1.一组合传输器，用于传输视频信号，包括：
一组输入端，用于接收第一数据；
一第一传输单元，与这组输入端连接，包括多个第一驱动器，每个都能通过一对第一信号线将一第一差分信号发送到一第一外部输入单元中，其中该第一外部输入单元包括一第一电阻，其连接在该第一信号线之间；
一第二传输单元，其与该第一组输入端连接，且包括多个第二驱动器，每个都能通过一对第二信号线将一第二差分信号发送到一第二外部输入单元中，其中该第二外部输入单元包括第二电阻，每个都连接在该第二外部输入单元中的一电源端与一第二信号线之间；以及
一转换控制器，其根据模式选择信号，使第一传输单元传输这组输入端上的第一数据，或使第二传输单元传输这组输入端上的第一数据。
2.根据权利要求1中的组合传输器，其中第一传输单元是低压差分信号传输器。
3.根据权利要求1中的组合传输器，其中第二传输单元是转换最小化差分信号传输器。
4.根据权利要求1中的组合传输器，其中在低压差分信号模式下第一传输单元将这组输入端上的第一数据传输到第一外部输入单元中，在转换最小化差分信号模式下第二传输单元将这组输入端上的第一数据传输到第二外部输入单元中，且在电源降低模式下第一和第二传输单元都不启动。
5.根据权利要求4中所述组合传输器，还包括：
一锁相环，其与第一和第二传输单元连接；以及
一时钟缓冲器，其根据一输入时钟和模式选择信号有选择性地为第一和第二传输单元以及锁相环产生第一、第二和第三时钟信号；
其中根据第三时钟信号和模式选择信号，该锁相环在低压差分信号模式下为第一传输单元产生第一组输出时钟信号，且在转换最小化差分信号模式下为第二传输单元产生第二组输出时钟信号。
6.根据权利要求4中所述组合传输器，其中转换控制器根据模式选择信号和电源降低选择信号，使第一和第二传输单元、锁相环以及时钟缓冲器在电源降低模式下不启动。
7.根据权利要求5中所述组合传输器，其中第一传输单元包括：
第一串行器，其与这组输入端连接，以将第一数据、第一时钟信号、以及第一组输出时钟信号转换成第一数据流；以及
一转换最小化差分信号驱动单元，其包括多个第一驱动器，与第一串行器连接以将第一数据流传输到相应第一外部输入单元中。
8.根据权利要求5中所述组合传输器，其中第二传输单元包括：
一编码单元，其与这组输入端连接，以根据第二时钟信号将第一数据编码成第二数据；
一第二串行器，其与编码单元连接，以将第二数据、第二时钟信号以及第二组输出时钟转换成第二数据流；以及
一低压差分信号驱动单元，其包括多个第二驱动器，与第二串行器连接以将第二数据流传输到相应第二外部输入单元中。
9.根据权利要求5中所述组合传输器，其中在低压差分信号模式下，时钟缓冲器根据输入时钟和模式选择信号为第一传输单元产生第一时钟信号，并为锁相环产生第三时钟信号，且锁相环为第一传输单元产生第一组输出时钟信号。
10.根据权利要求5中所述组合传输器，其中在转换最小化差分信号模式下，时钟缓冲器根据输入时钟和模式选择信号为第二传输单元产生第二时钟信号，并为锁相环产生第三时钟信号，且锁相环为第二传输单元产生第二组输出时钟信号。
11.一组合传输器，用于传输视频信号，包括：
一组输入端，用于接收第一数据；
一第一传输单元，与这组输入端连接，包括多个第一驱动器，每个能通过一对信号线将一第一差分信号发送到一第一外部输入单元中，其中每个第一驱动器的一对信号线与一组公共输出线连接，其中该第一外部输入单元包括一第一电阻，其连接在一对信号线之间；
一第二传输单元，与这组输入端连接，包括多个第二驱动器，每个能通过一对信号线将一第二差分信号发送到一第二外部输入单元中，其中每个第二驱动器的一对信号线与一组公共输出线连接，其中该第二外部输入单元包括2个电阻，每个连接在第二外部输入单元中的一电源端和一对信号线中之一之间；以及
一转换控制器，其根据模式选择信号，使第一传输单元传输这组输入端上的第一数据，或使第二传输单元传输这组输入端上的第一数据。
12.根据权利要求11中的组合传输器，其中第一传输单元是低压差分信号传输器。
13.根据权利要求11中的组合传输器，其中第二传输单元是转换最小化差分信号传输器。
14.根据权利要求11中的组合传输器，其中在低压差分信号模式下第一传输单元将这组输入端上的第一数据传输到第一外部输入单元中，在转换最小化差分信号模式下第二传输单元将这组输入端上的第一数据传输到第二外部输入单元中，且在电源降低模式下第一和第二传输单元都不启动。
15.根据权利要求14中所述组合传输器，还包括：
一锁相环，其与第一和第二传输单元连接；以及
一时钟缓冲器，其根据一输入时钟和模式选择信号有选择性地为第一和第二传输单元以及锁相环产生第一、第二和第三时钟信号；
其中根据第三时钟信号和模式选择信号，该锁相环在低压差分信号模式下为第一传输单元产生第一组输出时钟信号，且在转换最小化差分信号模式下为第二传输单元产生第二组输出时钟信号。
16.根据权利要求14中所述组合传输器，其中转换控制器根据模式选择信号和电源降低选择信号，使第一和第二传输单元、锁相环以及时钟缓冲器在电源降低模式下不启动。
17.根据权利要求15中所述组合传输器，其中第一传输单元包括：
一第一串行器，其与这组输入端连接，以将第一数据、第一时钟信号、以及第一组输出时钟信号转换成第一数据流；以及
一低压差分信号驱动单元，其包括多个第一驱动器，与第一串行器连接以将第一数据流传输到第一外部输入单元中。
18.根据权利要求15中所述组合传输器，其中第二传输单元包括：
一编码单元，其与这组输入端连接，以根据第二时钟信号将第一数据编码成第二数据；
一第二串行器，其与编码单元连接，以将第二数据、第二时钟信号以及第二组输出时钟信号转换成第二数据流；以及
一转换最小化差分信号驱动单元，其包括多个第二驱动器，与第二串行器连接以将第二数据流传输到第二外部输入单元中。
19.根据权利要求15中所述组合传输器，其中在低压差分信号模式下，时钟缓冲器根据输入时钟和模式选择信号为第一传输单元产生第一时钟信号，并为锁相环产生第三时钟信号，且锁相环为第一传输单元产生第一组输出时钟信号。
20.根据权利要求15中所述组合传输器，其中在转换最小化差分信号模式下，时钟缓冲器根据输入时钟和模式选择信号为第二传输单元产生第二时钟信号，并为锁相环产生第三时钟信号，且锁相环为第一传输单元产生第二组输出时钟信号。
21.一组合传输器，用于传输视频信号，包括：
一第一传输单元，包括一组第一输入端以接收第一数据、以及多个第一驱动器，每个能通过一对信号线将一第一差分信号发送到一第一外部输入单元中，其中每个第一驱动器的一对信号线与一组公共输出线连接，其中该第一外部输入单元包括一第一电阻，其连接在第一信号线之间；
一第二传输单元，包括一组第二输入端以接收第二数据、以及多个第二驱动器，每个能通过一对信号线将一第二差分信号发送到一第二外部输入单元中，其中每个第二驱动器的一对信号线与一组公共输出线连接，其中该第二外部输入单元包括第二电阻，每个连接在第二外部输入单元中的一电源端和一第一信号线之间；以及
一转换控制器，其根据模式选择信号，使第一传输单元传输第一数据，或使第二传输单元传输第二数据。
22.根据权利要求21中的组合传输器，其中第一传输单元是低压差分信号传输器。
23.根据权利要求21中的组合传输器，其中第二传输单元是转换最小化差分信号传输器。
24.根据权利要求21中的组合传输器，其中在低压差分信号模式下第一传输单元将这组第一输入端上的第一数据传输到第一外部输入单元中，在转换最小化差分信号模式下第二传输单元将这组第二输入端上的第二数据传输到第二外部输入单元中，且在电源降低模式下第一和第二传输单元都不启动。
25.根据权利要求24中所述组合传输器，还包括：
一锁相环，其与第一和第二传输单元连接；以及
一时钟缓冲器，其根据一输入时钟和模式选择信号有选择性地为第一和第二传输单元以及锁相环产生第一、第二和第三时钟信号；
其中根据第三时钟信号和模式选择信号，该锁相环在低压差分信号模式下为第一传输单元产生第一组输出时钟信号，且在转换最小化差分信号模式下为第二传输单元产生第二组输出时钟信号。
26.根据权利要求24中所述组合传输器，其中转换控制器根据模式选择信号和电源降低选择信号，使第一和第二传输单元、锁相环以及时钟缓冲器在电源降低模式下不启动。
27.根据权利要求25中所述组合传输器，其中第一传输单元包括：
一第一串行器，其与这组输入端连接，以将第一数据、第一时钟信号、以及第一组输出时钟信号转换成第一数据流；以及
一低压差分信号驱动单元，其包括多个第一驱动器，与第一串行器连接以将第一数据流传输到第一外部输入单元中。
28.根据权利要求25中所述组合传输器，其中第二传输单元包括：
一编码单元，其与这组输入端连接，以根据第二时钟信号将第二数据编码成第三数据；
一第二串行器，其与编码单元连接，以将第三数据、第二时钟信号以及第二组输出时钟信号转换成第二数据流；以及
一转换最小化差分信号驱动单元，其包括多个第二驱动器，与第二串行器连接以将第二数据流传输到第二外部输入单元中。
29.根据权利要求25中所述组合传输器，其中在低压差分信号模式下，时钟缓冲器根据输入时钟和模式选择信号为第一传输单元产生第一时钟信号，并为锁相环产生第三时钟信号，且锁相环为第一传输单元产生第一组输出时钟信号。
30.根据权利要求25中所述组合传输器，其中在转换最小化差分信号模式下，时钟缓冲器根据输入时钟和模式选择信号为第二传输单元产生第二时钟信号，并为锁相环产生第三时钟信号，且锁相环为第一传输单元产生第二组输出时钟信号。
31.一组合传输器，用于传输视频信号，包括：
一第一传输单元，包括一组第一输入端以接收第一数据、以及多个第一驱动器，每个能通过一对信号线将一第一差分信号发送到一第一外部输入单元中，其中每个第一驱动器的一对信号线与一组公共输出线连接，其中第一外部输入单元包括一第一电阻，其连接在第一信号线之间；
一第二传输单元，包括一组第二输入端以接收第二数据、以及多个第二驱动器，每个能通过一对信号线将一第二差分信号发送到一第二外部输入单元中，其中每个第二驱动器的一对信号线与一组公共输出线连接，其中第二外部输入单元包括2个电阻，每个连接在第二外部输入单元中的一电源端和一第一信号线之间；以及
一锁相环，其根据模式选择信号，在第一模式下为第一传输单元产生第一组输出时钟信号，且在第二模式下为第二传输单元产生第二组输出时钟信号，其中根据模式选择信号以及第一和第二组输出时钟信号，在第一模式下由第一传输单元将第一数据传输到第一外部输入单元中，且在第二模式下由第二传输单元将第二数据传输到第二外部输入单元中。
32.根据权利要求31中的组合传输器，其中第一传输单元是低压差分信号传输器。
33.根据权利要求31中的组合传输器，其中第二传输单元是转换最小化差分信号传输器。
34.根据权利要求31中所述组合传输器，还包括：
一时钟缓冲器，其根据输入时钟和模式选择信号有选择性地为第一和第二传输单元以及锁相环产生第一、第二和第三时钟信号，其中锁相环根据模式选择信号和第三时钟信号，在第一模式下将第一组输出时钟信号输出到第一传输单元中，且在第二模式下将第二组输出时钟信号输出到第二传输单元中；以及
一转换控制器，其与第一和第二传输单元、锁相环、以及时钟缓冲器连接，以根据电源选择信号和模式选择信号，在第二模式下使第一传输单元不启动，在第一模式下使第二传输单元不启动，且在电源降低模式下使第一和第二传输单元、锁相环、以及时钟缓冲器不启动。
35.根据权利要求34中所述组合传输器，其中锁相环包括：
一鉴相频器，其与时钟缓冲器连接，以将第三时钟信号与反馈时钟信号作比较从而产生一误差信号，其与第三时钟信号和反馈时钟信号之间的相位和频率差成正比；
一充电泵，其与鉴相频器连接，以根据误差信号输出充电控制信号；以及
一双环路压控振荡器，其与充电泵连接，以根据模式选择信号和充电控制信号，在第一模式下产生第一组输出时钟信号，且在第二模式下产生第二组输出时钟信号。
36.根据权利要求35中所述组合传输器，其中双环路压控振荡器包括：
一第一环路压控振荡器模块，其与充电泵连接，以根据充电控制信号和模式选择信号在第一模式下产生第一组输出时钟信号；以及
一第二环路压控振荡器模块，其与充电泵连接，以根据充电控制信号和模式选择信号在第二模式下产生第二组输出时钟信号。
37.一组合传输器，用于传输视频信号，包括：
一组输入端，用于接收第一数据；
一第一传输单元，与该输入端连接，包括多个第一驱动器，每个能通过一对信号线将一第一差分信号发送到一第一外部输入单元中，其中每个第一驱动器的一对信号线与一组公共输出线连接，其中第一外部输入单元包括一第一电阻，其连接在第一信号线之间；
一第二传输单元，与该输入端连接，包括多个第二驱动器，每个能通过一对信号线将一第二差分信号发送到一第二外部输入单元中，其中每个第二驱动器的一对信号线与一组公共输出线连接，其中第二外部输入单元包括2个电阻，每个连接在第二外部输入单元中一电源端和一第一信号线之间；以及
一锁相环，其根据模式选择信号，在第一模式下为第一传输单元产生第一组输出时钟信号，且在第二模式下为第二传输单元产生第二组输出时钟信号，其中根据模式选择信号以及第一和第二组输出时钟信号，在第一模式下由第一传输单元将第一数据传输到第一外部输入单元中，且在第二模式下由第二传输单元将第二数据传输到第二外部输入单元中。
38.根据权利要求37中的组合传输器，其中第一传输单元是低压差分信号传输器。
39.根据权利要求37中的组合传输器，其中第二传输单元是转换最小化差分信号传输器。
40.根据权利要求37中所述组合传输器，还包括：一时钟缓冲器，其根据输入时钟和模式选择信号有选择性地为第一和第二传输单元以及锁相环产生第一、第二和第三时钟信号，其中锁相环根据模式选择信号和第三时钟信号，在第一模式下为第一传输单元产生第一组输出时钟信号，且在第二模式下为第二传输单元产生第二组输出时钟信号；以及
一转换控制器，其与第一和第二传输单元、锁相环、以及时钟缓冲器连接，以根据电源选择信号和模式选择信号，在第二模式下使第一传输单元不启动，在第一模式下使第二传输单元不启动，且在电源降低模式下使第一、第二传输单元、锁相环、以及时钟缓冲器不启动。
41.根据权利要求40中所述组合传输器，其中锁相环包括：
一鉴相频器，其与时钟缓冲器连接，以将第三时钟信号与反馈时钟信号作比较从而产生一误差信号，其与第三时钟信号和反馈时钟信号之间的相位和频率差成正比；
一充电泵，其与鉴相频器连接，以根据误差信号输出充电控制信号；以及
一双环路压控振荡器，其与充电泵连接，以根据模式选择信号和充电控制信号，在第一模式下产生第一组输出时钟信号，且在第二模式下产生第二组输出时钟信号。
42.根据权利要求41中所述组合传输器，其中双环路压控振荡器包括：
一第一环路压控振荡器模块，其与充电泵连接，以根据充电控制信号和模式选择信号在第一模式下产生第一组输出时钟信号；以及
一第二环路压控振荡器模块，其与充电泵连接，以根据充电控制信号和模式选择信号在第二模式下产生第二组输出时钟信号。
43.一组合传输器，用于传输视频信号，包括：
一组输入端，用于接收第一数据；
一第一传输单元，与该输入端连接，包括多个第一驱动器，每个都能通过一对第一信号线将一第一差分信号发送到一第一外部输入单元中，其中第一外部输入单元包括一第一电阻，其连接在该第一信号线之间；
一第二传输单元，其与该输入端连接，包括多个第二驱动器，每个都能通过一对第二信号线将一第二差分信号发送到一第二外部输入单元中，其中第二外部输入单元包括2个电阻，每个都连接在第二外部输入单元中一电源端和一第二信号线之间；以及
一锁相环，其根据模式选择信号，在第一模式下为第一传输单元产生第一组输出时钟信号，且在第二模式下为第二传输单元产生第二组输出时钟信号，其中根据模式选择信号以及第一和第二组输出时钟信号，在第一模式下由第一传输单元将第一数据传输到第一外部输入单元中，且在第二模式下由第二传输单元将第二数据传输到第二外部输入单元中。
44.根据权利要求43中的组合传输器，其中第一传输单元是低压差分信号传输器。
45.根据权利要求43中的组合传输器，其中第二传输单元是转换最小化差分信号传输器。
46.根据权利要求45中所述组合传输器，还包括：
一时钟缓冲器，其根据一输入时钟和模式选择信号有选择性地为第一和第二传输单元以及锁相环产生第一、第二和第三时钟信号，其中锁相环根据模式选择信号和第三时钟信号，在第一模式下将第一组输出时钟信号输出到第一传输单元中，且在第二模式下将第二组输出时钟信号输出到第二传输单元中；以及
一转换控制器，其与第一和第二传输单元、锁相环、以及时钟缓冲器连接，以根据电源选择信号和模式选择信号，在第二模式下使第一传输单元不启动，在第一模式下使第二传输单元不启动，且在电源降低模式下使第一和第二传输单元、锁相环、以及时钟缓冲器不启动。
47.根据权利要求46中所述组合传输器，其中锁相环包括：
一鉴相频器，其与时钟缓冲器连接，以将第三时钟信号与反馈时钟信号作比较从而产生一误差信号，其与第三时钟信号和反馈时钟信号之间的相位和频率差成正比；
一充电泵，其与鉴相频器连接，以根据误差信号输出充电控制信号；以及
一双环路压控振荡器，其与充电泵连接，以根据模式选择信号和充电控制信号，在第一模式下产生第一组输出时钟信号，且在第二模式下产生第二组输出时钟信号。
48.根据权利要求47中所述组合传输器，其中双环路压控振荡器包括：
一第一环路压控振荡器模块，其与充电泵连接，以根据充电控制信号和模式选择信号在第一模式下产生第一组输出时钟信号；以及
一第二环路压控振荡器模块，其与充电泵连接，以根据充电控制信号和模式选择信号在第二模式下产生第二组输出时钟信号。
49.一组合输出驱动器，用于传输视频信号，包括：
一第一输出驱动器，其根据第一输入信号，通过一对信号线将第一差分信号输出到第一外部输入单元中；以及
一第二输出驱动器，其根据第二输入信号，通过一对信号线将第二差分信号输出到第二外部输入单元中，第二输出驱动器包括：
一驱动器缓冲器，包括第一和第二电源端，其分别与第一电压和第一节点连接，以根据第二输入信号产生2个控制信号；
一输出单元，其连接在第一节点和第一电源端之间，以根据2个控制信号产生第二差分信号；以及
一电源，其与第一节点连接，以将第二电压作为电源提供给驱动器缓冲器和输出单元，从而第一输出驱动器通过一对信号线将第一差分信号输出到第一外部输入单元中，其中第二电压超过第一电压。
50.根据权利要求49中所述组合输出驱动器，其中电源为驱动器缓冲器和输出单元提供第一电压，以便第二输出驱动器通过一对信号线将第二差分信号输出到第二外部输入单元中。
51.根据权利要求49中所述组合输出驱动器，其中在第一模式下当第二输出驱动器不启动时，第一输出驱动器输出第一差分信号。
52.根据权利要求49中所述组合输出驱动器，其中在第二模式下当第一输出驱动器不启动时，第二输出驱动器输出第二差分信号。
53.根据权利要求49中所述组合输出驱动器，其中第一输出驱动器是转换最小化差分信号驱动器。
54.根据权利要求49中所述组合输出驱动器，其中第二输出驱动器是低压差分信号驱动器。
55.根据权利要求50中所述组合输出驱动器，其中第一输出驱动器包括：
一差分对，包括2个输入端，其与第一输入信号连接、以及2个输出端，其与一对信号线连接；以及
一第一电流源，其连接在差分对与第一电源端之间。
56.根据权利要求50中所述组合输出驱动器，其中第二输出驱动器包括：
一第二电流源，其连接在第一节点与第二节点之间；
一锁存单元，其连接在第二电流源与第三节点之间，以根据来自驱动器缓冲器的2个控制信号产生第二差分信号；以及
一第三电流源，其连接在第三节点与第一电源端之间。
57.根据权利要求56中所述组合输出驱动器，其中驱动器缓冲器根据第二输入信号、第一电源端的第一电压、以及电源提供的电压输出2个控制信号。
58.根据权利要求57中所述组合输出驱动器，其中驱动器缓冲器包括第一和第二反相器链，其连接在一第二输入信号与锁存单元之间，以及在其他第二输入信号与锁存单元之间，每个反相器链缓冲器包括串联的2N个反相器，其中2N个反相器中的第一级反相器由第一电压供电，且2N个反相器中的其他反相器由电源供电。
59.根据权利要求49中所述组合输出驱动器，其中第一输出驱动器包括：
一第一切换器，包括第一端，其与一信号线连接、第二端、以及控制端。
一第二切换器，包括第一端，其与其他信号线连接、第二端、以及控制端，其中第一和第二切换器的控制端与第一输入信号连接；以及
一第一电流源，其连接在第一和第二切换器的第二端与第一电源端之间。
60.根据权利要求59中所述组合输出驱动器，其中电源为驱动器缓冲器和输出单元提供第一电压，以便第二输出驱动器通过一对信号线将第二差分信号输出到第二外部输入单元中。
61.根据权利要求60中所述组合输出驱动器，其中第一输出驱动器是转换最小化差分信号驱动器，第二输出驱动器是低压差分信号驱动器，且第一和第二输出驱动器分别在第一和第二模式下启动。
62.根据权利要求61中所述组合输出驱动器，其中驱动器缓冲器根据第二输入信号、第一电源端的第一电压、以及电源提供的电压输出2个控制信号。
63.根据权利要求62中所述组合输出驱动器，其中驱动器缓冲器包括第一和第二反相器链，其连接在一第二输入信号与锁存单元之间，以及在其他第二输入信号与锁存单元之间，每个反相器链缓冲器包括串联的2N个反相器，其中2N个反相器中的第一级反相器由第一电压供电，且2N个反相器中的其他反相器由电源供电。
64.一组合输出驱动器，用于传输视频信号，包括：
一第一输出驱动器，其根据第一输入信号，通过一对信号线将第一差分信号输出到第一外部输入单元中；以及
一第二输出驱动器，其根据第二输入信号，通过一对信号线将第二差分信号输出到第二外部输入单元中，第二输出驱动器包括：
一驱动器缓冲器，包括第一和第二电源端，其分别与第一电压和第一节点连接，以根据第二输入信号产生2个控制信号；
一输出单元，其连接在第一节点和第一电源端之间，以根据2个控制信号产生第二差分信号；以及
一电源，其与第一节点连接，以将第一电压提供给驱动器缓冲器和输出单元，从而第二输出驱动器通过一对信号线将第二差分信号输出到第二外部输入单元中。
65.根据权利要求64中所述组合输出驱动器，其中电源为驱动器缓冲器和输出单元提供第二电压，以便第一输出驱动器通过一对信号线将第一差分信号输出到第一外部输入单元中，其中第二电压超过第一电压。
66.根据权利要求64中所述组合输出驱动器，其中在第一模式下当第二输出驱动器不启动时，第一输出驱动器输出第一差分信号。
67.根据权利要求64中所述组合输出驱动器，其中在第二模式下当第一输出驱动器不启动时，第二输出驱动器输出第二差分信号。
68.根据权利要求64中所述组合输出驱动器，其中第一输出驱动器是转换最小化差分信号驱动器。
69.根据权利要求64中所述组合输出驱动器，其中第二输出驱动器是低压差分信号驱动器。
70.根据权利要求65中所述组合输出驱动器，其中第一输出驱动器包括：
一差分对，包括2个输入端，其与第一输入信号连接、以及2个输出端，其与一对信号线连接；以及
一第一电流源，其连接在差分对与第一电源端之间。
71.根据权利要求65中所述组合输出驱动器，其中第二输出驱动器包括：
一第二电流源，其连接在第一节点与第二节点之间；
一锁存单元，其连接在第二电流源与第三节点之间，以根据来自驱动器缓冲器的2个控制信号产生第二差分信号；以及
一第三电流源，其连接在第三节点与第一电源端之间。
72.根据权利要求71中所述组合输出驱动器，其中驱动器缓冲器根据第二输入信号、第一电源端的第一电压、以及电源提供的电压输出2个控制信号。
73.根据权利要求72中所述组合输出驱动器，其中驱动器缓冲器包括第一和第二反相器链，其连接在一第二输入信号与锁存单元之间，以及在其他第二输入信号与锁存单元之间，每个反相器链缓冲器包括串联的2N个反相器，其中2N个反相器中的第一级反相器由第一电压供电，且2N个反相器中的其他反相器由电源供电。
74.根据权利要求73中所述组合输出驱动器，其中第一输出驱动器包括：
一第一切换器，包括第一端，其与一信号线连接、第二端、以及控制端。
一第二切换器，包括第一端，其与其他信号线连接、第二端、以及控制端，其中第一和第二切换器的控制端与第一输入信号连接；以及
一第一电流源，其连接在第一和第二切换器的第二端与第一电源端之间。
75.根据权利要求74中所述组合输出驱动器，其中电源为驱动器缓冲器和输出单元提供第一电压，以便第二输出驱动器通过一对信号线将第二差分信号输出到第二外部输入单元中。
76.根据权利要求75中所述组合输出驱动器，其中第一输出驱动器是转换最小化差分信号驱动器，第二输出驱动器是低压差分信号驱动器，且第一和第二输出驱动器分别在第一和第二模式下启动。
77.根据权利要求76中所述组合输出驱动器，其中驱动器缓冲器根据第二输入信号、第一电源端的第一电压、以及电源提供的电压输出2个控制信号。
78.根据权利要求77中所述组合输出驱动器，其中驱动器缓冲器包括第一和第二反相器链，其连接在一第二输入信号与锁存单元之间，以及在其他第二输入信号与锁存单元之间，每个反相器链缓冲器包括串联的2N个反相器，其中2N个反相器中的第一级反相器由第一电压供电，且2N个反相器中的其他反相器由电源供电。
79.一输出驱动器，用于传输视频信号，包括：
一驱动器缓冲器，包括第一和第二电源端，其分别与第一电压和第一节点连接，以根据第一输入信号产生2个控制信号；
一输出单元，其连接在第一节点和第一电源端之间，以根据2个控制信号通过一对信号线将第一差分信号输出到第一外部输入单元中；以及
一电源，其与第一节点连接，以将第二电压作为电源提供给驱动器缓冲器和输出单元，从而使输出单元不启动，以停止输出第一差分信号，其中第二电压超过第一电压。
80.根据权利要求79中所述输出驱动器，其中该输出驱动器是低压差分信号驱动器。
81.根据权利要求79中所述输出驱动器，其中输出单元包括：
一第二电流源，其连接在第一节点与第二节点之间；
一锁存单元，其连接在第二电流源与第三节点之间，以根据来自驱动器缓冲器的2个控制信号产生第一差分信号；以及
一第三电流源，其连接在第三节点与第一电源端之间，其中当电源将第一电压提供给输出单元时，输出单元输出第一差分信号。
82.根据权利要求79中所述输出驱动器，其中输出缓冲器根据第一输入信号、第一电压、以及电源提供的电压输出2个控制信号。
83.根据权利要求82中所述输出驱动器，其中驱动器缓冲器包括第一和第二反相器链，其连接在一第一输入信号与锁存单元之间，以及在其他第一输入信号与锁存单元之间，每个反相器链缓冲器包括串联的2N个反相器，其中2N个反相器中的第一级反相器由第一电压供电，且2N个反相器中的其他反相器由电源供电。
84.一组合输出驱动器，用于传输视频信号，包括：
一第一输出驱动器，其在第一模式下根据第一输入信号，通过一对输出信号线将第一差分信号输出到第一外部输入单元中，第一输出驱动器包括：
一第一电流源，其连接在第一电源电压与第一节点之间；
一第一差分单元，其根据第一输入信号产生第一差分信号，并包括2个电源端；以及
一第一箝位装置，其连接在第一节点与第一差分单元之间，以将2个电源端的电位箝制在第二电源电压以下；以及
一第二输出驱动器，其在第二模式下根据第二输入信号，通过一对输出信号线将第二差分信号输出到第二外部输入单元中。
85.根据权利要求84中所述组合输出驱动器，其中第一输出驱动器还包括一第二电流源，其连接在第一差分单元与第三电源电压之间。
86.根据权利要求85中所述组合输出驱动器，其中第二输出驱动器包括：
一第二差分单元，其根据第二输入信号产生第二差分信号，并包括2个输出端；以及
一第二箝位装置，其连接在一对输出信号线与第二差分单元之间，以将2个输出端的电位箝制在第二电源电压以下。
87.根据权利要求86中所述组合输出驱动器，其中第二输出驱动器还包括一第三电流源，其连接在第二差分单元与第三电源电压之间。
88.根据权利要求84中所述组合输出驱动器，其中第一输出驱动器是低压差分信号驱动器。
89.根据权利要求84中所述组合输出驱动器，其中第二输出驱动器是转换最小化差分信号驱动器。
90.根据权利要求87中所述组合输出驱动器，其中第一箝位装置包括：
一第一NMOS晶体管，其连接在第一节点与2个电源端中的一个之间，包括一控制端，其与第一电源电压连接、以及一衬底，其与第四电源电压连接；以及
一第二NMOS晶体管，其连接在第一节点与2个电源端中的另一个之间，包括一控制端，其与第一电源电压连接、以及一衬底，其与第四电源电压连接。
91.根据权利要求85中所述组合输出驱动器，其中第二箝位装置包括：
一第三NMOS晶体管，其连接在一输出信号线与一输出端之间；以及
一第四NMOS晶体管，其连接在另一输出信号线与另一输出端之间，其中第三和第四NMOS晶体管的控制端与第二电源电压连接。
92.根据权利要求90中所述组合输出驱动器，其中第一电源电压超过第二电源电压，且第二电源电压超过第三电源电压。
93.根据权利要求92中所述组合输出驱动器，其中第四电源电压基本上等于第一电源电压与第二电源电压之差，且第三电源电压接地。
94.根据权利要求91中所述组合输出驱动器，其中第一差分单元包括：
一第一PMOS晶体管，其包括第一端，充当一电源端，且与第一NMOS晶体管连接；
一第五NMOS晶体管，其与第一PMOS晶体管连接，其中第一PMOS晶体管和第五NMOS晶体管的控制端与一第一输入信号连接，且第一PMOS晶体管的第二端和第五NMOS晶体管的第一端与一输出信号线连接；
一第二PMOS晶体管，其包括第一端，充当另一电源端，且与第二NMOS晶体管连接；以及
一第六NMOS晶体管，其连接在第二PMOS晶体管之间，其中第二PMOS晶体管和第六NMOS晶体管的控制端与另一第一输入信号连接，且第二PMOS晶体管的第二端和第六NMOS晶体管的第一端与另一输出信号线连接。
95.根据权利要求91中所述组合输出驱动器，其中第二差分单元包括：
一第七NMOS晶体管，其包括第一端，充当一输出端，且与第三NMOS晶体管连接、以及控制端，其与一第二输入信号连接；
一第八NMOS晶体管，其包括第一端，充当另一输出端，且与第四NMOS晶体管连接、以及控制端，其与另一第二输入信号连接，其中第七和第八NMOS晶体管的第二端与第三电流源连接。
96.一组合输出驱动器，用于传输视频信号，包括：
一第一输出驱动器，其在第一模式下根据第一输入信号，通过一对输出信号线将第一差分信号输出到第一外部输入单元中，第一输出驱动器包括：
一第一差分单元，其根据第一输入信号产生第一差分信号，并包括2个输出端；以及
一第一箝位装置，其连接在一对输出信号线与第一差分单元之间，以将2个输出端的电压箝制在第一电源电压以下；以及
一第二输出驱动器，其在第二模式下根据第二输入信号，通过一对输出信号线将第二差分信号输出到第二外部输入单元中。
97.根据权利要求96中所述组合输出驱动器，其中第一输出驱动器还包括一第一电流源，其连接在第一差分单元与第二电源电压之间。
98.根据权利要求97中所述组合输出驱动器，其中第二输出驱动器包括：
一第二电流源，其连接在第三电源电压与第一节点之间；
一第二差分单元，其根据第二输入信号产生第二差分信号，并包括2个电源端；以及
一第二箝位装置，其连接在第一节点与第二差分单元之间，以将2个电源端的电位箝制在第一电源电压以下。
99.根据权利要求98中所述组合输出驱动器，其中第二输出驱动器还包括一第三电流源，其连接在第二差分单元与第二电源电压之间。
100.根据权利要求96中所述组合输出驱动器，其中第一输出驱动器是转换最小化差分信号驱动器。
101.根据权利要求100中所述组合输出驱动器，其中第二输出驱动器是低压差分信号驱动器。
102.根据权利要求97中所述组合输出驱动器，其中第一箝位装置包括：
一第一NMOS晶体管，其连接在一输出信号线与一输出端之间；以及
一第二NMOS晶体管，其连接在另一输出信号线与另一输出端之间，其中第一和第二NMOS晶体管的控制端与第一电源电压连接。
103.根据权利要求102中所述组合输出驱动器，其中第二箝位装置包括：
一第三NMOS晶体管，其连接在第一节点与一电源端之间，包括一控制端，其与第三电源电压连接、以及一衬底，其与第四电源电压连接；以及
一第四NMOS晶体管，其连接在第一节点与另一电源端之间，包括一控制端，其与第三电源电压连接、以及一衬底，其与第四电源电压连接。
104.根据权利要求103中所述组合输出驱动器，其中第三电源电压超过第一电源电压，且第一电源电压超过第二电源电压。
105.根据权利要求104中所述组合输出驱动器，其中第四电源电压基本上等于第三电源电压与第一电源电压之差，且第二电源电压接地。
106.根据权利要求103中所述组合输出驱动器，其中第一差分单元包括：
一第五NMOS晶体管，其包括第一端，充当一输出端，且与第一NMOS晶体管连接、以及控制端，其与一第一输入信号连接；以及
一第六NMOS晶体管，其包括第一端，充当另一输出端，且与第二NMOS晶体管连接、以及控制端，其与另一第一输入信号连接，其中第五和第六NMOS晶体管的第二端与第一电流源连接。
107.根据权利要求103中所述组合输出驱动器，其中第二差分单元包括：
一第一PMOS晶体管，其包括第一端，充当一电源端，且与第三NMOS晶体管连接；
一第七NMOS晶体管，其连接在第一PMOS晶体管之间，其中第一PMOS晶体管和第七NMOS晶体管的控制端与一第二输入信号连接，且第一PMOS晶体管的第二端和第七NMOS晶体管的第一端与一输出信号线连接；
一第二PMOS晶体管，其包括第一端，充当另一电源端，且与第四NMOS晶体管连接；以及
一第八NMOS晶体管，其连接在第二PMOS晶体管之间，其中第二PMOS晶体管和第八NMOS晶体管的控制端与另一第二输入信号连接，且第二PMOS晶体管的第二端和第八NMOS晶体管的第一端与另一输出信号线连接。
CNB2004800028745A 2003-10-28 2004-10-28 组合传输器 Active CN100403656C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US51460603P 2003-10-28 2003-10-28
US60/514,606 2003-10-28

Publications (2)

Publication Number Publication Date
CN1742438A CN1742438A (zh) 2006-03-01
CN100403656C true CN100403656C (zh) 2008-07-16

Family

ID=34549342

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800028745A Active CN100403656C (zh) 2003-10-28 2004-10-28 组合传输器

Country Status (6)

Country Link
US (4) US7471285B2 (zh)
JP (1) JP4391528B2 (zh)
KR (1) KR100730589B1 (zh)
CN (1) CN100403656C (zh)
TW (5) TWI286735B (zh)
WO (1) WO2005043769A1 (zh)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI286735B (en) * 2003-10-28 2007-09-11 Via Tech Inc Combined transmitter
KR100555571B1 (ko) * 2004-09-07 2006-03-03 삼성전자주식회사 반도체 장치의 송신기
US20060123177A1 (en) * 2004-12-02 2006-06-08 Ati Technologies, Inc. Method and apparatus for transporting and interoperating transition minimized differential signaling over differential serial communication transmitters
US7106655B2 (en) * 2004-12-29 2006-09-12 Micron Technology, Inc. Multi-phase clock signal generator and method having inherently unlimited frequency capability
US7893719B2 (en) * 2005-06-15 2011-02-22 Ati Technologies, Ulc Apparatus and methods for self-biasing differential signaling circuitry having multimode output configurations for low voltage applications
US7253663B2 (en) * 2005-06-15 2007-08-07 Ati Technologies Inc. Apparatus and methods for self-biasing differential signaling circuitry having multimode output configurations for low voltage applications
US7593430B2 (en) * 2005-07-28 2009-09-22 Alcatel-Lucent Usa Inc. Method and apparatus for generating virtual clock signals
KR100643606B1 (ko) * 2005-08-12 2006-11-10 삼성전자주식회사 저전압 차동 신호 송신기의 프리앰퍼시스 장치 및 방법
KR100738582B1 (ko) 2005-09-28 2007-07-11 엘지전자 주식회사 듀얼 신호전송방식의 인터페이스부를 갖는 화면 표시 장치.
TWI323080B (en) * 2005-11-10 2010-04-01 Via Tech Inc Dual-function driver
KR100793099B1 (ko) 2006-02-16 2008-01-10 엘지전자 주식회사 영상 표시 장치
DE102006009010B4 (de) * 2006-02-27 2024-06-20 Robert Bosch Gmbh Vorrichtung und Verfahren zur Ausgabe von unterschiedlichen Bildern auf wenigstens zwei Anzeigen
US20070296461A1 (en) * 2006-06-26 2007-12-27 Radiospire Networks, Inc. System, method and apparatus for transmitting and receiving a transition minimized differential signal
US8064535B2 (en) * 2007-03-02 2011-11-22 Qualcomm Incorporated Three phase and polarity encoded serial interface
US9231790B2 (en) * 2007-03-02 2016-01-05 Qualcomm Incorporated N-phase phase and polarity encoded serial interface
US9711041B2 (en) 2012-03-16 2017-07-18 Qualcomm Incorporated N-phase polarity data transfer
US7683673B2 (en) 2007-04-24 2010-03-23 National Semiconductor Corporation Stacked differential signal transmission circuitry
US7965121B2 (en) * 2008-01-03 2011-06-21 Mediatek Inc. Multifunctional output drivers and multifunctional transmitters using the same
KR101398196B1 (ko) * 2008-01-08 2014-05-26 삼성전자주식회사 반도체 장치, 상기 반도체 장치의 동작 방법, 및 이를포함하는 시스템
CN101394377B (zh) * 2008-09-24 2011-06-08 硅谷数模半导体（北京）有限公司 预加重装置和低压差分信号发射器
JP2010087545A (ja) * 2008-09-29 2010-04-15 Fujitsu Microelectronics Ltd 差動出力回路
US8179984B2 (en) * 2008-11-12 2012-05-15 Mediatek Inc. Multifunctional transmitters
DE102009018696B4 (de) * 2009-04-23 2015-08-13 Texas Instruments Deutschland Gmbh Elektronische Vorrichtung und Verfahren zur Ansteuerung einer lichtemittierenden Halbleitervorrichtung
JP5442723B2 (ja) * 2009-05-13 2014-03-12 パナソニック株式会社 ハイブリッド型データ送信回路
US8085066B2 (en) * 2009-10-21 2011-12-27 Renesas Electronics America Inc. xCP on 2 CSI
JP5495779B2 (ja) * 2009-12-28 2014-05-21 キヤノン株式会社 送信装置および通信システム
KR101318272B1 (ko) * 2009-12-30 2013-10-16 엘지디스플레이 주식회사 데이터 전송 장치 및 이를 이용한 평판 표시 장치
KR101341022B1 (ko) 2009-12-30 2013-12-13 엘지디스플레이 주식회사 데이터 전송 장치 및 이를 이용한 평판 표시 장치
TWI419545B (zh) * 2010-03-05 2013-12-11 Aten Int Co Ltd 發送器、接收器及訊號延伸器系統
US20110299436A1 (en) * 2010-06-03 2011-12-08 Broadcom Corporation Front end module with scalable impedance balancing
TWI491180B (zh) * 2010-09-08 2015-07-01 Mstar Semiconductor Inc 具高輸出電壓的低電壓傳輸裝置
US9076398B2 (en) * 2011-10-06 2015-07-07 Himax Technologies Limited Display and operating method thereof
JP2013135314A (ja) 2011-12-26 2013-07-08 Toshiba Corp 差動出力回路
CN105284086B (zh) * 2013-03-14 2018-08-03 美国莱迪思半导体公司 一种用于数据传输的方法及设备
US8860479B2 (en) * 2013-03-15 2014-10-14 Intel Corporation Integrated clock differential buffering
TWI594608B (zh) * 2015-11-27 2017-08-01 智原科技股份有限公司 積體電路以及其串化器/解串化器實體層電路的操作方法
CN106849935A (zh) * 2016-12-23 2017-06-13 深圳市国微电子有限公司 一种时钟缓冲器驱动电路及可编程逻辑器件
EP3809610B1 (en) * 2018-07-11 2024-03-27 Huawei Technologies Co., Ltd. Signal generation device, method, and system

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5402244A (en) * 1992-10-26 1995-03-28 Daewoo Electronics Co., Ltd. Video signal transmission system with adaptive variable length coder/decoder
JP2001092425A (ja) * 1999-09-27 2001-04-06 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2001332691A (ja) * 2000-05-25 2001-11-30 Sharp Corp 半導体装置およびそれを搭載して成る回路モジュール
US20020056137A1 (en) * 1994-01-05 2002-05-09 Cybex Computer Products Corporation Twisted pair communications line system
JP2003101975A (ja) * 2001-09-26 2003-04-04 Canon Inc 多階調伝送方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5146473A (en) * 1989-08-14 1992-09-08 International Mobile Machines Corporation Subscriber unit for wireless digital subscriber communication system
JPH07129538A (ja) * 1993-10-29 1995-05-19 Mitsubishi Denki Semiconductor Software Kk 半導体集積回路
US5949253A (en) * 1997-04-18 1999-09-07 Adaptec, Inc. Low voltage differential driver with multiple drive strengths
US6731667B1 (en) * 1999-11-18 2004-05-04 Anapass Inc. Zero-delay buffer circuit for a spread spectrum clock system and method therefor
US6643499B1 (en) * 1999-12-22 2003-11-04 Texas Instruments Incorporated Apparatus and method for controlling a phase-locked loop circuit
US6366128B1 (en) * 2000-09-05 2002-04-02 Xilinx, Inc. Circuit for producing low-voltage differential signals
US6687322B1 (en) * 2000-10-06 2004-02-03 Adaptec, Inc. Dual mode clock alignment and distribution device
US6788754B1 (en) * 2000-10-10 2004-09-07 Hewlett-Packard Development Company, L.P. Method and apparatus for de-skewing clock edges for systems with distributed clocks
US6628968B1 (en) * 2000-11-02 2003-09-30 Ericsson Inc. Providing timing reference for radio heads
US6437599B1 (en) * 2000-11-06 2002-08-20 Xilinx, Inc. Programmable line driver
US20020118762A1 (en) * 2000-12-20 2002-08-29 Shakiba Mohammad Hossein Digital audio transmission over a digital visual interface (DVI) link
JP2002202760A (ja) * 2000-12-27 2002-07-19 Nec Corp 液晶表示装置の駆動方法及び駆動回路
US6486710B1 (en) * 2001-06-29 2002-11-26 Intel Corporation Differential voltage magnitude comparator
US7307644B2 (en) * 2002-06-12 2007-12-11 Ati Technologies, Inc. Method and system for efficient interfacing to frame sequential display devices
US6590432B1 (en) * 2002-09-26 2003-07-08 Pericom Semiconductor Corp. Low-voltage differential driver with opened eye pattern
TWI286735B (en) * 2003-10-28 2007-09-11 Via Tech Inc Combined transmitter

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5402244A (en) * 1992-10-26 1995-03-28 Daewoo Electronics Co., Ltd. Video signal transmission system with adaptive variable length coder/decoder
US20020056137A1 (en) * 1994-01-05 2002-05-09 Cybex Computer Products Corporation Twisted pair communications line system
JP2001092425A (ja) * 1999-09-27 2001-04-06 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2001332691A (ja) * 2000-05-25 2001-11-30 Sharp Corp 半導体装置およびそれを搭載して成る回路モジュール
JP2003101975A (ja) * 2001-09-26 2003-04-04 Canon Inc 多階調伝送方法

Also Published As

Publication number Publication date
TWI251734B (en) 2006-03-21
US7228116B2 (en) 2007-06-05
KR20060029596A (ko) 2006-04-06
US7353009B2 (en) 2008-04-01
TWI280498B (en) 2007-05-01
KR100730589B1 (ko) 2007-06-21
TW200527260A (en) 2005-08-16
US20050088429A1 (en) 2005-04-28
TW200525330A (en) 2005-08-01
US20050088431A1 (en) 2005-04-28
US20050090215A1 (en) 2005-04-28
JP2007509522A (ja) 2007-04-12
TWI284313B (en) 2007-07-21
US7256625B2 (en) 2007-08-14
TW200529167A (en) 2005-09-01
TWI280746B (en) 2007-05-01
TWI286735B (en) 2007-09-11
JP4391528B2 (ja) 2009-12-24
WO2005043769A1 (en) 2005-05-12
US7471285B2 (en) 2008-12-30
TW200527820A (en) 2005-08-16
TW200537424A (en) 2005-11-16
CN1742438A (zh) 2006-03-01
US20050088430A1 (en) 2005-04-28

Similar Documents

Publication Publication Date Title
CN100403656C (zh) 组合传输器
JP4578316B2 (ja) 送信装置
US7061299B2 (en) Bidirectional level shifter
CN103582853B (zh) 单端可配置多模式驱动器
CN104282255B (zh) 移位寄存器、栅极驱动电路及其驱动方法、显示装置
CN101425986B (zh) 能够在单端传输与差分传输之间转换的接口电路
US9633988B2 (en) Apparatuses and methods of communicating differential serial signals including charge injection
US7256626B2 (en) Low-voltage differential signal driver with pre-emphasis circuit
EP0524712A2 (en) Logic circuit
JPH09214314A (ja) ドライバ回路装置
US20080218212A1 (en) Low to high voltage conversion output driver
US7863936B1 (en) Driving circuit with impedence calibration and pre-emphasis functionalities
US8952725B2 (en) Low voltage differential signal driving circuit and electronic device compatible with wired transmission
US7256624B2 (en) Combined output driver
CN103248352A (zh) 低电压差动信号驱动电路以及相容于有线传输的电子装置
JP2002057728A (ja) 信号伝達装置
JP2988430B2 (ja) レベル変換回路
US10418976B1 (en) Charge steering transmitter
WO2020039977A1 (ja) 半導体回路装置及び半導体回路装置を搭載したシステム
KR20000020303A (ko) 출력 버퍼 회로
CN105281720A (zh) 轨对轨比较电路与其方法
KR20240138023A (ko) 반도체 장치
KR950002020B1 (ko) 라이트 조절회로
TW202312680A (zh) 可組態的電壓調節電路及傳輸電路
KR101053479B1 (ko) 반도체 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant