TWI280498B - Combined output driver - Google Patents

Description

1280498 ， 九、發明說明： 【發明所屬之技術領域】 本發明有關於一種傳輸器，特別有關一種可傳輪低壓差動訊號（1〇w voltage differential signaling ; LVDS)及傳輸最小差分信號（transiti〇n minimized differential signaling ; TMDS)之傳輪器。 【先前技術】 低壓差動訊號（low voltage differential signaling ; LVDS)係為一 種多數筆記型電腦製造者所使狀-種高速且低魏損耗的介面，可於處 理器（CPU)與液晶顯示器之間，建立-個直接式數位連接。它提供相當高的 傳輸速率，僅需要很低的電m產生很小的干擾，LVDs技術係最好適 用於短距_輸線，LVDS技術亦嘗期讀輸至红麵示器，但無法得 到其最佳效果。 第1A圖係表示-傳、统LVDS傳輸器。腦傳輸器1〇係將資料_、 圆、BLUE、麗、爾及DE觀«概，料㈣義器141， 通過信號驗出至對應之接收ϋ。第1B _表示輪出驅動器i4i與接收器 18中一對應之輸入單元182。如圖所干，τ ντκ认h 戈α所不lvds輸出驅動器141係為一電流 型信號線驅動器，藉由電流操縱(nirrpni_·、 电瓜铈縱UUrrent steering)於接收器18中輸入單 關A導通且開關B截止， 元182之上建立一差動電壓。舉例來說，藉由開 約為100歐姆之終端電阻以及信號線/19連到 電流Irei係經由信號線19、 接地端；反之亦然。 準 傳輸最小差分信號(TMDS)係為— 。於此技術中，信號會被最佳化， 種用於傳輪數位資料至一顯示器之標 以減少電磁干擾(EMI)，以允許信號能

0608-A40102TWF 1280498 快速地傳輪且具有高準確率。於TMDS技術中之差動電 . 兄许互補且振幅 受限之信號，被傳輸於-組雙絞線之上，而不需使雜貴的同麵線。_ 傳輸器會編譯且串列地於一 TMDS !^油上傳輸一資料流至一接收哭音， 與同步資訊係被串列化，且用三組雙絞線傳送，而用以時序控制之時脈^ 號係藉由另一組雙絞線傳送。 第2A圖儀表示-傳、统TMDS雜器。τ·傳輸器2〇係將音頻與同步資 訊(R、G、B、HSYNC、VSYNC及DE)轉換成一資料流，藉由輪出驅動器⑷貝 經過信號線輸出至對應之接收器。 第2B圖係表示輸出驅動器、142與接收器18，中一對應之輪入單元谢。如 圖所示，TMDS輪出驅魅142係為—電流型信號線驅動器，藉由控制開關 D及/D ’於信號線191及/191上產生一差動信號。舉例來說，當開關〇導 通％ ’於《線191上之電流Idr，會藉由約為50歐姆之終端電姐，拉低 接收器18,巾輸入單元184之節點N1上之電壓。於此時，沒有載電流之另 -條信號線/191 ’會轉在Avec(3.3v)的準位，因此可御卜個差動魏 擺幅。 目前，用以傳輸LVDS健及TMDS信號之LVDS傳輸器與TMDS傳輪器， 係各別地設置在不同的晶片上。 【發明内容】 有鑑於此，本發明之首要目的，係在於提供可驅動LVDS信號與 信號之輸出驅動器。 為達成上述目的，本發明亦提供一種輸出驅動器’包括一驅動暫存器，

0608-A40102TWF 6 1280498 1括第f—供電端分別搞接至—第一電麟 第一輸入信號，產生m & 即4，用以根據— 號，—輪出單元，_於第—節點與 電源知之間’用以根撼續-批在丨户咕 根據及4制域，藉由—對信號線，輪出 信號至一第一外部輪入單元，·以及-電源供應器，輪該第-節點 =供-第二電如供電至該驅動暫存器與該輸出單元，使得 禁能，而停止輸出該第一差動信號，其中該第二輕係高於該第一3 為達成上述目的，本發„提供_種可傳輪咖_職伸之 組合式輸出驅動器，包括—第—輸出驅動器， 藉由-對信號線，輸出-第一差動信號至—第一外部輸入單七以及^ 二輸出驅動器，用以根據-第二輪入信號，藉由該對信號線，輪出一第二 差動信號至-第二外部輸人單元。該第二輸出驅動器包括—驅動暫存哭， 包括第一、第二供電端分職接至一第一電壓與—第一節點，用以根絲 第二輸入信號，產生二控制信號；一輪出單元，轉接於第一節點與—第一 電源端之間，用以根據該二控制信號，產生該第二差動信號；以及一電源 供應器，麵接該第-節點，用以於該第一輸出驅動器藉由該對信號線，輸 出該第-差動信號至該第-外部輸人單元時，提供_第二電壓以供電至該 驅動暫存器與該輸出單元，其中該第二電壓係高於該第一電壓。 為了讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文 特舉一較佳實施例，並配合所附圖示，作詳細說明如下： 【實施方式】 第一實施例 7

0608-A40102TWF 1280498 ， S 3A圖係為本發明之可傳輪LVDS與TMDS信號之組合式傳輪器之第一 實施例。如圖所示，組合式傳輸器1〇〇 &括一組輸入端51、一第一傳輸單 兀110、-第二傳輸單元120、一切換控制器13〇、一時脈暫存器（cl〇ck buffer)140以及一鎖相迴路(phase 1〇cked 1〇〇p)15〇。該組輸入端51係用 以接收-第-貧料，該第-資料包括音頻及同步資訊，例如腿、哪簡、

Billin' HSYNC1、VSYNC1 及 DE1。 於本實施例中，第一傳輪單元110係可為第1Α&1β圖所示之]^1)8傳 輸器。第一傳輸單元110係耦接該組輸入端51用以藉由第一信號線 YTX0^YTX3+ ^ YTXO^YTXS- ^ YTCLK^ YTCLK- ? ^ f 之接收器（未圖示）。第一傳輸器11〇係包括一第一序列產生器 (serial izer)112減至輸人端51，用崎並贿料轉換成串列的資料流， 以及-驅動單元114雛第-序舰生!| 112，肋將串列資料流傳輸至一 對應之減II。轉單元114係包括複數第—驅動龍〜D5，舉例來說係可 為LVDS驅動器。每個第-驅動器D1〜D5係可藉由一對第一信號線，送出一 第-差動信號，至-對應接收器之_第—外部輸人單元。於對應接收器中 的每個第-外部輸入單元，皆具有搞接於第一信號線間之一第一電阻。舉 例來說，第-驅魅D1係可藉由麟信麟Ym+及γτχ()_，連續地送出 差動㈣至-外部接收器中之一對應輸入單元，其它驅動器依此類推。 於本κ施例中，第二傳輸單元12〇係可為第2Α及2Β圖所示之TMDS傳 輸器。第二傳輸單元12〇係麵接該組輸入端51用以藉由第二信號線

ΖΠ0+〜ΖΤΧ2+、ΖΠ0-〜ΖΤΧ2-、ZTCLK+及ZTCLK-，來傳輸第一資料至一對應 0608-A40102TWF 8 1280498 之接收裔（未圖示）。第二傳輸器U0係包括一編碼單元122、一第二序列產 生器124以及一驅動單元126。編碼單元122係耦接輸入端51，用以將第 一貧料編碼成一第二資料。於本實施例中，編碼單元122係可為一包括三 編碼器8bit\10bit之編碼單元，用以將每8bit的資料編成1〇bit的資料。 序列產生裔124耦接至編碼單元122，用以將並列資料轉換成串列的資料 驅動單元126減第二相產生II 124，用以將串列資料流傳輸至一對 應之接收器。 驅動單το 126係包括複數第二轉|| D6〜D9，舉例來說係可為職驅 動器。每個第-驅動器D6〜D9係可藉由—對第二信號線，送出—第二差動 仏號’至-對應接收|§之一第二外部輸入單元。於對應接收器中的每個第 二外部輸人單元’冑具有複數第二電阻，且每縛二電阻絲接於該對第 -L遽線中之-者與該第二外部輸人單元之—電源線之間。舉例來說，第 二驅動II D6係可藉由該對信號線應及漏_，連續地送出差動信號至 -外部接收器中之-對應輸入單元，其它驅動器依此類推。 ° 切換控制器130係麵接第-傳輸單元110

. - 1 調卞JL厶υ、时脈J

存謂以及鎖相迴路150。切換控制器130係根據一模式選擇信號職Ε 以及顏細5號PD ’用以於不同操作模式下，致餘祕e)或禁能 (disable)第傳輪早』〇、第二傳輸單元⑽、時脈暫存器⑽以及鎖 相迴謂。時脈暫存器14〇係顧一輸入時脈錢細、模式選购 臓EL以及切換控制器13。，用以分別產生内部時脈信膽卜⑽，仏第 一傳輸單元110、第二傳輪單元120及鎖相迴路150。 0608-A40102TWF 1280498 鎖相迴路15G係贱接内部時脈信號ακ3以及模式選擇信號m〇dsel， 用以於LVDS模式時，產生-第-組輸出時脈ρακι給第一傳輸單元㈣， 且於TMDS模式時，產生一第二組輸出時脈ρακ2給第二傳輸單元丨2〇。 第4圖係為根據本發明實施例之一鎖相迴路15〇，其中時脈信號瓜3 係與輸入時脈CLKIN相同。如第4圖中所示，鎖相迴路⑽包括一相位頻 率偵測器（phase frequency detector ; PFD)151、一電荷泵（Charge pump)153 ^ 155 ^ voltage controlled oscillator ; VC0)175 以及一相位暫存器 159。 相位頻率偵測器151 __脈暫存器14〇，用以比較時脈信號⑽ 與-回授時脈信號Pref，並根據之間的頻率/相位差，產一成比例之錯誤信 號Sfc ’輸出至電荷果153。電荷果153係轉接來自相位頻率侧器⑸之 錯誤信號Sfc ’並藉由低猶波器器155，產生一充電控制信號彻in。— 般來說，電荷泵153係係可藉由相位頻率備測器151之錯誤信號紙，進行 充電或放電，以輸出-電流信號，且低通渡波器器155係捕電荷果⑸， 用以將電流信號轉換成充電控制信號VC〇_IN。 雙環式VC0157係_充電控制信號vc〇」N以及模式選擇信號 M0DSEL，用以於LVDS模式時，產生第一組輸出時脈健则=於職 模式時，產生第二組輸出時脈信规K2。可選擇性配置(〇pti〇nai)之相位 暫存器159係爐雙_ VC0157，用以儲存來自雙環式娜7之第一組輸 出時脈信號PCLK1或第二組輸出時脈信號ρακ2。於本發明之實施例中，第 一時脈信號麵中之-者係於刪模挪•至她鮮細器⑸，

0608-A40102TWF 10 1280498 為該回授4脈“號pref，而在了慰模式時，第二時脈信號PClm中之一 者，係輸出至相位頻率偵測器151，作為該回授時脈信號斤以。 帛5圖係為本發明之實施例中，鎖相迴路15〇中之雙環式紐振盡器 15了。如圖所示，雙環式壓控振盪器157包括一電壓電流轉換器i57i、一第 袠狀振盡模組1573、-第二環狀振盪模組1575以及一開關元件1577。 電壓電流轉換裔1571係输電荷泵153及低通濾波器155，用以將充 電控制U虎轉換成-電流控制信號Sic。第一環狀振盈模組係於題 模式時，致能用以根據電流控制信號Sic，產生第一組輸出時脈信號ρακι。 於本發明之實施例中，第一環狀振盪模組係可為一 7級之環狀振盈模 組，包括串成回路之7個延遲單元(delay cells)。於刪模式時，第一 衣狀振盈极、组1573係被致能，用以產生不同相位之14個時脈信號，作為 供給至第-傳輸單元110中第一序列產生器112之第一組輸出時脈信號 PCLK1 〇 第二環狀振盈模組1575係於娜模式時，致能用以根據電流控制信 ，S1C ’產生第二組輸出時脈信號PCLK2。於本發明之實施例中，第二環狀 振盈模組1575係可為- 5級之環狀振盪模組，包括串成回路之5個延遲單 元(delay cells)。於職模式時，第二環狀振盈模組15?5係被致能，用 以產生不同相位之10個時脈信號，作為供給至第二傳輸單元⑽中第二序 列產生器124之第二組輸出時脈信號順2。開關元件聊係麵接第—、 第一ί衣狀振盪杈組1573及1575，用以根據模式選擇信號關狐，於刪 模式時輸出第-峰出時脈信號ρακι，於麵模式時輸出第二組輸出時

0608-A40102TWF 11 1280498 ' 脈信號PLCK2。 以下請參考第3A ®，說明本發明之第一實施例巾，組合式傳輪器_ 之動作。 於LVDS模式（第一模式）時，模式選擇信號M〇DSEL與關機選擇信號卯 會分別為 HIGH 與 LOW，使13Q 12() n 能第一傳輸單元110，以傳輸第一輸入端51上之第-資料至-對應之外部 接收斋。時脈暫存器14〇係根據輸入時脈〇腫及模式選擇信號獅狐， 產生時脈信號CLK1及CLK3，分別提供給第一傳輸單元11〇及相位鎖迴路 150。鎖相迴路150係根據時脈信號ακ3及模式選擇信號腳狐，產生第 一輸出時脈信號PCLK1至第一傳輸單元H〇。 第序列產生裔112係用以將輸入端51上之第一資料及第一輸出時脈 ρακί,換成一串列貧料流’然後驅動單元114藉由信號線爛+〜伽+、 ΥΤΧ0-〜ΥΤΧ3…飢κ+及YTCLK一，將串列資料流傳輸至一對應之外部接收 益。於此杈式中，根據模式選擇信號M0DSEL及關機選擇信號卯，第二傳輪 單元120之時脈信號CLK2及第二輸出時脈信號腹2會被禁能(disabie)， 使得第二傳輸單元120巾的蘭單元122、第二序舰生器似以及驅動單 元126會被禁能。 於TMDS模式（第二模式）時，模式選擇信號_SEL與關機選擇信號卯 會皆為LOW，使得切換控制器130禁能第一傳輸單元11〇，且致能第二傳輸 單元120，以傳輸第一輸入端51上之第_資料至一對應之外部接收器。時 脈暫存☆ 140係根據輸入時脈CLKIN及模式選擇信號獅SEL，產生時脈信 0608-A40102TWP 12 1280498 '號CLK2及CLK3 ’分別提供給第二傳輸單元120及相位鎖迴路i5〇。鎖相迴 路150係根據時脈信號CLK3及模式選擇信號臓EL，纽第二輸出時脈信 號PCLK2至第二傳輸單元120。 編碼單元122係將輸入端51上之第一資料，編碼成一第二資料，第二 序列產生裔124係用以將第二資料及第二輸出時脈ρακ2，轉換成一牟列資 料流，然後驅動單元114藉由信號線ζτχ〇+〜ζτχ2+、ζτχ〇-〜ζτχ2_、 及ZTCLK-，將串列資料流傳輸至一對應之外部接收器。於此模式中，根據 模式選擇信號M0DSEL及關機選擇信號抑，第一傳輸單元11〇之時脈信號 CLK1及第一輸出時脈信號PCLK1會被禁能(disaWe)，使得第一傳輸單元 110中的第一序列產生器112以及驅動單元114會被禁能。 於關機模式時，關機選擇信號PD會為HIGH，不管模_擇信號卿狐 為HIGH或LOW，切換控制器130都會將第一、第二傳輸單元11〇及12〇、 時脈暫存H 140及鎖相迴路150關機。因此，本發明之組合式傳輸器可藉

由权式選擇信號，於LVDS模式時傳輸LVDS信號，於TMDS模式時傳輸tmL 信號。於第-實施例中，第-、第二傳輪單元11〇與12〇係共用輸入端Μ。 第二實施例 第3B圖係為本發明之可傳輸LVDS與勸s信號之組合式傳輸器之第二 實施例。如圖所示，組合式傳輸器100’ &括一組輸入端5卜—第一傳輸 單元110、-第二傳輸單元120、-切換控制器13〇、一時脈暫存器⑽以 及一鎖相迴路150。 組合式傳輸器100,雜第3A圖中所示者相似，除了驅動單元伽， 0608-A40102TWF 13 :1280498 ， 為求說明書之簡潔，相同結構之描敘，予以省略。於本實施例中，驅動器 D6〜D9係與編接至第一傳輸單元中驅動單元114之信號線γτχι+〜γτχ3+、 YTX1-〜YTX3-、YTCLK+、YTCLK-搞接’而不是如第3A圖中所示之 ZTX0+〜ZTX2+、ZTX0-〜ZTX2-、ZTCLK+、ZTCLK-。於此實施例中，第一、第 二傳輸單元110及120共用輸入端51與及輸出端，例如信號線Τχ1+〜γτΧ3+、 YTXl-〜YTX3-、YTCLK+、YTCLK-〇 於LVDS模式（第一模式）時，模式選擇信號_此虹與關機選擇信號抑 會分別為HIGH與LOW，使得切換控制器130禁能第二傳輸單元12〇，且致 月b第一傳輸單元110，以傳輸第一輸入端51上之第一資料至一對應之外部 接收器。時脈暫存器140係根據輸入時脈Clkin及模式選擇信號如此此， 產生時脈信號CLK1及CLK3，分別提供給第一傳輸單元11〇及相位鎖迴路 150。鎖相迴路150係根據時脈信號CLK3及模式選擇信號M〇DSEL，產生第 一輸出日守脈^吕號pclki至第一傳輸單元no。 第-序列產生器112係用以將輸入端51上之第一資料及第一輸出時脈 PCLK1，轉換成一串列資料流，然後驅動單元114藉由信號線γτχ〇+〜γ灯料、 ΥΤΧ0-〜ΥΤΧ3-、YTCLK+及YTCLK-，將串列資料流傳輸至一對應之外部接收 裔。於此杈式中，根據模式選擇信號M〇DSEL及關機選擇信號pD，第二傳輸 單元120之時脈信號ακ2及第二輸出時脈信號ρακ2會被禁能(disaWe)， 使付第-傳輸早7L12G巾的編碼單元122、第二序舰生器124以及驅動單 元126會被禁能。 於TMDS模式（第二模式）時，模式選擇信號腳狐與關機選擇信號卯

0608-A40102TWF 14 1280498 會皆為LOW，使得切換控制器谓禁能第—傳輸單元ιι〇，且致能第二傳輸

單元12〇，以傳輸第-輸入端51上之第—資料至一對應之外部接收器。J 脈暫存器140係根據輸入時脈CLKIN及模式選擇信號職此，產生時脈信 號CU2及CLK3，分別提供給第二傳輸單元12〇及相位鎖迴路⑽。鎖_ 路150係根據時脈錢CLK3及模式選擇信號職此，產生第二輸出時脈信 號PCLK2至第二傳輸單元12〇。 編碼單元122係將輸人端51上之第_龍’編碼成—第二資料，第二 序列產生②124係用以將第二資料及第二輸出時脈ρ(χκ2，轉換成一串列資 料流，然後驅動單元114藉由信號線ΥΤΧ1+〜γτχ3+、γτχι—γτχ3_、 及YTCLK-，將串列資料流傳輸至一對應之外部接收器。於此模式中，根據 模式選擇信號_SEL及關機選擇信號，第—傳輸單幻1〇之時脈信號 CLK1及第一輸出時脈信號PCLK1會被禁能㈤她⑹，使得第一傳輸單元 110中的第一序列產生器112以及驅動單元114會被禁能。

於關機模式時，關機選擇信號PD會為HIGH，不管模式選擇信號m〇dsel 為HIGH或LOW，切換控制器130都會將第一、第二傳輸單元11〇及12〇、 時脈暫存器140及鎖相迴路150關機。因此，本發明之組合式傳輸器可藉 由模式選擇信號，於LVDS模式時傳輸LVDS信號，於TMDS模式時傳輸TMDS 信號。於第一實施例中，第一、第二傳輸單元11〇與12〇係共用輸入端5ι。 弟二實施例 第3C圖係為本發明之可傳輸LVDS與TMDS信號之組合式傳輸器之第二 實施例。如圖所示，組合式傳輸器1〇0”包括一組輪入端51、一第一傳輸 0608-A40102TWF 15 l28〇498 單元110、一第二傳輸單元120、一切換控制器13〇、一時脈暫存器i4〇以 及一鎖相迴路150。 組合式傳輸器100’係與第3A圖中所示者相似，除了編碼單元與 驅動單元126，為求說明書之簡潔，相同結構之描敘，予以省略。於本實施 例中，輸入端52用以接收一第二資料，該第二資料包括音頻及同步資訊， 例如 RED2、GREEN2、BULE2、HSYNC2、VSYNC2 及 DE2。第二傳輸單元 12〇 中 之編碼皁元122係：|馬接至輸入端52，而不是第3A圖中所示之輸入端Μ。 再者，驅動單元126中之驅動器D6〜D9係與耦接至第一傳輸單元中驅動單 元 114 之信號線 YTX1+〜YTX3+、YTX1—YTX3-、YTCLK+、YTCLK-耦接，而不 是如第 3A 圖中所示之 ΖΤΧ0+〜ZTX2+、ΖΤΧ0-〜ZTX2-、ZTCLK+、ZTCLK-。於此 只％例中，苐一、弟一傳輸單元110及120共用相同之輸出端，例如信號 線 TX1+〜YTX3+、YTX1-〜YTX3-、YTCLK+、YTCLK-。 於LVDS模式（第一模式）時，模式選擇信號则)測^與關機選擇信號印 會分別為HIGH與LOW，使得切換控制器130禁能第二傳輸單元12〇，且致 能第一傳輸單元110，以傳輸第一輸入端51上之第一資料至一對應之外部 接枚器。時脈暫存器140係根據輸入時脈CLKIN及模式選擇信， 產生％脈指號CLK1及CLK3，分別提供給第一傳輸單元no及相位鎖迴路 150。鎖相迴路150係根據時脈信號CLK3及模式選擇信號M0DSEL，產生第 一輸出時脈信號PCLK1至第一傳輸單元110。 弟序列產生器112係用以將輸入端51上之第一資料及第一輸出時脈 PCLK1 ’轉換成一串列資料流，然後驅動單元Μ藉由信號線γτχ〇+〜γτχ3+、 0608-A40102TWF 16 1280498 YTX0-〜YTX3-、YTCLK+及YTCLK-，將串列資料流傳輸至一對應之外部接收 為。於此拉式中’根據模式選擇信削〇觀及關機選擇信號pD，第二傳輸 單兀120之時脈信號CLK2及第二輪出時脈信號ρακ2會被禁能⑷saWe)， 使得第二傳鮮元12〇巾_解元122、第二序舰生器124錢驅動單 元126會被禁能。 於TMDS柄式（第二模式）時，模式選擇信號_SEL與關機選擇信號卯 曰白為LOW ’使知切換控制n 13〇禁能第一傳輸單元11Q，且致能第二傳輸 單兀120 ’以傳輸第二輸入端52上之第二資料至一對應之外部接收器。時 脈暫存器140係根據輸人時脈⑶·及模式選擇信細腿，產生時脈信 说CLK2及CLK3刀別提供給第二傳輸單元^2〇及相位鎖迴路⑽。鎖相迴 路⑽係根據時脈錢CLK3及模式選擇信號臟EL，產生第二輸出時脈信 號PCLK2至第二傳輸單元12〇。 編碼單元122係將輸人端52上之第二資料，編碼成—第三資料，第二 序列產生器124係用以將第三資料及第二輸出時脈ρακ2，轉換成一串列資 料流’然後驅動單元114藉由信號線ζτχ〇—ζτχ2+、ZTx〇n、ζ謂+ 及ZTCLK- ’將串列資料流傳輸至一對應之外部接收器。於此模式中，根據 模式選擇信號m_l及關機選擇信號pD’第一傳輸單元ιι〇之時脈信號 CLK1及第-輸出時脈信號ρακι會被禁能(disabie)，使得第—傳輸單元 中的弟序列產生盗H2以及轉單元114會被禁能。 ， 於關機肋__錄PD會為画，碑_擇信號臟EL 為Μ或·，切換控制器13〇都會將第一、第二傳輪單元则及⑽、

0608-A40102TWF 17 1280498 -時脈暫存器140及鎖相迴路15G關機。，本發明之組合式傳輸器可藉 由模式選擇信號，於LVDS模式時傳輸LVDS信號，於模式時傳輸蘭 。於第-實施例中，第_、第二傳輸單元UQ與i2Q係共用輸入端5i。 於LVDS傳輸單元中之輸出驅動器與於獅S傳輸單元中之輸出驅動器 門八有。午夕差異點。舉例來說，於LVDS傳輸單元中，對輸出驅動器來 忒’在其對應之接收器中並不需要一參考電壓，並且一般來說匕彻傳輸單 兀所決定之共模電壓Vcm係為1_25V。但是，於TMDS傳輸單元中，對輸出 驅動器來說，在其對應之接收器中需要一個約為3·抑的穩定參考電壓 Avcc，並且共模電壓Vcm係為3V。再者，在題傳輸單元中，輸出驅動器 之輸出差動賴的擺幅，係與共模· Vem滅25(M〜彻mV，而在丽 傳輸單元中，輸出驅動器之輸出差動電壓的擺幅，係與共模電壓Vcm相差 400mV〜600mV。因此，若LVDS傳輸單元與TMDS傳輸單元直接共用輸出端， 而不修改TMDS與LVDS輪出驅動器之結構，不同的共模電壓Vcm將會造成 無法相容，此問題將在以下加以說明。 第6圖所示係為共用一對輸出端之傳統LVDS驅動器與丁麗^驅動器。 如圖所示，在LVDS驅動器中之電源VCC，一般來說係為2· 5V，於外部接收 器之輸入單元182中之電源，一般來說係為3·3ν。於TMDS模式時，lvds 驅動器2會被禁能，信號BP與BN皆為HIGH(2· 5V)，而TMDS驅動器4會被 致能，因此信號線TXP及TXN中之一者，會根據信號撕與Dp，由3· 3V被 拉低到2· 7V。然而，於信號線TXN與TXP上之電壓，係高於lvds驅動器2 中，電源VCC及輸入端BN與BP上的電壓。因此，漏電流將會通過pM〇s電 0608-A40102TWF 18 1280498 •晶體T1及T3，流往講S驅動器2之電源VCC，將會縮小_驅動器4之 輸出差動電壓的擺幅。再者’若廳電晶體T1,皆為2.別的元件，這些 元件將可能會由於信號線ΤΧΡ與顶上之電壓，而產生崩潰現象。 針對漏電流所導賴問題，本發明亦提供—組合式輪出驅動器，適用 於第3B圖與第3C圖中’共同輸出端來傳輸_錢與鹏信號之組合 式傳輪益100與100。第7圖係顯示一組合式輸出驅動器，由共同的輸 «來傳輸TMDS信號與聰信號。於本發明之實施例中，於應模式時， 藉由刀換控制益，第一傳輸單凡會被禁能，而第一傳輸單元會被致能，用 赠輸資料至一對應之接收器。舉例來說，藉由切換控制器所產生之控制 /第傳輸單元120巾之輸出驅動器D6會被禁能。於·s模式時， 第傳輸單7C會被城控制H魏’而第二傳輸單元會被致能，用以傳輸 W至-對應之魏器。舉例來說，藉由切換控㈣所產生之控制信號， 第一傳輸單元11G巾之輸出驅動it D1~D5會被禁能。 。如第7圖中所不’係為本發明之組合式輸出驅動器測包括兩個輸出 咖202及咖。根據本發明之實施例，輸出驅動謂係顯示第—傳輸 早το 11G中每個輸出驅動器w、此、助、㈣抓的結構，而輸出驅動器 202係‘，、|不第—傳輸單几12〇中每個輸出驅動器抓、价、⑽或⑽的結構。 舉例來π ’輪出驅動器2()2、信號線顶與珊以及輸出驅動器咖，係可 分別視為第3B圖盥篦qr同_ 、乐此圖中所不之輸出驅動器D6、信號線YTX1+與YTX1 - 以及輸出驅動器D2〇 輸出驅動益202係執接_對信號線τχρ與τχΝ，用以於丁廳模式時，

0608-A40102TWF 19 1280498 ' 一傳輸單元110巾之輸ώ驅動器D1〜D5時，於LVDS模式時，輪出驅動器202 會被禁月b ’而輪出驅動器203會被致能。 因此，於輪出驅動器202中，電晶體丁5及丁6之閘極會被拉到低電位 (pull ’且電流源η會被禁能。電源供應器2〇8會藉由節點N1供應 電壓Vl(2. 5V) ’至驅動暫存器204與輸出單元施。由於在⑽s)模式下， 於驅動暫存H 204之第-、第二電源端上的電壓都是i驅動暫存器· 會根據第-電壓V1以及輸入信號BN與Bp，輸出二控制信號⑽與犯。 輸出單元206會根據控制信號SC1與SC2，產生一差動信號，且藉由信號線 TXP與TXN，傳輪至一對應之外部輸入單元中。舉例來說，若控制信號犯 與SC2分別為L0W與_，電晶體T1與T4會導通，而電晶體τ2與财 截止’使得電流Ia會經過電晶體T1與信號線τχρ流至對應之外部輸入單 元，且通過流回信號線流贿，因而在對應之外部輸人單元之輸入端 間，建立一個差動電壓，反之亦反。 於TMDS模式時，第一傳輸單元11〇係被禁能，而第二傳輸單元⑽係 被致能，用以傳輪資料。因此，於第二傳輸單元12〇巾之輸出驅動器㈣9 係被致能，肋輪出差動信號至—接收器中對應之外部輸人單元，同時於 第-傳輸單元110中之輸出驅動器D1〜D5係被禁能。當輸出驅動器挪係 表示第二傳輪單元12〇中之輸出驅動器D6〜D9，且輸出驅動器咖係表示第 -傳輸單元11〇中之輸出驅動器D1〜D5時，於丽模式時，輪出驅動器2〇3 會被禁能，而輸出驅動器202會被致能。 因此，輸出驅動器202係根據輸入信號厕與DP，輸出一差動信號至一

0608-A40102TWF 21 1280498 接收器中一對應之輸入單元。舉例來說，若輪入信號Dp與⑽分別為[

與HIGH，信號線TXN會被拉至2· 7V，而信號線TXP會維持在”'、L〇W 對應之外部輸入單元之輸入端間，建立一個差動電壓， 在

土從之亦反。於TMDS 模式中，電源供應器208會藉由提供一 3· 3V之第二電μ V9 、 ’至驅動暫存器 2〇4與輪出單元2〇6。由於此模式下，驅動暫存器2〇4之兩電源沪係八| 於2.5V與3· 3V，因此，驅動暫存器204會根據第一電壓…、 第一電壓V2 以及輪入信號ΒΝ與ΒΡ，輸出二個3. 3V之控制信號SC1與。輪出單元 2〇6會根據控制信號SC1與SC2而禁能，同時電流源12與i3亦會^处兀 由於電源供應器208所提供之第二電壓V2(於節點奶上）與柝制電屙 SCI與SC2皆同樣為3. 3V，因此將可避免由於2 7V〜3 • · ϋν 1¾壓，在信號 線TXP與™上所導致之漏電流。所以在·s模式中，將不會有漏電流1 信號線TXP與ΠΝ流經電晶體T1與T3至電源供應器2〇8，因此將可^輪 出驅動器之輸出差動電壓的擺幅。 第8圖係表示本發明實施例中組合式輪出驅動器之第一輸出驅動器 202。如圖所示’輪出驅動器202餘接於一對信號線τχρ與彻以及一電 源線GND之間，於觀模式中被致能，用以藉由信號線τχρ與顶，傳輪 -差動信號至-接收器（未圖示)之一外部輸入單元。輸出驅動器2⑽包括 電晶體Τ5與Τ6以及-電流源n ’係電流源π包括電晶體Tu〜τΐ6。電晶 體Τ14之源極係捕至-偏壓電流CB3，電晶體m之控制間極係雛至— 制信號pw卜舉例來說，於TMDS模式中，若信號Dp與分別為腸與 LOW ’電晶體T5與T6會分別為截止與導通，使得信號線m被拉低至2· 7v，

0608-A40102TWF 22 1280498 而另-條信號線ΤΧΡ仍維持在3.3V，因而於對應之外部輪人單元的輪入山 上建立-絲電壓，狀統。而在蘭模式時，電晶體了5射6之控= 端會被輸入信號_DP給拉到低電壓(pull 1〇w)，且電流源n會因騎 制信號PWD1被禁能。 … 口口第9圖係表示本發明實施例中之一輸出單元。如圖所示，於輪出驅動 為203中之輪出單元2〇6係麵接於節點N1與電源線G勵之間，於咖模 式中被致能，用以根據來自驅動暫存器之控制信號，且藉由信號線挪 與TXN，輸出-差動信號至一接收器（未圖示)之一外部輸入單元。輸出單元 206包括由電晶體T1〜T4i栓鎖單元以及電流源12與13。 電机源12包括電晶體T7、T9及T10，且_接節點N1與節點N2之間。 電晶體T7之汲極係輕接至一偏壓電、流⑽，且電流源12係由一控制信號 PWD2所控制。於TMDS模式時，電晶體^藉由控制信號pwD2,轉通以禁 能電流源12。 於栓鎖單元中，電晶體打與72之控制端係耦接至控制信號SC1，且電 晶體T3與14之控制端係耦接至控制信號％2，栓鎖單元用以於1^)3模式 時，於信號線TXN與TXP上產生一差動信號，且於娜模式時，係藉由來 自驅動暫存器204之3· 3V的控制信號SCI與SC2而被禁能。 電流源13係耦接於節點恥與電源線GND之間，包括電晶體T11〜T13。 電晶體Τ12與Τ13之控制端及電晶體Ή1與Τ12之汲極端係減至一偏壓 電流CB2。於TMDS模式時，電晶體τη係由於控制信號pWD截止，以禁能 電流源13。

0608-A40102TWF 23 1280498 :舉例來說，於LVDS模式中，若控制信號SCI與SC2分別為LOW與HIGH， 電晶體T1與T4會導通，而電晶體T2與T3會截止，使得電流Ia會經過電 晶體π與信號線τχρ流至對應之外部輸入單元，且通過流回信號線τχΝ流 回來，因而在對應之外部輸入單元之輸入端間，建立一個差動電壓，反之 亦反 於TMDS模式時’電晶體τΐ〜Τ4之控制端係藉由控制信號sci與SC2被 拉高至3.3V，且電流源12與13會由於控制信號PWD2與PWD3被禁能。由 於節點Nl、Μ與N5上的電壓皆是3· 3V，因此將可避免由於信號線τχρ與 ΤΧΝ之電壓所導致之漏電流。所以在]^^模式中，將不會有漏電流由信號 線ΤΧΡ與ΤΧΝ流經電晶體Τ1與Τ3至電源供應器208,因此將可維持輸出驅 動器之輸出差動電壓的擺幅。 第ίο圖係表示本發明實施例中之一驅動暫存器。驅動暫存器2〇4接收 輸入信號ΒΝ與ΒΡ，並且轉換成控制信號SC1與SC2，分別輸出至輸出單元 206之節點N4與N5。驅動暫存器204包括第一、第二反相器串列腿與 ICS2，用以根據輸入信E BN與Bp、第一電源端上之2· 5V的第一電壓以及 節點N1上的電壓，輸出控制錢们與⑽至栓鎖單元。節點ni上的電 壓係由電源供應If 2G8所提供，其中於LVDS模式時，電源供應器观係提 供- 2. 5V的電壓，而於TMDS模式時，電源供應器观係提供—&抑的電 壓。

第反相器串列ICS1係包括串聯地連接的四個反相器INV1〜工謂，其 中反相為INV1係由2.5V之第-電壓V1所供電，而反相器腿〜腦係由 0608-A40102TWF 24 1280498 電源供應器208提供至節點N1上的電壓所供電。第二反相器串列jCS2係 包括串聯地連接的四個反相器INV5〜INV8,其中反相器1冊5係由2.5V之第 一電壓vi所供電，而反相器INV6〜INV8係由電源供應器2〇8提供至節點犯 上的電壓所供電。 反相器INV1與INV5係用以接收輸入信號BP與，而反相器mv4與 INV8係用以分別輸出控制信號SC1與SC2至輸出單元2〇6之節點财與恥。 於LVDS模式時，由於節點N1上的電壓與第一電壓V1皆為2· 5v，反相器串 列ICS1與ICS2係根據輸入信號BN與BP，輸出控制信號冗丨與父^於此 時，控制信號SCI與SC2中之-者為2· 5V，而另-者為ov。於雇模式 時，輸入信號BN與BP係被設定為2· 5V，使得反相器串列ICS1與ICS2由 於節點N1上3. 3V的電壓，輸出3· 3V之控制信號SCI與SC2至輪出單元2〇6。 第11目係為本發明之組合式傳輸器於LVDS模式時之輪出波形圖。如 圖所示，於LVDS模式時，共模電壓係固定在L 25V，且輸出差動電壓的擺 幅係達到施V。第12 ®係為本發明之組合式傳輸胁刪模式時之輸出 波形圖。如圖所示，於TMDS模式時，共模電壓侧定在3V，且輸出差動電 壓的擺幅係制3_V。g此，本發明之齡式傳偏係可根職式選擇作 號，於TMDS模式下傳輸TMDS信號，而於LVDS模式下傳輸LTO信號。再° 者，由信號線ΤΧΡ與ΤΧΝ通過電晶體T1與Τ3，流往魏供應器2〇8之漏電 流將可以避免，因此，輸出驅動器202之輸出差動電壓的擺幅將可以維持。 雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任 何熟習此技藝者，在不脫離本發明之精神和範圍内，當可作些許之更動與

0608-A40102TWF 25 1280498 潤飾，因此本之保護範圍當視後附之申請專利範圍所界定者為準。 【圖式簡單說明】 第1A圖係表示一傳統LVDS傳輸器。 第1B圖係表示第1A圖所示之輪出驅動器與接收器中一對應之輸入單 元0 第2A圖係表示一傳統TMDS傳輸器。 第2B圖絲示第2A圖所示之輸出驅動器與接收器中一對應之輪入單 元。 第3A圖係為本發明之可傳輪LVDS肖職信號之組合式傳輸器之第— 實施例。 第3B圖係為本發明之可倾_肖聰信號之組合式傳輸器之第二 實施例。 第3C圖係為本發明之可傳輸1^1)8與111)3信號之組合式傳輸器之第三 實施例。 弟4圖係為根據本發明實施例之一鎖相迴路。 第5圖係為本發明之實施例之雙環式壓控振盪器。 第6圖所不係為共用一對輸出端之傳統LVDS驅動器與TMDS驅動器。 第7圖中所示係為本發明之組合式輸出驅動器。 第8圖係表示本發明實施例之第-輸出驅動器。 第9圖係絲本發明實施例之-輸出單元。 第10圖係表示本發明實施例之-驅動暫存ϋ。

0608-A40102TWF 26 1280498 第11圖係為本發明之組合式傳輪器於蘭模柄之輪… 第12 _本發明之組合式傳輸器於獅s模式時 【主要元件符號說明】 12 :序列產生器； 16 :鎖相迴路； 18、18’ ：接收器； A'B、1577:開關元件； 10 : LVDS傳輸器； 182、184 ·輸入單元； 20 : TMDS傳輪器； 51、52 :輸入端； 100、100’ 、1〇〇” ：組合式傳輸器； 110:第一傳輸單元； 120 :第二傳輸單元； 114、126 :驅動單元； 112 : 7 : 1序列產生器； 124 : 10 : 1序列產生器； 130 :切換控制器； 140 :時序暫存器； 141 :輸出驅動器； 150 ·鎖相迴路；

0608-A40102TWF 27 :1280498 ： 151 :相位頻率偵測器； 153 :電荷泵； 155 :低通濾波器； 157 :雙環式壓控振盪器； 159 :相位暫存器； 1571 :電壓/電流轉換器； 1573 :第一環狀振盪模組； 1575 :第二環狀振盪模組； 200 :組合式輸出驅動器； 204 :驅動暫存器； 206 :輸出單元； 208 :電源供應器； T1〜T7、T9〜T16 :電晶體； DN、DP、BN、ΒΡ :輸入信號； RT :電阻；

Prei :回授時脈信號；

Sic :錯誤信號； VCOJN :充電控制信號； CLKIN :輸入時脈信號； CLK1〜CLK3 :時脈信號； PCLK1〜PCLK2 :輸出時脈信號； 28

0608-A40102TWF 1280498 D1〜D9、203、202 :輪出驅動器；

Iref :電流； MODSEL :模式選擇信號； N1〜N6 :節點； II〜13 :電流源； VI ··第一電壓； PWD1〜PWD3 :控制信號； CB1〜CB3 :偏壓電流； SCI、SC2 :控制電壓； INV1〜INV8 :反相器； ICS1、ICS2 :反相器串列； PD :關機選擇信號； RE：D、GREEN、BLUE、HSYNC、VSYNC、DE、RED1、GREEN1、BLUE1、HSYNQ、 VSYNC1、DEI、RED2、GREEN2、BLUE2、HSYNC2、VSYNC2、DE2 :資料；以及 ΥΤΧ0+〜YTX3+ 、 ΥΤΧ0-〜YTX3- 、 YTCLK+〜YTCLK- 、 ΖΤΧ0+〜ZTX2+ 、 ΖΤΧ0-〜ZTX2-、ZTCLK+〜ZTCLK-、19、历、191、而、丁XN、TXP :信號 線0 0608-A40102TWF 29

Claims (1)

1280498 修正本 案號93132531 95年11月0日 ______________. 、申請專利範圍：偏1' I-種組合式輸出驅動器’應用於傳輪音 ：訊號，包括： -第-輸出驅動器’用以根據一第1入信號，藉由一對 信號、 I 卜輪出一第一差動信號至一第—外部輪入單元；以及 -第二輸出驅動器’用以根據一第二輪入信號，藉由該對 k號線，輸出一第二差動信號至一第二外部輸入單元，該 出驅動器包括·· …-驅動暫存器，包括第一、第二供電端分_至一第一 電>1與-第一節點，用以根據該 询八彳°號，產生二控制信號； -剧出單元’耦接於第一節點與一第一電源端之間，用以 根據該二控制信號’產生該第二差動信號；以及 :源供應益’耦接該第一節點，用以於該第一輸出驅動 态猎由该對信號線，輸出該第 時，提供-第二電壓邪電至弟—外部輸入單元 I、電至该驅動暫存器與該輪出單元，並中 該第二電壓係高於該第—電壓。 /、τ 2·如申請專利範圍第i項所述之組合式輸出驅動器 電源供應器，提供”二電壓以供電至該驅動暫存輸中單 元，以便該第二輸出驅動 κ輪出早 %動益精由该對信號線，輸出 號至該第二外部輸入單元。 差動信 0608-A40102TWF1 30 1280498 •如申晴專利範圍第1項所述之組合式輸出驅動器，其中於 一第一模式時，該第一輸出驅動器係用以輸出該第一差動信號， 且該第二輸出驅動器係被禁能。 4·如申請專利範圍第1項所述之組合式輸出驅動器，其中於 第一模式日守，该第二輸出驅動器係用以輸出該第二差動信號， 且該第一輸出驅動器係被禁能。 5·如申請專利範圍第1項所述之組合式輸出驅動器，其中該 第輸出驅動器係為一低壓差動訊號驅動器（low voltage differential signaling driver ; LVDS driver)。 •如申明專利範圍弟1項所述之組合式輪出驅動器，其中該 第一輸出驅動裔係為一傳輸最小差分信號驅動器汍抓⑽ minimized differential signaling driver ； TMDS driver) 〇 7·如申請專利範圍第2項所述之組合式輪出驅動器，其中該 第一輸出驅動器包括： 差動對，具有一輸入端耦接至該第一輸入信號，以及二 輸出端耦接至該對信號線；以及 一第-電流源、，季禺接於該差動對與該第—電源端之間。 8.如申請專利範圍第2項所述之組合式輸出驅動器，其中該 苐一輸出驅動器包括： 一第二電流源，耦接該第一節點與一第二節點之間； 0608-A40102TWF1 31 1280498 一栓鎖單元，耦接於該第二電流源與一第三節點之間，用 以根據來自該驅動暫存器之該二控制信號，產生該第二差動俨 號；以及 一第二電流源，耦接於該第三節點與該第一電源端之間。 9·如申請專利範圍第8項所述之組合式輸出驅動器，其中該 驅動暫存器係根據該第二輸入信號、於該第一供電端上之該第一 電壓與該電源供應器所提供之電壓，輸出該二控制信號。 10,如申請專利範圍第9項所述之組合式輸出驅動器，其 中該驅動暫存器包括一第一及一箆—沒相 ^ 汉乐一汉相為串列，係分別||接於 該第二信號中之-者與該栓鎖單元之間以及該第二信號中之另 一者與该检鎖單元之間，每一 反相器串列係包括2N個串聯連接 之反相S ’且該2N個反相”位於第—級之反相器係由該第一 電塵所供電，而該2N個反相器中剩餘反相器係由係該電源供應 器所供電。 11.如申請專利範圍第i項所述之組合式輸出驅動器，其 中該第一輸出驅動器包括： -第-開關元件’具有_第—端㈣至該對信號線中之一 者，一第二端以及一控制端； 0608-A40102TWF1 32 1280498 一第二開關元件 一者，一第二端以及_ 制端係用以接收該第一 ’、有苐一端麵接至該對信號線中之另 控制端，其中該第一、第二開關元件之控 輪入信號；以及 弟一開關元件之第二端與 第一電流源，I馬接於該第一 該第一電源端之間。 士申明專利|巳圍第u項所述之組合式輸出驅動器，其 中該電源供應器，提供該第- /、 时一 弟一電壓以供電至該驅動暫存器與該輸 出早凡以便5亥第二輸出驅動器藉由該對信號線，輸出該第二差 動信號至該第二外部輸入單元。 第一、第二輸出驅動器係分別於—第—與―第二模式下被致 (enabled) 〇 α如申請專利範圍第12項所述之組合式輸出驅動器，盆 :該第-輸出驅動㈣為—健差動訊號(LVDS)傳輸器，且該 第二傳輸單元係為-傳輸最小差分信號（TMDS)傳輸器，並且該 14·如申請專利範圍第13項所述之組合式輸出驅動器，其 中該驅動暫存器係根據該第二輸人信號、於該第—供電端上之該 第-Μ與該電源供應器所提供之電壓，輸出該二控制信號。/ 15.如申請專利範圍第14項所述之組合式輸出驅動器，其 中該驅動暫存器包括-第—及—第二反相器串列，係分職接於 該第二信號中之一者與該栓鎖單元之間以及該第二信號中之另 0608-A40102TWF1 33 1280498 一者與該栓鎖單元之間，每—反相器串列係包括2N個串聯連接 之反相器，且該2N個反相器中位於第一級之反相器係由該第— 電壓所供電’而該2N個反相器中剩餘反相器係由係該電源供應 器所供電。 … 16. 一種組合式輸出驅動器，應用於傳輸音頻訊號，包括： -第-輸出驅動器，用以根據一第一輸入信號，藉由—對 信號線，輸出一第一差動信號至一第一外部輸入單元；以及 -第二輸出驅動器，用以根據一第二輸入信號，藉由該對 信號線’輸出-第二差動信號至—第二外部輸人單元，該第 出驅動器包括： —^ 一驅動暫存器，包括第-' 第二供電端分物妾至—第 電塵與一第一節點，用以根據該第二輸入信號，產生二控制 Γ輸出單元，福接於第—節點與一第-電源端之間，用二 根據该一控制信號，產生該第二差動信號；以及 -電源供應器，耦接該第一節點，用以提 供電至該_暫存器與該料單元， —壓以 兮#味始认山 μ弟—輪出驅動器藉由 忒對㈣線’輸出該第二差動 楷由 琨至°亥弟—外部輪入單元。 R如申請專利範圍第16項所述之組 时 中該電源供應器，提供該第 $ .転動态，其 出單元，以便該第一輸出驅動 暫存益與该輸 1動㈣由該對信號線，輪出該第—差 0608-A40102TWF1 34 1280498 動仏號至該第—外部輸入單元壓。 且該第二電壓係高 於該第一電 18· 如申請專利 範圍 中於-第―"± 弟16項所述之組合式輪出驅動器，其 號，:广該第-輸出驅動器係用以輪出該第一差動信 μ弟一輪出驅動器係被禁能。 中於二^請專利範圍第16項所述之組合式輪出驅動器，宜 、#-模式時，該第二輸出驅動器係用以輪 就，且兮筮认， 成弟一輸出驅動器係被禁能。 中▲从％申請專利範圍第16項所述之組合式輸出驅動器，其 忒第一輸出驅動器係為一低壓差動訊號(lvds_動器。 二如申叫專利範圍第16項所述之組合式輸出驅動器，其 έ第輸出驅動器係為—傳輸最小差分信號（tmds)驅動器。 •如申叫專利範圍第17項所述之組合式輸出驅動器，其 中該第一輸出驅動器包括： 一差動對，具有二輸入端耦接至該第一輸入信號，以及二 輪出端耦接至該對信號線；以及 一第一電流源，耦接於該差動對與該第一電源端之間。 23·如申請專利範圍第17項所述之組合式輸出驅動器，其 中”玄弟^輸出驅動器包括： 0608-A40102TWF1 35 1280498 一第二電流源’耦接該第-節點與-第二節點之間； -祛鎖早元’耦接於該第二電流源與一第三節點之間，用 以根據來自該驅動暫在哭夕+ 動暫存杰之該二控制信號，產生該第二差動信 號；以及 一第二電流源’純於該第三節點與該第_電源端之間。 24·如申請專利範圍第23項所述之組合式輪出驅動器，其 中該驅動暫存|S係根據該第二輸人信號、於該第—供電端上之該 第-電壓與該電源供應器所提供之電壓，輸出該二控制信號^ &如申請專利範圍第24項所述之組合式輸出驅動器，立 中該驅動暫存器包括—第—及-第二反相器串列，係分別輕祕 該第二信號中之-者與該栓鎖單元之間以及該第二信號中之另 -者與該栓鎖單元之間’每一反相器串列係包括2n個串聯連接 之反相器，且該2N個反相器中位於第—級之反相器係由該第一 電壓所供電，而該2N個反相器中剩餘反相器係由係該電源供應 器所供電。 k 26·如申請專利範圍第16項所述之組合式輸出驅動器，其 中該第一輸出驅動器包括·· 一第一開關70件，具有一第一端耦接至該對信號線中之一 者，一第二端以及一控制端； 0608-A40102T WF1 36 1280498 第4關元件4有一第一端耗接至該對信號線中之另 一者，一第二端以及一控制端，其中該第一、第二開關元件之控 制端係用以接收該第一輸入信號；以及 一第一電流源，耦接於該第一、第二開關元件之第二端與 該第一電源端之間。 27·如申請專利範圍第26項所述之組合式輸出驅動器，其 中該電源供應器，提供該第—電壓以供電至該驅動暫存器與該輸 出單元，以便該第二輸出驅動器藉由該對信號線，輸出該第二差 動信號至該第二外部輸入單元。 28·如申請專利範圍第27項所述之組合式輸出驅動器，其 中該第-輸出驅動器係為—低壓差動訊號（LVDS)傳輸器，且該 第一傳輸早70係為—傳輸最小差分信號（TMDS)傳輸器，並且該 第-、第二輸出驅動器係分別於m二模式下被致能 (enabled) 〇 29.如申叫專利範圍第28項所述之組合式輸出驅動器，其 中該驅動暫存器係根據該第二輸人信號、於該第—供電端上之該 第-電壓與該電源供應器所提供之電壓，輸出該二控制信號。 3〇·如申請專利範圍第29項所述之組合式輸出驅動器，其 中5亥驅動暫存器句 楚 γγ ^ . 于态匕括弟一及一第二反相器串列，係分別耦接於 «玄第一乜號中之一者與該栓鎖單元之間以及該第二信號中之另 0608-A40102TWF1 37 1280498 一者與該检鎖單元之間，每—反相器串列係包括2N個串聯連接 之反相器，且該2N個反相器中位於第一級之反相器係由該第— 電壓所供電，而該2顧反相器中剩餘反相器係由係該電源供應 器所供電。 ^ 3 1 · 一種輸出驅動器，應用於傳輸音頻訊號，包括： 一驅動暫存器’包括第-、第二供電端分_接至_第一電 壓與一第一節點，用以根據一第一輸入信號，產生二控制信號; -輸出單元，耦接於第一節點與一第一電源端之間，用以 根據該二控制信號，藉由-對信號線，輸出-第二差動信號至一 苐一外部輸入單元；以及 "電源供應器’耦接該第一節點，用以提供一第二電壓以 供電至該驅動暫存器與該輸出單元，使得該輸出單元被禁能，而 V止輸出邊第一差動信號，其中該第二電壓係高於該第一電壓。 其中該輪出 differential 其中該輪出 汝申明專利範圍弟3 1項所述之輸出驅動器， 駆動器係為—低壓差動訊號驅動器（Igw v〇ltage signaling driver ; LVDS driver)。 。33.如申請專利範圍第31項所述之輸出驅動器 單元包括： 第二電流源，耦接該第一節點與一第二節點之間 0608-A40102TWF1 38 1280498 器之嫿一控制信號，產生該第二差動作 貞單元，輕接於該第二電流源與一第三節點 根據來自該驅動暫存 ”’《間，用以 號； 以及 間，其 出單元 第二電流源，耦接於該第三節點與該第一電源端之 中田5亥電源供應器提供該第一電壓至該輸出單元時，該輪 會被致能而輸出該第一差動信號。 34·如申請專利範圍第31項所述之輸出驅動器，其中該驅 動暫存器係根據該第二輸入信號、於該第一供電端上之該第—電 壓與該電源供應器所提供之電壓，輸出該二控制信號。 35·如申請專利範圍第34項所述之輸出驅動器，其中該驅 動暫存器包括一第一及一第二反相器串列，係分別耦接於該第二 信號中之一者與該栓鎖單元之間以及該第二信號中之另一者與 該栓鎖單元之間，每一反相器串列係包括2N個串聯連接之反相 器’且該2N個反相器中位於第一級之反相器係由該第一電壓所 供電，而該2N個反相器中剩餘反相器係由係該電源供應器所供 電。 0608-A40102TWF1 39 1280498 案號93132531 95年11月07曰 修正頁 I_____..... · ο ^ s Ω S 賊

II