CN100569046C - 多层基板及其制造方法 - Google Patents

多层基板及其制造方法 Download PDF

Info

Publication number
CN100569046C
CN100569046C CNB2007101817912A CN200710181791A CN100569046C CN 100569046 C CN100569046 C CN 100569046C CN B2007101817912 A CNB2007101817912 A CN B2007101817912A CN 200710181791 A CN200710181791 A CN 200710181791A CN 100569046 C CN100569046 C CN 100569046C
Authority
CN
China
Prior art keywords
resin molding
electronic component
projecting part
sept
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2007101817912A
Other languages
English (en)
Other versions
CN101198210A (zh
Inventor
神谷博辉
清水元规
竹内聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN101198210A publication Critical patent/CN101198210A/zh
Application granted granted Critical
Publication of CN100569046C publication Critical patent/CN100569046C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/091—Locally and permanently deformed areas including dielectric material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/1059—Connections made by press-fit insertion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

一种多层基板(100)，包括绝缘基底部件(1)、嵌入到绝缘基底部件(1)内的电子元件(2)和间隔物(20-22)，其中该绝缘基底部件(1)具有多个树脂膜(10，10a-10f)。树脂膜(10，10a-10f)由热塑性树脂制成，并且其彼此叠置、彼此附着。至少一个树脂膜(10，10b-10e)具有用于插入电子元件(2)的通孔(11)。该树脂膜(10，10b-10e)还具有多个突出部件(12)。一个突出部件(12)与另一个突出部件(12)相对，从而它们接触电子元件(2)，并且将电子元件(2)夹在中间。间隔物(20-22)被设置在该树脂膜(10，10b-10e)和相邻树脂膜(10，10a-10f)之间，并且该间隔物(20-22)被设置在突出部件(12)中的一个的基底部分。

Description

多层基板及其制造方法
技术领域
本发明涉及多层基板及其制造方法。
背景技术
US 2006/0042078A(相应于JP 2006-73763A)公开了一种多层基板的制造方法，该多层基板包括绝缘基底部件和嵌入绝缘基底部件内的电子元件。在该制造方法中，绝缘基底部件包括多个树脂膜，并且该树脂膜的一部分具有其中插入电子元件的通孔。具有通孔的树脂膜中的至少一个设有多个突出部件。突出部件从通孔的周围部分突出到通孔内。排列该突出部件，从而突出部件的相对尖端(顶端)之间的距离比电子元件的外部尺寸短。在挤压该突出部件的尖端的同时将电子元件插入通孔。利用热量压制其中设置有电子元件的树脂膜的叠层体，以便形成多层基板。
插入通孔中的电子元件由具有突出部件的树脂膜所固定，因此，限制该电子元件进入叠层树脂膜的层间，或防止由于将另一个电子元件插入相邻的通孔或将叠层体运送至下一个工艺而产生的振动引起该电子元件从通孔中跳出。因此，在制造过程中限制电子元件移动。
根据本申请的发明者所实施的实验，在当将电子元件插入通孔时，电子元件相对于通孔不在适当的位置的情况下，电子元件可能削掉突出部件，并且可能产生树脂粉末。此外，树脂粉末可能影响电子元件内的电极和导电图案之间的连接。相比较而言，在以高精度、相应于通孔设置电子元件的情况下，插入电子元件可能需要很长时间。因此，以高精度设置电子元件不适于在多层基板内插入多个电子元件的情况。
当将电子元件插入叠层树脂膜的通孔内时，需要限制树脂粉末的产生，同时在短时间内插入电子元件。
发明内容
因此，本发明的一个目的是提供一种多层基板。本发明的另一个目的是提供多层基板的制造方法。
根据本发明的一个方面，多层基板包括绝缘基底部件、被嵌入绝缘基底部件内的电元件和间隔物。该绝缘基底部件包括多个导电图案和多个由热塑树脂制成的彼此叠置且附着的树脂膜。电元件包括与导电图案中至少一个电耦合的电极。至少一个树脂膜具有插入电子元件的通孔。该树脂膜还具有多个突出部件，每个突出部件从通孔的周围部分突出到通孔内。一个突出部件与另一个突出部件相对，因此它们接触电子元件，并将该电子元件夹在它们之间。间隔物被设置在一个树脂膜和其相邻的树脂膜之间，并且该间隔物被设置在突出部件中的一个的底部。
在该多层基板内，间隔物被设置在突出部件中的一个的底部，从而限制该突出部件被电元件所削掉。因此，抑制多层基板产生树脂粉末。
根据本发明的另一个方面，制造多层基板的方法包括制备多个树脂膜的步骤，叠置树脂膜和间隔物的步骤，按压-插入电子元件的步骤，以及加热和压制叠层树脂膜的步骤。在制备树脂膜的步骤中，树脂膜由热塑树脂制成，并且至少一个树脂膜具有用于插入电子元件的通孔，其它树脂膜没有通孔。该树脂膜还包括多个突出部件，每个突出部件从通孔的周围部分突出到通孔内。一个突出部件与另一个突出部件相对，因此它们的顶端之间的距离比电子元件的外部尺寸短。在叠置树脂膜和间隔物的步骤中，间隔物被设置在一个树脂膜和其邻近的树脂膜之间，并且其被设置在突出部件中的一个的底部。在按压-插入电子元件的步骤中，通过用电子元件挤压突出部件的顶端而将电子元件按压-插入通孔内。在加热和压制叠层树脂膜的步骤中，由叠层树脂膜形成绝缘基底部件，并且在该绝缘基底部件内嵌入电子元件。
在该制造方法中，当将电子元件插入通孔内时，被电子元件挤压的突出部件可能从作为支撑点的间隔物以大弯曲角弯曲。因此，即使当电子元件相对于通孔不在适当的位置时，也可在突出部件接受超出突出部件的断裂强度的力之前，通过来自突出部件的反作用力将该电子元件推向通孔的中心部分。因此，该制造方法限制插入电子元件引起的树脂粉末的产生。
此外，通过具有突出部件的一个树脂膜固定电子元件，从而限制该电子元件进入叠层树脂膜的层间。因此，在制造工艺过程中限制电子元件移动。
附图说明
结合附图，由以下对优选实施例的详细说明，本发明的其它目的和优点将会更加明显。在附图中：
图1是示出根据现有技术将电子元件插入叠层树脂膜的通孔内的工艺的透视图；
图2A和2B是示出根据由本发明的发明人发明的相关技术的突出部件的弯曲和破损之间的关系的示意图；
图3是根据由本发明的发明人发明的另一个相关技术的突出部件的示意性透视图；
图4是根据本发明的第一实施例的多层基板的示意性截面图；
图5A-5D是示出一种根据第一实施例的用于形成多层基板的树脂膜的制造工艺的截面图；
图6是通过图5A-5D所示的制造工艺形成的树脂膜的平面图；
图7A是根据第一实施例的间隔物的截面图，图7B是该间隔物的平面图；
图8是示出根据第一实施例的突出部件和间隔物的位置关系的平面图；
图9A-9C是示出树脂膜的叠置工艺和电子元件的设置工艺的截面图；
图10A-10C是示出电子元件的设置工艺的细节的截面图；
图11是示出加热和压制工艺的截面图；
图12是示出根据第一实施例的修改的叠层体的截面图；
图13是根据第一实施例的另一个修改的间隔物的平面图；
图14是示出根据本发明的第二实施例的树脂膜的叠置工艺的截面图；
图15是示出根据第二实施例的多层基板的示意性截面图；以及
图16是示出根据第二实施例的修改的叠层树脂膜的截面图。
具体实施方式
在描述本发明的优选实施例之前，将描述本申请的发明人创造本发明的过程。
首先，基于US2006/0042078A(对应于JP 2006-73763A)中所公开的方法制造多层基板，其包括绝缘基底部件和嵌入该绝缘基底部件内的电子元件。如图1所示，在该制造方法中，将电子元件2插入叠层树脂膜10的通孔11内。
根据发明人所进行的试验，在当将电子元件2插入通孔11时，电子元件2相对于通孔11不在适当的位置的情况下，电子元件2可能从树脂膜10削掉突出部件12，并且可能产生树脂粉末。树脂粉末(即突出部件12的损坏部分)可在以下的机制内产生。
如图2A所示，将电子元件2和用于将电子元件2压入通孔11内的按压构件110之间的摩擦系数确定为“μ”，将由按压构件110经电子元件2按压的突出部件12的弯曲角度确定为“θ1”，将被电子元件2按压的突出部件12的反作用力确定为“F1”，并且将突出部件12的可弯曲量确定为“V”。从而，反作用力“F1”的水平分量被表示“F1·sinθ1”，反作用力“F1”的垂直分量表示为“F1·cosθ1”。此外，按压构件110和电子元件2之间的摩擦力表示为“μ·F1·cosθ1”。因此，当满足下列公式(1)时，由电子元件2按压的突出部件12的反作用力使得电子元件2被推向通孔11的中心部分(即图2A内的右侧)。
F1·sinθ1＞μ·F1·cosθ1……(1)
公式(1)可用公式(2)所代替。
tanθ1＞μ……(2)
因此，当弯曲角度“θ1”大时，电子元件2被推向通孔11的中心部分。特别地，当θ1≥45°时，因摩擦系数μ＜1，电子元件2必定被推向通孔11的中心部分。
如图2B所示，在突出部件12的变形量达到可弯曲量“V”却未不满足上述公式(1)和(2)，并且在突出部件12被按压到不能再向下弯曲的状态的情况下，在图2A中，弯曲角度“θ2”逐渐小于弯曲角度“θ1”。在这情况下，反作用力“F2”的水平组分“F2·sinθ2”小于按压构件110和电子元件2之间的摩擦力“μ·F2·cosθ2”。因此，电子元件2不被推向通孔的中心部分。当向电子元件2提供超过突出部件12的断裂强度的力从而将电子元件强制插入通孔11内时，电子元件2可能削掉突出部件12。因此，突出部件12可能被损坏。
在发明人的另一个试验中，如图3所示在悬臂平面三角形上对突出部件12进行建模。当对突出部件12的尖端施加负载“F”时，在点“x”处的弯曲量“V(x)”和弯曲角度“dV(x)/dx”(＝θ)由下列公式(3)和(4)表示。
V(x)＝12L/Eb0h2(1/2Fx2-FLx+1/2FL2)……(3)
dV(x)/dx＝12L/Eb0h2(Fx-FL)……(4)
其中，“h”是突出部件12的厚度，“L”是支撑点和突出部件12的尖端之间的长度，“b0”是突出部件12的基底部分的宽度，“bx”是在点“x”处的突出部件的宽度，“E”是杨氏模量。当x＝0时，公式(3)和公式(4)由公式(5)和(6)表示。
V(0)＝6FL3/Eb0h2……(5)
dV(0)/dx＝-2V(0)/L……(6)
当弯曲量“V”恒定时，弯曲角度“dV(x)/dx”(＝θ)被表示为只是突出部件12的长度“L”的函数。因此，当支撑点和突出部件12的尖端之间的长度“L”短时，弯曲角度“θ”大，从而在突出部件12被损坏之前，可以将电子元件2推向通孔11的中心部分。
(第一实施例)
如图4所示，多层基板100包括绝缘基底部件1和嵌入该绝缘基底部件1内的电子元件2。该绝缘基底部件1包括多个彼此附着的树脂膜10。例如，树脂膜10包括六个具有热塑性的从上到下依次排列的树脂膜10a-10f。该多层基板100还包括具有多层结构且通过导电部件4彼此耦合的导电图案3。该导电部件4由烧结导电胶制成。电子元件2具有通过导电部件4与导电图案3耦合的电极2a。在六个树脂膜10a-10f中，在顶部树脂膜10a和底部树脂膜10f之间排列的四个树脂膜10b-10e具有用于插入电子元件2的通孔11。四个树脂膜10b-10d中的每一个树脂膜具有从由图4内的点线C所示的通孔11的周围部分突出到通孔11内的多个突出部件12。一个突出部件12与另一个突出部件12相对，因此它们彼此接触并将电子元件2夹在中间。这些突出部件12与绝缘基底部件1结合。
多层基板100还包括多个具有一定厚度的间隔物20。这些间隔物20被设置在树脂膜10b-10e中的每个树脂膜之间。具体地，这些间隔物20被设置在突出部件12的基底部分。在该例中，间隔物20的材料与多层基板100内的其它部件的材料不同，但是它们具有相似的线性膨胀系数。此外，间隔物20比树脂膜10a-10f薄。
以下将参考图5A-11描述多层基板100的制造方法。首先，将参考图5A-6描述树脂膜10b的制造工艺。如图5A所示，将金属膜附着到由例如液晶聚合物的热塑性树脂制成的膜1a的表面，并且通过光刻和蚀刻将该金属膜图形化以形成导电图案3。可使用聚醚醚酮(polyether ether ketone)(PEEK)，聚醚酰亚胺(PEI)和聚醚醚酮(PEEK)/聚醚酰亚胺(PEI)的组合物代替液晶聚合物作为用于膜1a的材料的热塑性树脂。用于导电图案3的优选金属膜是具有高电导率和高强度的铜膜。
接着，如图5B所示，通过激光加工将通孔11设置在膜1a内。如图6所示，当设置了通孔11时，形成突出部件12以从由点线C所示的周围部分突出到通孔11内。一个突出部件12与另一个突出部件12相对。在该例中，形成两对相对的突出部件12(即四个突出部件12)。此外，使得通孔11和突出部件12形成为如此，相对的两个突出部件12的顶端之间的距离W1比电子元件2的外部尺寸短。这些突出部件12可具有多种形状。当在突出部件12具有近似三角形平面形状和突出部件12具有近似矩形平面形状的两种情况下，距离W1和通孔11的尺寸几乎相等时，在突出部件12具有近似三角平面形状的情况下的弹性常数比在突出部件12具有近似矩形平面形状的情况下的弹性常数小。因此，当突出部件12具有近似三角形平面形状时，容易将电子元件2插入通孔11内。
如图5C所示，在设置通孔11之后，通过激光加工设置底孔(13)。该底孔13的底部具有导电图案3。然后，通过网印方法将导电胶4填充到底孔13内。当在底孔13内填充导电胶4时，可将保护膜附着到膜1a的上下表面以限制膜1a被导电胶4所污染，并防止导电图案3损坏，并且可在填充导电胶4之后去除该保护膜。
通过与树脂膜10b相似的制造工艺形成树脂膜10c-10e。此外，如图5B所示，利用树脂膜10b的制造工艺而不设置通孔11制成树脂膜10a-10f。
从树脂膜10a到树脂膜10f分别形成间隔物20。当形成多层基板100时，将间隔物20设置在具有突出部件12的树脂膜10b-10e中至少一个树脂膜和朝插入电子元件2的方向的其相邻树脂膜之间。而且，间隔物20被设置在突出部件12的基底部分。因此，当由于在电子元件2的设置过程中接受来自电子元件2的力而使突出部件12弹性形变时，间隔物20起到突出部件12的支撑点的作用。因此，突出部件12可由可起支撑点的作用的各种材料制成。在该例中，间隔物20由树脂膜制成，在加热/压制过程中该树脂膜不易流化，并且该树脂膜具有与膜1a相似的线性膨胀系数。此外，间隔物20比膜1a(即树脂膜10a-10f)薄。如图7A和7B所示，通过冲压树脂膜而使得间隔物20形成为近似矩形环形状，从而间隔物20对应于四个突出部件12的基底部分，如图8所示。
其后，叠置树脂膜10a-10f和间隔物20，并且插入电子元件2。具体地，如图9A所示，设置树脂膜10b-10f，从而连接设置在树脂膜10b-10f内的通孔11以形成用于将电子元件2插入其内的凹部。此时，间隔物20被设置在树脂膜10b-10e中每个树脂膜之间，并邻近通孔11。因此，在四个具有突出部件12的树脂膜10b-10e中，在树脂膜10e之前插入电子元件2的上面三个树脂膜10b-10d用于限制电子元件2的移动，即用于使电子元件2居中。不用于限制电子元件2的移动的树脂膜10e的突出部件12与树脂膜10b-10d的突出部件一同用于在插入电子元件2之后固定该电子元件2，并且在加热和压制之后覆盖该电子元件2。
在该例中，这四个树脂膜10b-10e具有通孔11。然而，根据电子元件2的高度可确定具有通孔11的叠层树脂膜的数量。此外，根据具有突出部件12的用于限制电子元件2移动的树脂膜的数量可确定叠层间隔物20的数量。
其次，如图9B所示，在挤压突出部件12的顶端的同时将电子元件2压进设有突出部件12的通孔11内。如图10A所示，将树脂膜10b-10e的突出部件12的顶端之间的距离W1设定为比电子元件2的外部尺寸W2短。此外，在突出部件12的基底部分设置间隔物20。因此，当通过按压构件110按压而将电子元件2插入通孔11内时，被电子元件2挤压的突出部件12从作为支撑点的相邻间隔物20以大弯曲角度“9”弹性形变，如图10B所示。从而，如图10A所示，即使当电子元件2相对于通孔11不在合适的位置时，在突出部件12接受超过其断裂强度的力之前，来自突出部件12的反作用力的水平分量也可将电子元件2推向通孔11的中心部分，如图10B所示。结果，电子元件2被设置在通孔11内。如此，限制突出部件12由于插入电子元件2而损坏，并且多层基板100限制树脂粉末的产生。
在该例中，形成突出部件12，使得按压构件110和电子元件2之间的摩擦系数“μ”和突出部件12的弯曲角度“θ”满足上述公式(2)。因此，即使当电子元件2相对于通孔11不在适当的位置处时，在突出部件12接受超过突出部件12的断裂强度的力之前，来自突出部件12的反作用力的水平分量也可将电子元件2推向通孔11的中心部分。
如图9B和10C所示，通过具有突出部件12的树脂膜10b-10e固定被插入由连接的通孔11提供的凹部内的电子元件2。因此，限制由将另一个电子元件(未示出)插入相邻的通孔(未示出)内或者将叠层体传送到另一个工艺而产生的振动所引起的、电子元件2进入叠层树脂膜10的层间或者从凹部跳出。
如图9C所示，在设置电子元件2之后，在包括树脂膜10b-10f的叠层体上叠置没有通孔10的树脂膜10a。
包括树脂膜10a-10f、电子元件2和间隔物20的叠层体被置于一对具有加热器的热压板120之间。然后，通过热压板120从两侧加热和压制该叠层体。优选应用的压强约为4MPa。当热塑性树脂膜1a由液晶聚合物制成时，优选加热温度约在范围300-350℃之内。当加热和压制该叠层体时，热塑性树脂膜1a被软化。因此，树脂膜10a-10f彼此附着，从而形成绝缘基底部件1。此外，在电子元件2周围的间隙被流动膜1a完全填充，从而将电子元件2嵌入该绝缘基底部件1内。而且，当加热和压制该叠层体时，烧结导电胶4，从而形成用于电耦合导电图案3的导电部件4。这样，形成图4所示的多层基板100。
多层基板100的该制造方法限制在插入电子元件2时产生树脂粉末。因此，由该方法制造的多层基板100限制电子元件2的电极2a和导电图案3之间的不良连接。根据发明人的试验，被证实的是，当将电子元件2插入通孔11内时，如果相对于通孔11有意移动电子元件2，较之根据现有技术的制造方法，该制造方法限制树脂粉末的产生。
此外，该制造方法限制电子元件2进入叠层树脂膜10b-10f的层间，从而限制在该制造过程中的电子元件2的移动。而且，该制造方法限制树脂粉末的产生，从而使用高速安装器可在短时间内插入多个电子元件2。
在叠置树脂膜10a-10f的方向上，间隔物20比树脂膜10a-10f薄，从而由间隔物20造成的台阶很容易充满软化的膜1a。因此，当多层衬底100形成时，绝缘基底部件1中残余的间隙被减少。
在上述例子中，所有具有通孔11的树脂膜10b-10e都设有突出部件12，且将间隔物20设置在每一膜10b-10e之间。或者，具有通孔11的树脂膜10中至少一个树脂膜可设有突出部件12，而可将间隔物20设置在具有突出部件12的树脂膜和其邻近膜之间。例如，如图12所示，在四个具有通孔11的树脂膜10b-10e内，仅树脂膜10b可设有突出部件12，而可将间隔物20设置在树脂膜10b和10c之间。图8内的间隔物20具有近似矩形的形状，其围绕通孔11，并且对应于四个突出部件12的基底部分。需要将间隔物20设置在突出部件12的基底部分，从而间隔物20起到突出部件12的支撑点的作用。因此，例如，如图13所示，可将多个间隔物20独立地设置在突出部件12的基底部分。
(第二实施例)
在图4中的多层基板100中，间隔物20的材料不同于多层基板100中的其它部件的材料。或者，间隔物20可以由与其它部件之一相同的材料制成。
例如，如图14所示，由与膜1a相同的热塑性树脂(例如，液晶聚合物)制成的间隔物21可用作间隔物20。通过冲压热塑性树脂膜而形成间隔物21，其比膜1a薄。该间隔物21具有与间隔物20相似的形状。
在间隔物21和膜1a由相同的材料制成的情况下，当树脂膜10a和10f彼此附着、以在加热和压制工艺过程中形成绝缘基底部件1时，还软化间隔物21并将其附着到邻近膜10上，如图15所示。因此，间隔物21和树脂膜10之间的连接可靠性增加。
此外，间隔物21被软化并且流动，从而当形成多层基板100时，有效减小残存在绝缘基底部件1内的间隙。
而且，分离地形成树脂膜10和间隔物21，但是它们由相同的材料制成。因此，多层基板100具有简单的结构。
或者，间隔物20可由与其它部件相同的材料制成，并且不限制膜1a。例如，如图16所示，由与导电图案3相同的材料制成的间隔物22可用作间隔物20。具体地，除导电图案3以外，在树脂膜10c-10e的上表面上设置不与导电图案3耦合的作为虚设图案(dummypattern)的间隔物22。在形成导电图案3的同时形成间隔物22。使间隔物22和树脂膜10c-10e结合，并且不要求分离地形成间隔物22，从而多层基板100具有简单结构。或者，导电图案3的一部分可起间隔物22的作用。
(其它实施例)
在如图10A-10C所示的电子元件设置过程中，在叠置树脂膜10b-10f和间隔物20的状态下，将电子元件2插入叠层体的凹部。或者，可在树脂膜10b-10f和间隔物20被临时附着的状态下，插入电子元件2。在该情况下，当插入电子元件2时，叠层树脂膜10b-10f彼此固定，从而限制电子元件2由于通过插入电子元件2和将叠层体传送到下一个工艺所产生的振动而进入叠层树脂膜10b-10f的层间内。通过将叠层体置于热压板120之间，并利用比图11中的加热和压制工艺更低的温度和更低的压强加热和压制叠层体临时附着树脂膜10b-10f和间隔物20。优选应用的压强约为2MPa。在膜1a由液晶聚合物制成时，优选加热温度约在范围200-250℃之间。
此类修改和改进被理解为是在由所附权利要求所定义的本发明的范围内。

Claims (13)

1、一种多层基板(100)，包括：
绝缘基底部件(1)，其包括多个导电图案(3)和多个树脂膜(10，10a-10f)，所述树脂膜(10，10a-10f)由热塑性树脂制成，并且彼此叠置和附着；
电子元件(2)，其嵌入在所述绝缘基底部件(1)内且包括与至少一个所述导电图案(3)电耦合的电极(2a)；以及
间隔物(20-22)，其中：
至少一个树脂膜(10，10b-10e)具有其中插入了所述电子元件(2)的通孔(11)；
所述一个树脂膜(10，10b-10e)具有多个突出部件(12)，每一个所述突出部件(12)从所述通孔(11)的周围部分突出到所述通孔(11)内；
一个突出部件(12)与另一个突出部件(12)相对，使得所述的一个突出部件(12)和所述另一个突出部件(12)接触所述电子元件(2)，并且将所述电子元件(2)夹在中间；并且
所述间隔物(20-22)设置在所述一个树脂膜(10，10b-10e)和相邻树脂膜(10，10a-10f)之间，并且设置在所述突出部件(12)中的一个的基底部分。
2、根据权利要求1所述的多层基板(100)，其中：
所述间隔物(20-22)在所述多个树脂膜(10，10a-10f)的叠置方向上比一个树脂膜(10，10a-10f)薄。
3、根据权利要求1或2所述的多层基板(100)，其中：
所述间隔物(20-22)由所述导电图案(3)中的一个提供。
4、根据权利要求1或2所述的多层基板(100)，其中：
所述间隔物(20-22)由与所述多个树脂膜(10，10a-10f)相同的热塑性树脂制成。
5、根据权利要求1或2所述的多层基板(100)，其中：
所述间隔物(20-22)具有围绕所述通孔(11)的近似矩形环的形状。
6、根据权利要求1或2所述的多层基板(100)，其中：
所述间隔物(20)包括多个间隔物元件(20)，每个所述间隔物元件(20)对应于所述突出部件(12)中的一个，并且所述间隔物部件(20)设置在所述突出部件(12)中的所述一个的基底部分。
7、一种制造多层基板(100)的方法，包括：
制备多个由热塑性树脂制成的树脂膜(10，10a-10f)，其中至少一个树脂膜(10，10b-10e)具有用于插入电子元件(2)的通孔(11)，而其它树脂膜(10，10a，10f)没有通孔(11)，并且所述一个树脂膜(10，10b-10e)还包括多个突出部件(12)，每个所述突出部件从所述通孔(11)的周围部分突出到所述通孔(11)内，并且其中一个突出部件(12)与另一个突出部件(12)相对，使得所述一个突出部件(12)和所述另一个突出部件(12)的顶端之间的距离(W1)比所述电子元件(2)的外部尺寸(W2)短；
叠置所述树脂膜(10，10b-10f)和间隔物(20-22)，其中所述间隔物(20-22)设置在所述一个树脂膜(10，10b-10e)和相邻树脂膜(10，10a-10f)之间，并且设置在所述突出部件(12)中的一个的基底部分；
通过用所述电子元件(2)挤压所述突出部件(12)的顶端而将所述电子元件(2)按压插入所述通孔(11)内；以及
加热并压制叠层树脂膜(10，10a-10f)，从而由所述叠层树脂膜(10，10a-10f)形成绝缘基底部件(1)，并且所述电子元件(2)嵌入在所述绝缘基底部件(1)内。
8、根据权利要求7所述的制造多层基板(100)的方法，其中：
叠置所述树脂膜(10，10b-10f)包括通过加热和压制所述叠层树脂膜(10，10b-10f)而使所述树脂膜(10，10b-10f)彼此临时附着；
对所述电子元件(2)的所述按压插入包括在所述临时附着的树脂膜(10，10b-10f)的所述通孔(11)内设置所述电子元件(2)；并且
对所述叠层树脂膜(10，10b-10f)的所述加热和压制包括加热和压制所述临时附着的树脂膜(10，10b-10f)。
9、根据权利要求7或8所述的制造多层基板(100)的方法，其中：
所述间隔物(20-22)在所述多个树脂膜(10，10a-10f)的叠置方向上比一个树脂膜(10，10a-10f)薄。
10、根据权利要求7或8所述的制造多层基板(100)的方法，其中：
对所述树脂膜(10，10a-10f)的叠置包括将导电图案(3)与所述树脂膜(10，10a-10f)叠置；
所述导电图案(3)中的至少一个与所述电子元件(2)电耦合；并且
所述间隔物(20-22)由所述导电图案(3)中的另一个提供。
11、根据权利要求7或8所述的制造多层基板(100)的方法，其中：
所述间隔物(20-22)由与所述多个树脂膜(10，10a-10f)相同的热塑性树脂制成。
12、根据权利要求7或8所述的制造多层基板(100)的方法，其中：
对所述树脂膜(10，10a-10f)的制备包括将每个突出部件(12)形成为近似三角形的平面形状。
13、根据权利要求7或8所述的制造多层基板的方法，其中：
将所述电子元件(2)和用于将所述电子元件(2)压入到所述通孔(11)内的按压构件(110)之间的摩擦系数定义为μ；
将所述突出部件(12)在被所述按压构件(110)按压时的弯曲角度定义为θ；并且
对所述树脂膜(10，10a-10f)的制备包括形成所述突出部件(12)，使得在按压插入所述电子元件(2)的过程中，所述摩擦系数和所述弯曲角度满足以下公式tanθ＞μ。
CNB2007101817912A 2006-12-06 2007-10-29 多层基板及其制造方法 Active CN100569046C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP329856/2006 2006-12-06
JP2006329856A JP4862641B2 (ja) 2006-12-06 2006-12-06 多層基板及び多層基板の製造方法

Publications (2)

Publication Number Publication Date
CN101198210A CN101198210A (zh) 2008-06-11
CN100569046C true CN100569046C (zh) 2009-12-09

Family

ID=39399958

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007101817912A Active CN100569046C (zh) 2006-12-06 2007-10-29 多层基板及其制造方法

Country Status (4)

Country Link
US (2) US7834441B2 (zh)
JP (1) JP4862641B2 (zh)
CN (1) CN100569046C (zh)
DE (1) DE102007058555B4 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5271627B2 (ja) * 2008-07-30 2013-08-21 株式会社フジクラ 多層プリント配線板
JP5024484B2 (ja) 2009-11-10 2012-09-12 株式会社村田製作所 多層基板およびその製造方法
DE102010003678A1 (de) * 2010-04-07 2011-10-13 Zf Friedrichshafen Ag Verfahren zur Herstellung eines Steuermoduls sowie ein solches
JP2011249745A (ja) * 2010-04-28 2011-12-08 Denso Corp 多層基板
JP5633256B2 (ja) * 2010-09-02 2014-12-03 株式会社村田製作所 部品内蔵基板の製造方法
WO2012046829A1 (ja) 2010-10-08 2012-04-12 株式会社村田製作所 部品内蔵基板およびその製造方法
JP5715009B2 (ja) * 2011-08-31 2015-05-07 日本特殊陶業株式会社 部品内蔵配線基板及びその製造方法
WO2013129154A1 (ja) * 2012-02-27 2013-09-06 株式会社村田製作所 部品内蔵基板の製造方法
JP2014067741A (ja) * 2012-09-24 2014-04-17 Shinko Electric Ind Co Ltd 配線基板
JP6007044B2 (ja) * 2012-09-27 2016-10-12 新光電気工業株式会社 配線基板
US9171795B2 (en) * 2013-12-16 2015-10-27 Stats Chippac Ltd. Integrated circuit packaging system with embedded component and method of manufacture thereof
WO2015129601A1 (ja) * 2014-02-27 2015-09-03 株式会社村田製作所 電磁石の製造方法、および、電磁石
JP6460439B2 (ja) * 2014-03-31 2019-01-30 京セラ株式会社 印刷配線板およびその製造方法
CN205266048U (zh) 2014-04-10 2016-05-25 株式会社村田制作所 元器件内置基板
JP6304376B2 (ja) * 2014-06-18 2018-04-04 株式会社村田製作所 部品内蔵多層基板
WO2015198870A1 (ja) * 2014-06-23 2015-12-30 株式会社村田製作所 部品内蔵基板および部品内蔵基板の製造方法
JP6562076B2 (ja) * 2015-07-13 2019-08-21 株式会社村田製作所 樹脂基板、部品搭載樹脂基板およびその製造方法
WO2019044425A1 (ja) * 2017-08-30 2019-03-07 株式会社村田製作所 多層基板及びアンテナモジュール
CN110581075B (zh) * 2018-06-08 2021-11-02 欣兴电子股份有限公司 线路载板结构及其制作方法
KR20200070773A (ko) 2018-12-10 2020-06-18 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
EP4017226A4 (en) * 2020-07-07 2023-07-19 Shennan Circuits Co., Ltd. INTEGRATED CIRCUIT CARD AND METHOD OF MANUFACTURING FOR INTEGRATED CIRCUIT CARD
CN113923899A (zh) * 2021-09-30 2022-01-11 江门崇达电路技术有限公司 一种软硬结合板及其制造方法
TWI834096B (zh) * 2021-12-30 2024-03-01 台郡科技股份有限公司 軟性電路板

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5540565A (en) * 1978-09-19 1980-03-22 Michiharu Tazaki Cooling device mounted to chamber with waterrcooling jacket that aim at protection of human body from flame and poisonous gas when there happen fire
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
TW256013B (en) * 1994-03-18 1995-09-01 Hitachi Seisakusyo Kk Installation board
JPH08167630A (ja) * 1994-12-15 1996-06-25 Hitachi Ltd チップ接続構造
US5994648A (en) * 1997-03-27 1999-11-30 Ford Motor Company Three-dimensional molded sockets for mechanical and electrical component attachment
JPH1174631A (ja) * 1997-08-27 1999-03-16 Mitsubishi Electric Corp 電子回路基板
JP3619395B2 (ja) * 1999-07-30 2005-02-09 京セラ株式会社 半導体素子内蔵配線基板およびその製造方法
US6271469B1 (en) * 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
KR100488412B1 (ko) * 2001-06-13 2005-05-11 가부시키가이샤 덴소 내장된 전기소자를 갖는 인쇄 배선 기판 및 그 제조 방법
US6841413B2 (en) * 2002-01-07 2005-01-11 Intel Corporation Thinned die integrated circuit package
TW200302685A (en) * 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same
JP4401070B2 (ja) * 2002-02-05 2010-01-20 ソニー株式会社 半導体装置内蔵多層配線基板及びその製造方法
JP4051989B2 (ja) * 2002-04-12 2008-02-27 株式会社デンソー 多層配線基板の製造方法
WO2004034759A1 (ja) * 2002-10-08 2004-04-22 Dai Nippon Printing Co., Ltd. 部品内蔵配線板、部品内蔵配線板の製造方法
US6928726B2 (en) * 2003-07-24 2005-08-16 Motorola, Inc. Circuit board with embedded components and method of manufacture
JP4287733B2 (ja) 2003-11-04 2009-07-01 日本シイエムケイ株式会社 電子部品内蔵多層プリント配線板
JP2006073763A (ja) * 2004-09-01 2006-03-16 Denso Corp 多層基板の製造方法

Also Published As

Publication number Publication date
JP4862641B2 (ja) 2012-01-25
US7879656B2 (en) 2011-02-01
CN101198210A (zh) 2008-06-11
DE102007058555B4 (de) 2016-07-21
DE102007058555A1 (de) 2008-06-19
US7834441B2 (en) 2010-11-16
US20100175250A1 (en) 2010-07-15
JP2008147254A (ja) 2008-06-26
US20080136013A1 (en) 2008-06-12

Similar Documents

Publication Publication Date Title
CN100569046C (zh) 多层基板及其制造方法
CN100515163C (zh) 多层板的制造方法
JP5071381B2 (ja) 異方導電性コネクターおよび異方導電性コネクター装置
JP4920769B2 (ja) 導電性接触子用ホルダ
JP4692544B2 (ja) 電子回路装置およびその製造方法
TW506166B (en) Carrier for land grid array connectors
US9967972B2 (en) Circuit board having an asymmetric layer structure
WO2007043350A1 (ja) 異方導電性コネクター装置および回路装置の検査装置
US20220087011A1 (en) Manufacturing method of printed board
JP2007294607A (ja) 押圧ヘッド及び押圧装置
WO2005101589A1 (ja) 異方導電性シート製造用型および異方導電性シートの製造方法
JP2005223183A (ja) 電子部品実装済基板の製造方法および電子部品実装済基板
TWI275805B (en) Electrical connection device
KR101665715B1 (ko) 필름형 전기적 접속체 및 그 제조 방법
KR101037974B1 (ko) 프로브 지지체 및 그 제조방법
JP2008164476A (ja) 異方導電性コネクター装置およびその製造方法並びに回路装置の検査装置
JP2002151184A (ja) 異方導電性シートおよび回路装置の電気的検査装置
TWI289490B (en) Method of manufacturing laminated substrate
JP4074245B2 (ja) 異方性導電性エラストマ材料に予め応力をかけるための装置および方法
JP2008124082A (ja) 配線板の接続構造および接続方法
KR101066401B1 (ko) 솔더 범프 형성용 템플릿 및 그 제조 방법
JP2012004022A (ja) シート状金型および回路接続部材ならびにこれらの製造方法
JP2008294396A (ja) 接続方法、接続装置及び接続方法を用いて得られる接続構造体
JP4476300B2 (ja) 電気接続部材及びその製造方法
CN108811370B (zh) 高频多层电路板的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20210729

Address after: Kyoto Japan

Patentee after: Murata Manufacturing Co.,Ltd.

Address before: Aichi

Patentee before: Club Electrical Apparel

TR01 Transfer of patent right