CN100527364C - 用于制造半导体器件的方法 - Google Patents

用于制造半导体器件的方法 Download PDF

Info

Publication number
CN100527364C
CN100527364C CNB2006101321397A CN200610132139A CN100527364C CN 100527364 C CN100527364 C CN 100527364C CN B2006101321397 A CNB2006101321397 A CN B2006101321397A CN 200610132139 A CN200610132139 A CN 200610132139A CN 100527364 C CN100527364 C CN 100527364C
Authority
CN
China
Prior art keywords
film
metal silicate
silicon
etching
silicate film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006101321397A
Other languages
English (en)
Other versions
CN1975991A (zh
Inventor
富盛浩昭
青木秀充
岩本敏幸
Original Assignee
NEC Electronics Corp
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp, NEC Corp filed Critical NEC Electronics Corp
Publication of CN1975991A publication Critical patent/CN1975991A/zh
Application granted granted Critical
Publication of CN100527364C publication Critical patent/CN100527364C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Abstract

提供一种用于制造半导体器件的方法。根据本发明，可以刻蚀高-k膜，以提供希望的几何形状，而不损坏硅底层材料。通过热氧化在硅衬底(50)上形成氧化硅薄膜(52)，以及在其上形成包括HfSiOx的高介电常数绝缘膜(54)。此后，通过抗蚀剂层(58)的掩模，通过干法刻蚀分阶段有选择地除去多晶硅层(56)和高介电常数绝缘膜(54)，以及随后，通过多晶硅层(56)的掩模，通过湿法刻蚀有选择地除去介电常数绝缘膜(54)和氧化硅膜(52)的剩余部分。蚀刻剂溶液采用磷酸和硫酸的液体混合物。蚀刻剂溶液的温度优选等于或小于200℃，更优选等于或小于180℃。

Description

用于制造半导体器件的方法
本申请是申请号为200410045281.9的申请的分案申请。
技术领域
本发明涉及包括半导体衬底上的金属化合物膜的半导体器件及其制造方法。
背景技术
近年来，研究了应用于构成半导体器件的材料的高介电常数膜的利用，高介电常数膜叫作高-k膜。一般的高-k材料包括含有Zr、Hf等的氧化物。通过采用这种材料用于MOSFET的栅绝缘膜和电容元件的电容膜可以获得新的优良的器件性能。
JP-A-2003-8004(第[0026]段至[0029]段和图1)描述了具有多层结构(Al2O3-HfO2-Al2O3)的栅绝缘膜的MOSFET，该多层结构包括在氧化铪膜的上和下表面上形成的氧化铝膜。当晶体管的栅绝缘膜采用高-k材料时，即使栅绝缘膜的厚度设计为在某一级别的厚度，变成氧化硅膜的更薄的膜厚度也可以是适用的，由此提供物理上和结构上稳定的栅绝缘膜。
在用于形成包括这种栅绝缘膜的晶体管的制备中，需要除去在栅电极制造之后没有形成栅电极的区域中形成的栅绝缘膜。如果该栅绝缘膜没有被除去，仍留在其上，那么不希望的短沟道效应可能是显著的，由此减小晶体管的可靠性。
然而，氧化铪膜通常难以被刻蚀。在上述专利申请中，该申请描述了通过进行反应离子刻蚀(RIE)可以刻蚀掉栅绝缘膜，以及该申请还描述了其中如果RIE不足以除去栅绝缘膜，可以采用等离子刻蚀。但是，事实上，通过进行干法刻蚀不容易除去氧化铪膜。具体，在MOSFET的制造工序期间，在用于退火栅电极的步骤中需要在相当高的温度下进行热处理。在该步骤期间，引起氧化铪膜的晶化，以进一步将氧化铪膜变为更难以刻蚀的薄膜。
此外，当氧化铪膜被干刻蚀时，可能存在等离子体损坏高-k材料的底层材料的问题。此外，通过氧化铪膜的干刻蚀，硅衬底被不希望地刻蚀，改变晶体管的杂质扩散层的结深，由此增加那里的漏电流。
另一方面，即使通过湿法刻蚀除去氧化铪膜，氧化铪膜的除去可能也不容易进行。在Japan Society of Applied Physics和Related Societies(Oyo Butsurigaku Kankei Rengo Koenkai Koen Yokoshu)，No.2(2003.3月27日神奈川大学出版)，p.p.934(29a-ZW-5)名称为“Wet etching ofHfO2 by irradiating ultra-violetray(Shigaisen-o shosha suru HfO2 no wetetching)”的第50号延伸摘要中描述了这种情况，且在该文献中描述了氧化铪膜难以被刻蚀掉，以及它还描述了如果在暴露于紫外光的条件下用磷酸进行这种膜的湿法刻蚀，那么氧化铪膜的刻蚀成为可能。反之，没有什么比刻蚀掉氧化铪膜更困难，以致必须进行这种特殊处理。
此外，关键的是当在进行湿法刻蚀的情况下进行刻蚀时，不应该损坏作为底层材料的硅衬底的表面。如上所述，一般在由高-k材料构成的薄膜和衬底之间形成硅热氧化膜，对于刻蚀氧化铪膜有效的蚀刻剂通常也可以刻蚀硅热氧化膜，以致用相同的蚀刻剂同时除去这些薄膜，最终露出硅衬底的表面。当采用这种工艺时，硅衬底容易被损坏。不仅是形成硅热氧化膜的情况，当在采用硫酸-双氧水混合物(SPM)和/或氨水-双氧水混合物(APM)清洗衬底的工序步骤过程中化学地形成硅自然氧化膜时，同样发生这种问题。
而且，在湿法刻蚀情况下，通过刻蚀浅沟槽隔离(STI)结构的器件隔离膜暴露于表面，因此当使用上述蚀刻剂时，可能引起导致露出的器件隔离膜溶解(dissolution)和/或损坏的问题。这些是因为器件隔离膜通常由氧化硅膜构成，通过使用对于刻蚀氧化铪膜有效的蚀刻剂容易溶解该器件隔离膜。
发明内容
鉴于上述情况，本发明提供一种解决上述问题的办法，且本发明的目的是提供一种用于刻蚀高-k膜的技术，以提供其希望的几何形状而不损坏底层硅衬底层材料。
根据本发明的一个方面，提供一种用于制造半导体器件的方法，该方法包括：在含硅的底层材料上形成金属硅酸盐膜，该金属硅酸盐膜包含作为主要化学元素的硅、氧以及从由Hf、La、Zr和Al构成的组中挑选出来的一种、两种或更多种金属元素：以及除去金属硅酸盐膜，以露出底层材料，其中在除去金属硅酸盐膜过程中，通过采用包含氧化性酸或其盐类的化学液体溶液除去金属硅酸盐膜。
根据本发明的另一方面，提供一种用于制造半导体器件的方法，该方法包括：在含硅的底层材料上形成包括金属硅酸盐膜的栅绝缘膜，该金属硅酸盐膜包含作为主要化学元素的硅、氧以及从由Hf、La、Zr和Al构成的组中挑选出来的一种、两种或更多种金属元素：在栅绝缘膜上形成栅电极膜；有选择地除去栅电极膜，以将栅电极膜处理为栅电极的几何形状并露出金属硅酸盐膜；以及除去金属硅酸盐膜，以露出底层材料的表面，其中在所述金属硅酸盐膜的所述去除的过程中，通过采用包含氧化性酸或其盐类的化学液体溶液除去金属硅酸盐膜。
如上所述，在现有技术的部分，包含难熔金属如铪等的高-k膜通常难以被刻蚀。相反，本发明采用一种结构，其中形成金属硅酸盐膜代替这种金属膜，且通过使用氧化性酸或其盐类刻蚀掉形成的薄膜，以致使用于该结构的刻蚀工序易于进行，在常规技术中用于该结构的刻蚀工序是困难的，由此能够稳定的形成包括高-k膜的半导体器件。金属硅酸盐膜可以通过各种方法形成，且优选采用在形成薄膜的过程中通过使用包含气体的硅引入硅的方法。该结构提供引入足够量的硅到薄膜中，以致用上述化学液体溶液的除去成为可能。用化学液体溶液除去的工序可以以一种方式进行，例如溶解金属硅酸盐膜以将其除去的方式。金属硅酸盐膜中的硅和铪的摩尔比(Si/(Si+Hf))优选可以等于或高于5％，更优选等于或高于10％。该结构提供具有更高稳定性的良好刻蚀性能。
此外，根据本发明，如上所述采用氧化性酸或其盐类除去金属硅酸盐膜，以露出包含硅的底层材料，因此对底层材料的损害级别可以减小到最小级别。这里，“含硅的底层材料”表示硅衬底本身或在其上形成有薄膜和具有包括含硅薄膜的最上表面的硅衬底。含硅薄膜可以包括氧化硅膜、氮化硅膜、氮氧化硅膜等。
用于制造根据本发明的半导体器件的方法可以具有一个结构，其中器件隔离膜包括具有在底层材料上形成的浅沟槽隔离(STI)结构的氧化硅膜，且当金属硅酸盐膜被除去，以露出底层材料时，露出器件隔离膜。
由于器件隔离膜通常由氧化硅膜组成，通过使用上述蚀刻剂可能发生溶解和/或损坏的问题。相反，本发明采用氧化性酸或其盐类，以致对这种器件隔离膜的损害可以降低到最小级别。
根据本发明的再一方面，提供一种用于制造半导体器件的方法，该方法包括：在含硅的底层材料上形成金属硅酸盐膜，金属硅酸盐膜包含作为主要化学元素的硅、氧以及从由Hf、La、Zr和Al构成的组中挑选出来的一种、两种或更多金属元素：以及除去金属硅酸盐膜，以露出底层材料，其中在除去金属硅酸盐膜过程中，通过采用包含有机溶剂和氢氟酸或其盐类的化学液体溶液除去金属硅酸盐膜。
根据本发明的又一方面，提供一种用于制造半导体器件的方法，该方法包括：在含硅的底层材料上形成包括金属硅酸盐膜的栅绝缘膜，该金属硅酸盐膜包含作为主要化学元素的硅、氧以及从由Hf、La、Zr和Al构成的组中挑选出来的一种、两种或更多金属元素；在栅绝缘膜上形成栅电极膜；有选择地除去栅电极膜，以将栅电极膜处理为栅电极的几何形状并露出所述金属硅酸盐膜；以及除去金属硅酸盐膜，以露出底层材料的表面，其中在除去金属硅酸盐膜过程中，通过采用包含有机溶剂和氢氟酸或其盐类的化学液体溶液除去金属硅酸盐膜。
根据本发明的这些方面，通过使用包括有机溶剂和氢氟酸的组合物的化学液体溶液除去金属硅酸盐膜。因此。提高化学液体溶液的处理能力。此外，高-k膜可以被刻蚀，以提供希望的几何形状，而不损坏硅底层材料。
附图说明
图1A至1D是半导体器件的示意性剖面图，示出了根据本发明的实施例的半导体器件的制造步骤。
图2A至2D是半导体器件的示意性横剖面视图，示出了根据本发明的实施例的半导体器件的制造步骤。
图3是半导体器件的示意性横剖面视图，示出了常规半导体器件的制造步骤。
图4A至4C是半导体器件的示意性横剖面视图，示出了根据本发明的另一实施例的半导体器件的制造步骤。
图5是描述由实例1获得的评估效果的图表。
图6是描述由实例1获得的评估效果的图表。
图7是描述由实例2获得的评估效果的图表。
图8是描述由比较例获得的评估效果的图表。
具体实施方式
本发明中可用的化学液体溶液包含氧化性酸或其盐类。该化学液体溶液可以包含纯水。由于具有这种结构，因此可以更有效地抑制由化学液体溶液引起的包括硅的底层材料的损坏。
本发明中可用的氧化性酸或其盐类可以优选包含从由磷酸、硫酸、硝酸、高氯酸、高碘酸、高锰酸及其盐类以及硝酸铈铵构成的组中挑选出来一种、两种或更多种。由于具有这种结构，因此可以优选除去金属硅酸盐膜。此外，对硅底层材料的损害可以降低至最小级别。
当磷酸被选为上述酸时，金属硅酸盐膜的刻蚀可以更稳定地进行。而且，可以采用磷酸和硫酸液体混合物，以有效地抑制底硅表面变粗糙。之后，在实例的描述中将描述这些方面。
在除去金属硅酸盐膜的过程中，化学液体溶液的温度优选可以等于或低于200℃，更优选等于或低于180℃。其温度的下限可以是例如40℃，更优选等于或高于60℃。由于具有这种结构，因此可以稳定地除去金属硅酸盐膜，同时抑制底硅表面变粗糙。
在本发明中，金属硅酸盐膜可以采用各种类型的薄膜。更具体地说，可以采用包含硅、氧作为主要化学元素以及包含从由Hf、La、Zr和Al构成的组中挑选出来的一种、两种或更多金属元素的金属硅酸盐膜，且在这些之中，含铪的薄膜特别提供由本发明可获得的更显著的效果。通过用根据本发明的化学液体溶液刻蚀这种薄膜，可以稳定地进行高效率的刻蚀。这里，上述金属硅酸盐膜可以附加地包含氮。
下面参考图1A至1D以及图2A至2D描述根据本发明的半导体器件的制造方法。下面通过说明用于制造晶体管的方法进行其描述。
首先，如图1A所示，在硅衬底50上形成浅沟槽结构的器件隔离膜51，然后通过热氧化形成氧化硅膜52(例如，0.8nm的薄膜厚度)，以及在其上形成包括HfSiOx的高介电常数绝缘膜54(例如，2.0nm的薄膜厚度)，进一步，通过化学气相淀积(CVD)在其上形成多晶硅层56(例如，200nm的薄膜厚度)。器件隔离膜51具有一个结构，其中CVD氧化硅膜被嵌入在硅衬底50上形成的沟槽中。
这里，采用金属有机化学气相淀积(MOCVD)作为用于形成高介电常数绝缘膜54的方法。
随后，如图1B所示，在多晶硅层56上形成抗蚀剂膜，以及通过采用利用准分子激光器的光刻技术形成抗蚀剂层58。此后，如图1C和图1D所示，通过抗蚀剂层58的掩模，通过干刻蚀分阶段有选择地除去多晶硅层56和高介电常数绝缘膜54。在刻蚀进行到高介电常数绝缘膜54的一半厚度之后，通过硫酸-双氧水混合物(SPM)和/或氨水-双氧水混合物(APM)除去抗蚀剂层58和剩余的物质(图2A)。
随后，通过多晶硅层56的掩模，通过湿法刻蚀有选择地除去高介电常数绝缘膜54和氧化硅膜52的剩余部分(图2B和图2C)。通过进行该工序露出硅衬底50的表面。蚀刻剂溶液采用磷酸和硫酸的液体混合物。蚀刻剂溶液的温度优选等于或小于200℃，更优选等于或小于180℃。温度的下限可以是例如40℃，更优选等于或高于60℃。
此后，漂洗硅衬底50的表面。在该实施例中，在采用纯水或温水完成第一漂洗步骤之后，进行采用异丙醇的第二漂洗步骤。这些除去残留在硅衬底50的表面上的水分，由此防止在硅衬底50的表面上形成水印。
随后，在通过巳知技术进行用于形成延伸区的离子注入工序之后，形成侧壁64，此后，将离子注入到硅衬底50的表面上。这些在包含多晶硅层56的栅电极的两侧上形成杂质区62(图2D)。随后，在硅衬底50的整个表面上形成金属层(未示出)，且金属层的硅化部分与多晶硅层56和杂质区62接触，此后除去金属层的其他部分，以在栅电极、源区和漏区(未示出)中形成金属硅化物层。这里，栅电极可以采用多晶SiGe层，代替多晶硅层56。
根据本实施例，硅被引入氧化铪膜，以形成硅化膜，以及采用磷酸作为蚀刻剂溶液，而且优先地选择蚀刻剂溶液的温度，以便铪型栅绝缘膜可以被容易刻蚀掉，由此使对衬底表面的损害降低至最小级别。在使用通常已用作蚀刻剂溶液的氢氟酸等的工序中，在图2C的步骤过程中，硅衬底50表面被损坏。此外，如图3所示，通过刻蚀，器件隔离膜51被溶解，可能存在导致漏电流等增加的有害效果。在该实施例中，这种问题可以被解决。此外，根据该实施例，可以有效地抑制组成栅电极的多晶硅层56的表面的损坏，且由此可以提高器件的可靠性。
此外，当在硅衬底50的表面上进行离子注入时，如果水分残留在硅衬底50的表面上，那么形成水印，引起离子注入的不均匀条件。根据该实施例的方法，可以解决这种问题。
尽管在该实施例中，通过图2B和图2C中所示的湿法刻蚀露出硅衬底50，但是也可以在图2B所示的阶段停止刻蚀，以在除了正好在栅电极下的区域之外的区域中留下氧化硅膜52。
此外，尽管本实施例采用一种结构，其中在干法刻蚀进行到高介电常数绝缘膜54的一半厚度，如图1D所示，且之后通过湿法刻蚀有选择地除去高介电常数绝缘膜54和氧化硅膜52的残留部分(图2B和图2C)，因此仅通过湿法刻蚀而不采用干法刻蚀就可以进行高介电常数绝缘膜54的刻蚀。
根据优选实施例已描述了本发明。所属领域的普通技术人员应该明白本实施例公开仅仅是用于说明性目的，其各种改变都是可行的且在本发明的范围范围之内。
例如，尽管在上述实施例中通过MOCVD淀积高介电常数绝缘膜54，但是也可以采用用于淀积薄膜的其他方法。例如，可以采用固相扩散法。通过图示硅酸铪的淀积，首先通过物理汽相淀积(PVD)在氧化硅膜的表面上淀积铪膜或与氧化硅膜的表面接触。淀积之后，可以进行氧退火，以形成硅酸铪(HfSiOx)。另外，通过采用氮氧化硅膜作为底层的方法或引入氮到退火气氛中的方法等可以形成含氮的硅化膜。此外，用于高介电常数绝缘膜54的材料不局限于含铪的硅化物，高介电常数绝缘膜54可以采用包含从由La、Zr和Al构成的组中挑选出来的一种金属的金属硅化物膜。
另外，在高介电常数绝缘膜54淀积之后。可以在其上形成氮化硅膜，或高介电常数绝缘膜54的上部可以进行氮化工序。由于具有这种改进的结构，可以有效地降低通过栅绝缘膜的漏电流。在已形成高介电常数绝缘膜54之后，可以通过例如使用含氮化合物如N2O、NH3等的等离子体工序进行氮化工序。在氮化工序中，优选可以利用远程等离子体。利用远程等离子体的工序设备包括与其中包含衬底的处理室隔开的分开等离子体产生室，包括气体入口、波导和微波涂敷装置，且通过石英管将等离子体产生室中产生的等离子体引到其中包含衬底的室。在处理室中进行衬底表面的等离子体处理。通过采用这种系统，可以获得足够级别的氮化作用同时抑制对衬底的损害。这里，即使在如上所述的氮化层布置在其表面上的情况下，采用包含根据本发明的氧化性酸等或其盐类的化学液体溶液的湿法刻蚀也是有效的。
尽管在上述实施例中在图2C的步骤中完全除去氧化硅膜52，但是该薄膜可以完全或部分剩下。图4A至4C示出了其步骤。如图4A和图4B所示，可以刻蚀掉高介电常数绝缘膜54，此后可以在氧化硅膜52留在硅衬底50的表面上的条件下进行离子注入，以制造图4C所示的晶体管。
尽管在上述实施例中通过使用磷酸型化学液体溶液除去高介电常数绝缘膜54，但是也可以采用其他类型的化学液体溶液。例如，可以采用包含有有机溶剂的氢氟酸或其盐类的化学液体溶液。由于具有这种结构，因此提高化学液体溶液的处理能力，此外可以刻蚀高-k膜，以提供希望的几何形状，而不损坏硅底层材料。在此情况下，鉴于良好的处理能力，优选的有机溶剂可以具有较高的燃烧点，且例如可以采用二或三烷撑二醇一烷基醚型溶剂。更具体地说，优选的有机溶剂包括二甘醇一丁醚、二乙二醇一甲醚、二丙二醇单甲醚、二丙二醇一乙基醚、三甘醇一甲基醚、三丙二醇单甲醚、三丙二醇一乙醚等。此外，N-甲基吡咯烷酮(NMP)、碳酸亚丙酯、二甲亚砜(DMSO)、丁内酯、二甲基乙酰胺、二氢糠基醇(THFA)等是可用的，代替二或三烷撑二醇一烷基醚型溶剂，以及可以采用这些的一种或这些的至少两种的混合物。在本实施例中，尽管在进行利用纯水或温水的第一漂洗步骤之后，进行利用异丙基乙醇的第二漂洗步骤，但是漂洗方法不受此限制，可以采用各种类型的漂洗方法。例如，可以采用利用纯水或温水的仅一次漂洗步骤。另外，可以通过利用纯水与其中溶解氨水的混合物或纯水与氨水和氢气的混合物进行漂洗步骤，氨水和氢气都溶解在其中。在此情况下，漂洗步骤可以仅包括利用这些漂洗液的漂洗步骤或可以进一步包括此后利用异丙基乙醇的附加漂洗步骤。
此外，尽管在上述实施例中为了说明本发明描述了晶体管的形成，但是本发明可以适用于电容元件的形成。具体，当底电极采用掺杂的多晶硅以及其上形成具有包括高-k材料的电容膜和上电极的多层结构的电容时，电容膜的刻蚀是困难的，而且在刻蚀工序中引起的对底层多晶硅的损害成为一个问题。根据本发明的方法提供具有这种结构的电容的制造方法，该结构具有更高的产品成品率和更高的工艺稳定性。
实例
例1
通过MOCVD在单晶体硅衬底的表面上形成HfSiOx。所得的HfSiOx的厚度是4至5nm。该样品叫作“样品1”。上述硅化物膜中的硅和铪的摩尔比(Si/(Si+Hf))等于或高于5％。
作为比较实例，单晶体硅衬底被热处理，以在衬底的表面上形成热氧化膜。所得的SiO2的厚度是100nm。该样品叫作“样品2”。
通过使用以下的化学液体溶液对样品1和样品2进行刻蚀处理。
(i)0.5％稀释的氢氟酸：在室温下；
(ii)磷酸：在160℃；以及
(iii)磷酸和硫酸的液体混合物：在160℃下。
这里，在实例中采用的磷酸和硫酸是市场上可买到的产品，是半导体应用通常采用的。
刻蚀的持续时间设为一分钟。图5示出了各种样品的各个刻蚀速率和这些刻蚀速率当中的刻蚀比率的效果。可以清楚看出与利用稀释的氢氟酸(DHF)的情况相比较，利用包含磷酸的化学液体溶液的刻蚀提供改进的刻蚀比率，该刻蚀比率定义为(HfSiOx的刻蚀速率)/(SiO2的刻蚀速率)。
而且，还通过使用原子力显微镜观察刻蚀之后的硅衬底的表面粗糙度。图5还示出了该结果。可以清楚看出在化学液体溶液的磷酸中添加硫酸提供改进的表面粗糙度。从其他实验的结果也知道，在化学液体溶液的磷酸中添加硫酸也为构成栅电极的多晶硅提供改进的表面粗糙度。这里，不利用DHF测量实验中的表面粗糙度，因为没有足够的选择比率。
接下来，在各种溶液温度下通过使用用于上述样品1和样品2的磷酸进行刻蚀工序，且测量对应于各种溶液温度的刻蚀速率。图6中示出了结果。只要关注测量范围，就可以清楚看出较低的温度提供进一步改进的刻蚀比率，该刻蚀比率定义为(HfSiOx的刻蚀速率)/(SiO2的刻蚀速率)。这里，据证实在样品1和2的测量中室温下磷酸的刻蚀速率显著地退化。
实例2
与实例1类似地制备样品1和样品2，且用以下化学液体溶液进行刻蚀工序。刻蚀温度设为室温。以上所述的硅化物膜中的硅和铪的摩尔比(Si/(Si+Hf))不低于5。
(i)包含氢氟酸、丁基二甘醇(二甘醇一丁醚，在下文中缩写为BDG)以及纯水的混合物溶液，氢氟酸与纯水的混合比是1∶1；以及
(ii)稀释的氢氟酸。
刻蚀持续时间设为一分钟。图7示出了各种样品的各个刻蚀速率和这些刻蚀速率当中的刻蚀比率的效果。在图7中，“HF(10％)”意味着采用50％的HF水溶液(即，氢氟酸与纯水的混合比是1∶1)，以获得具有整个蚀刻剂溶液10％的HF浓度的溶液。“DHF(10％)”也意味着获得10％的HF水溶液。可以清楚看出，与稀释的氢氟酸(DHF)相比较，利用包含氢氟酸的丁基二甘醇体溶液提供显著地提高的刻蚀比率，刻蚀比率定义为(HfSiOx的刻蚀速率)/(SiO2的刻蚀速率)。此外，还可以清楚看出当采用利用包含氢氟酸的丁基二甘醇的系统时，刻蚀之后硅衬底的表面粗糙度降低。
尽管在该实例中通过采用利用BDG的蚀刻剂溶液获得良好刻蚀性能的理由不必澄清，但是该理由可以假定如下。在HF水溶液中存在HF和HF2-的成分以及薄膜的刻蚀速率取决于这些成分的比率。当有机溶剂如BDG等加到HF水溶液时，有助于刻蚀硅热氧化膜的HF2 -的浓度降低。因此，假定硅热氧化膜(SiO2)的刻蚀速率退化，且刻蚀比率提高，该刻蚀比率定义为(HfSiOx的刻蚀速率)/(SiO2的刻蚀速率)。
比较实例
采用与实例2中使用相同的蚀刻剂溶液进行作为刻蚀目标的氧化铪膜的评价。
在该比较实例中，通过MOCVD在单晶体硅衬底的表面上形成4至5nm的薄膜厚度的HfOx。用以下化学液体溶液在这种薄膜上进行刻蚀工序。刻蚀温度设为室温。
(i)包含氢氟酸、丁基二甘醇(二甘醇一丁醚，在下文中缩写为BDG)以及纯水的混合物溶液，氢氟酸与纯水的混合比是1：1；以及
(ii)稀释的氢氟酸。
刻蚀的持续时间设为一分钟。图8示出了各种样品的各个刻蚀速率和这些刻蚀速率当中的刻蚀比率的结果。在图8中，“HF(10％)”意味着采用50％的HF水溶液(即，氢氟酸与纯水的混合比是1：1)，以获得具有整个蚀刻剂溶液10％的HF浓度的溶液。“DHF(10％)”也意味着获得10％的HF水溶液。可以清楚看出，通过使用以上所述的蚀刻剂溶液(i)氧化铪膜不能充分地被刻蚀。
从实例2和比较实例的结果可以清楚看出当采用包含氢氟酸、丁基二甘醇和纯水的蚀刻剂溶液时，根据待刻蚀薄膜的类型，刻蚀能力显著地不同，且上述蚀刻剂溶液特别为硅酸铪提供良好的刻蚀能力。
根据本发明，可以刻蚀高-k薄膜，以提供希望的几何形状，而不损坏底硅衬底层材料，以及可以稳定地形成包括高-k膜作为结构组件的半导体器件。

Claims (6)

1.一种用于制造半导体器件的方法，包括以下步骤：
在含硅的底层材料上形成金属硅酸盐膜，所述金属硅酸盐膜包含作为主要化学元素的硅、氧以及从由Hf、La、Zr和Al构成的组中挑选出来的一种、两种或更多种金属元素：以及
除去所述金属硅酸盐膜，以露出所述的底层材料，其中
在所述金属硅酸盐膜的所述除去的过程中，通过采用包含有机溶剂和氢氟酸或其盐类的化学液体溶液除去所述的金属硅酸盐膜，
其中所述有机溶剂是从包含碳酸亚丙酯、二甲基乙酰胺和二氢糠基醇的组中挑选出来的一种或者多种。
2.根据权利要求1的方法，其中所述含硅的底层材料是SiO2。
3.根据权利要求1的方法，其中氢氟酸的浓度在0.5％至5％之间。
4.一种用于制造半导体器件的方法，包括以下步骤：
在含硅的底层材料上形成包括金属硅酸盐膜的栅绝缘膜，所述的金属硅酸盐膜包含作为主要的化学元素的硅、氧以及从由Hf、La、Zr和Al构成的组中挑选出来的一种、两种或更多金属元素：
在所述的栅绝缘膜上形成栅电极膜；
有选择地除去所述的栅电极膜，以将其处理为栅电极的几何形状并露出所述的金属硅酸盐膜；以及
除去所述金属硅酸盐膜，以露出所述底层材料的表面，
在所述金属硅酸盐膜的所述除去的过程中，通过采用包含有机溶剂以及氢氟酸或其盐类的化学液体溶液除去所述的金属硅酸盐膜，以及
其中所述有机溶剂是从包含碳酸亚丙酯、二甲基乙酰胺和二氢糠基醇的组中挑选出来的一种或者多种。
5.根据权利要求4的方法，其中所述含硅的底层材料是SiO2。
6.根据权利要求4的方法，其中氢氟酸的浓度在0.5％至5％之间。
CNB2006101321397A 2003-06-06 2004-06-04 用于制造半导体器件的方法 Expired - Fee Related CN100527364C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP163017/2003 2003-06-06
JP2003163017A JP4229762B2 (ja) 2003-06-06 2003-06-06 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100452819A Division CN1317743C (zh) 2003-06-06 2004-06-04 用于制造半导体器件的方法

Publications (2)

Publication Number Publication Date
CN1975991A CN1975991A (zh) 2007-06-06
CN100527364C true CN100527364C (zh) 2009-08-12

Family

ID=33487562

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB2006101321397A Expired - Fee Related CN100527364C (zh) 2003-06-06 2004-06-04 用于制造半导体器件的方法
CNB2004100452819A Expired - Fee Related CN1317743C (zh) 2003-06-06 2004-06-04 用于制造半导体器件的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB2004100452819A Expired - Fee Related CN1317743C (zh) 2003-06-06 2004-06-04 用于制造半导体器件的方法

Country Status (3)

Country Link
US (2) US7192835B2 (zh)
JP (1) JP4229762B2 (zh)
CN (2) CN100527364C (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005038897A (ja) * 2003-07-15 2005-02-10 Dainippon Screen Mfg Co Ltd 基板処理方法及びその装置
US7667277B2 (en) * 2005-01-13 2010-02-23 International Business Machines Corporation TiC as a thermally stable p-metal carbide on high k SiO2 gate stacks
WO2006136194A1 (en) * 2005-06-24 2006-12-28 Telecom Italia S.P.A. Method for fabricating a turning mirror for optical devices
CN100424841C (zh) * 2005-10-12 2008-10-08 联华电子股份有限公司 制造半导体器件的方法及移除间隙壁的方法
JP5126930B2 (ja) * 2006-02-06 2013-01-23 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20080315310A1 (en) * 2007-06-19 2008-12-25 Willy Rachmady High k dielectric materials integrated into multi-gate transistor structures
US20090253268A1 (en) * 2008-04-03 2009-10-08 Honeywell International, Inc. Post-contact opening etchants for post-contact etch cleans and methods for fabricating the same
TWI617029B (zh) * 2009-03-27 2018-03-01 半導體能源研究所股份有限公司 半導體裝置
JP2012531734A (ja) * 2009-06-25 2012-12-10 ラム・リサーチ・アーゲー 半導体ウエハを処理するための方法
JP5548225B2 (ja) * 2012-03-16 2014-07-16 富士フイルム株式会社 半導体基板製品の製造方法及びエッチング液
JP5548224B2 (ja) * 2012-03-16 2014-07-16 富士フイルム株式会社 半導体基板製品の製造方法及びエッチング液
US8993054B2 (en) * 2013-07-12 2015-03-31 Asm Ip Holding B.V. Method and system to reduce outgassing in a reaction chamber

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0636640A1 (en) * 1993-07-29 1995-02-01 The Procter & Gamble Company Oxidation process
US6465853B1 (en) * 2001-05-08 2002-10-15 Motorola, Inc. Method for making semiconductor device
CN1387238A (zh) * 2001-05-23 2002-12-25 松下电器产业株式会社 半导体装置的制造方法
CN1682355A (zh) * 2002-09-13 2005-10-12 大金工业株式会社 腐蚀液及腐蚀方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5343481A (en) * 1976-10-01 1978-04-19 Matsushita Electric Ind Co Ltd Mirror surface etching method of sapphire substrate crystal
JP2003008004A (ja) 2001-06-22 2003-01-10 Fujitsu Ltd 半導体装置及びその製造方法
US6511872B1 (en) * 2001-07-10 2003-01-28 Agere Systems Inc. Device having a high dielectric constant material and a method of manufacture thereof
JP4010819B2 (ja) * 2002-02-04 2007-11-21 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP3751255B2 (ja) * 2002-03-04 2006-03-01 岸本産業株式会社 絶縁膜エッチング剤
US6451647B1 (en) * 2002-03-18 2002-09-17 Advanced Micro Devices, Inc. Integrated plasma etch of gate and gate dielectric and low power plasma post gate etch removal of high-K residual
JP2003332297A (ja) * 2002-05-10 2003-11-21 Daikin Ind Ltd エッチング液及びエッチング方法
US6818553B1 (en) * 2002-05-15 2004-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Etching process for high-k gate dielectrics
US6835667B2 (en) * 2002-06-14 2004-12-28 Fsi International, Inc. Method for etching high-k films in solutions comprising dilute fluoride species
JP2004025718A (ja) * 2002-06-27 2004-01-29 Canon Inc 画像形成装置
US7030024B2 (en) * 2002-08-23 2006-04-18 Taiwan Semiconductor Manufacturing Co., Ltd. Dual-gate structure and method of fabricating integrated circuits having dual-gate structures
WO2004075277A1 (ja) * 2003-02-20 2004-09-02 Matsushita Electric Industrial Co., Ltd. エッチング方法、エッチング装置及び半導体装置の製造方法
US20040188385A1 (en) * 2003-03-26 2004-09-30 Kenji Yamada Etching agent composition for thin films having high permittivity and process for etching
JP4362714B2 (ja) * 2003-03-26 2009-11-11 三菱瓦斯化学株式会社 高誘電率薄膜エッチング剤組成物及びエッチング方法
US7037849B2 (en) * 2003-06-27 2006-05-02 Taiwan Semiconductor Manufacturing Company, Ltd. Process for patterning high-k dielectric material

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0636640A1 (en) * 1993-07-29 1995-02-01 The Procter & Gamble Company Oxidation process
US6465853B1 (en) * 2001-05-08 2002-10-15 Motorola, Inc. Method for making semiconductor device
CN1387238A (zh) * 2001-05-23 2002-12-25 松下电器产业株式会社 半导体装置的制造方法
CN1682355A (zh) * 2002-09-13 2005-10-12 大金工业株式会社 腐蚀液及腐蚀方法

Also Published As

Publication number Publication date
US7192835B2 (en) 2007-03-20
US7718532B2 (en) 2010-05-18
CN1574240A (zh) 2005-02-02
CN1317743C (zh) 2007-05-23
JP4229762B2 (ja) 2009-02-25
CN1975991A (zh) 2007-06-06
US20040248350A1 (en) 2004-12-09
US20080081445A1 (en) 2008-04-03
JP2004363502A (ja) 2004-12-24

Similar Documents

Publication Publication Date Title
US7718532B2 (en) Method of forming a high-k film on a semiconductor device
CN101427386B (zh) 阻挡层的选择性实施以实现在具有高k电介质的CMOS器件制造中的阈值电压控制
JP4340830B2 (ja) 半導体装置のゲート絶縁膜形成方法
US20070207628A1 (en) Method for forming silicon oxynitride materials
JP3095848B2 (ja) 工程内集積回路上に二酸化シリコンの仮設構造を創設および除去する方法ならびに集積回路の製造方法
TWI272697B (en) Semiconductor device and its manufacturing method
CN101097949A (zh) 具有栅叠层的半导体结构和制造这种半导体结构的方法
US6440807B1 (en) Surface engineering to prevent EPI growth on gate poly during selective EPI processing
KR100427469B1 (ko) 반도체 장치의 제조 방법
US20080050870A1 (en) Method for fabricating semiconductor device
CN103295891B (zh) 栅介质层的制作方法、晶体管的制作方法
CN101055851B (zh) 互补金属氧化物半导体及其形成方法
KR100255404B1 (ko) 드라이에칭방법
US8071458B1 (en) Method for forming an interfacial passivation layer on the Ge semiconductor
US6864149B2 (en) SOI chip with mesa isolation and recess resistant regions
CN102054694A (zh) 制作半导体器件的方法
CN102487003A (zh) 辅助侧墙的形成方法
JP4817677B2 (ja) 半導体素子の製造方法
JP2002217414A (ja) 半導体装置およびその製造方法
JP2006019615A (ja) 半導体装置及びその製造方法
CN116844962A (zh) Mos管的形成方法
JPH11214386A (ja) 半導体及び半導体基板表面の絶縁膜の形成方法
KR100379505B1 (ko) 반도체 소자의 제조 방법
JP2005285805A (ja) 半導体装置の製造方法
KR100783642B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CO., LTD.

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Co-patentee after: NEC Corp.

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Co-patentee before: NEC Corp.

Patentee before: NEC Corp.

ASS Succession or assignment of patent right

Free format text: FORMER OWNER: NEC CORP.

Effective date: 20140519

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20140519

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: Renesas Electronics Corporation

Patentee before: NEC Corp.

CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: Renesas Electronics Corporation

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090812

Termination date: 20190604