CN116844962A - Mos管的形成方法 - Google Patents
Mos管的形成方法 Download PDFInfo
- Publication number
- CN116844962A CN116844962A CN202310790277.8A CN202310790277A CN116844962A CN 116844962 A CN116844962 A CN 116844962A CN 202310790277 A CN202310790277 A CN 202310790277A CN 116844962 A CN116844962 A CN 116844962A
- Authority
- CN
- China
- Prior art keywords
- forming
- sub
- polysilicon
- layer
- pplus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 64
- 239000004065 semiconductor Substances 0.000 title description 5
- 229910044991 metal oxide Inorganic materials 0.000 title description 2
- 150000004706 metal oxides Chemical class 0.000 title description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 127
- 229920005591 polysilicon Polymers 0.000 claims abstract description 127
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 150000002500 ions Chemical class 0.000 claims abstract description 28
- 229910052796 boron Inorganic materials 0.000 claims description 14
- -1 boron ions Chemical class 0.000 claims description 12
- 238000000137 annealing Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 7
- 238000002347 injection Methods 0.000 abstract description 3
- 239000007924 injection Substances 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 16
- 238000005468 ion implantation Methods 0.000 description 12
- 235000012239 silicon dioxide Nutrition 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000002513 implantation Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910000042 hydrogen bromide Inorganic materials 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种MOS管的形成方法，包括：提供衬底；在衬底上形成多个子多晶硅层，相邻子多晶硅层之间具有一定的距离，子多晶硅层用于形成PPLUS和NPLUS；在用于形成PPLUS的子多晶硅层的两侧形成侧墙；在多个子多晶硅层的两侧的衬底内均分别形成源极和漏极；在用于形成PPLUS的子多晶硅层和侧墙上形成牺牲氧化层；通过牺牲氧化层向子多晶硅层注入P型离子，以形成PPLUS。本发明通过在子多晶硅层的表面和侧墙的表面形成牺牲氧化层，通过牺牲氧化层向子多晶硅层内注入P型离子，降低了P型离子的注入深度，从而不会有P型离子穿通到衬底内，从而减少了PMOS管漏电的情况，提高了MOS管的良率。
Description
技术领域
本发明涉及半导体技术领域，尤其是涉及一种MOS管的形成方法。
背景技术
MOS管在半导体技术领域中使用非常广泛。
现有技术的MOS管的形成方法的形成方法为，首先，请参照图1，提供一衬底100，在衬底100的表面形成场氧化层101，可以用热氧化工艺形成场氧化层101。在场氧化层101的表面形成多晶硅层102。接着，请参照图2，刻蚀多晶硅层102形成多个子多晶硅层，每个子多晶硅层之间露出场氧化层101的表面。刻蚀多晶硅层102形成多个子多晶硅层的方法，可以是在多晶硅层102的表面形成图案化的硬掩膜层103，去除部分多晶硅层102，以将多晶硅层102分为若干个子多晶硅层，形成若干个所述子多晶硅层后，可以采用湿法刻蚀工艺去除所述图案化的硬掩膜层103。子多晶硅层分为用于形成NPLUS的子多晶硅层104和用于形成PPLUS的子多晶硅层105。NPLUS通过向用于形成NPLUS的子多晶硅层104注入N型离子注入形成，PPLUS通过向用于形成PPLUS的子多晶硅层105注入P型离子注入形成，NPLUS和PPLUS用于分别形成NMOS管和PMOS管。接着，在子多晶硅层的两侧形成侧墙106，侧墙106可以是二氧化硅。接着，在子多晶硅层两侧的侧墙外的衬底100内形成源极107和漏极108。接着，对用于形成NPLUS的子多晶硅层104进行N型离子注入，以形成NPLUS。进行N型离子注入时可以用掩膜遮住其他区域，形成NPLUS之后去除掩膜。对用于形成PPLUS的子多晶硅层105进行P型离子注入，以形成PPLUS。进行P型离子注入时可以用掩膜遮住其他区域，P型离子包括硼离子。
然而，现有技术在对要形成PPLUS的子多晶硅层进行P型离子注入，以形成PPLUS时，由于硼离子的穿通效应，硼离子会通过场氧化层进入PPLUS下方的衬底内，从而在衬底内形成了一定浓度的P型离子，在沟道内的P型离子，会导致PMOS管会出现漏电的情况。现有技术中，通过降低PPLUS中硼离子注入的能量，可以降低硼离子注入深度，但是当注入能量过低达到机台极限时仍然无法减少PMOS管出现漏电的情况。
发明内容
本发明的目的在于提供一种MOS管的形成方法，在不降低PPLUS中硼离子注入的能量的情况下，也可以减少PMOS管漏电的情况，从而提高PMOS管的良率。
为了达到上述目的，本发明提供了一种MOS管的形成方法，包括：
提供衬底；
在所述衬底上形成多个子多晶硅层，相邻所述子多晶硅层之间具有一定的距离，所述子多晶硅层用于形成PPLUS和NPLUS；
在用于形成PPLUS的子多晶硅层的两侧形成侧墙；
在多个所述子多晶硅层的两侧的衬底内均分别形成源极和漏极；
在用于形成PPLUS的子多晶硅层和所述侧墙上形成牺牲氧化层；
通过所述牺牲氧化层向所述子多晶硅层注入P型离子，以形成PPLUS。
可选的，在所述的MOS管的形成方法中，在所述衬底上形成多个子多晶硅层之前，还包括：
在所述衬底上形成场氧化层。
可选的，在所述的MOS管的形成方法中，在所述子多晶硅层和所述侧墙上形成牺牲氧化层之前，还包括：
在用于形成NPLUS的子多晶硅层的两侧形成侧墙；
向用于形成NMOS管的子多晶硅层注入N型离子，以形成NPLUS。
可选的，在所述的MOS管的形成方法中，通过所述牺牲氧化层向所述子多晶硅层注入P型离子之后，还包括：
对PPLUS进行热退火工艺。
可选的，在所述的MOS管的形成方法中，对PPLUS进行热退火工艺之后，还包括：
去除牺牲氧化层。
可选的，在所述的MOS管的形成方法中，所述牺牲氧化层的厚度为100埃～500埃。
可选的，在所述的MOS管的形成方法中，在所述衬底上形成多个子多晶硅层，相邻所述子多晶硅层之间具有一定的距离的方法包括：
在所述衬底上形成一层多晶硅层，刻蚀所述多晶硅层形成多个子多晶硅层，相邻所述子多晶硅层之间具有一定的距离。
可选的，在所述的MOS管的形成方法中，在用于形成PPLUS的子多晶硅层和所述侧墙上沉积氧化物，以形成牺牲氧化层。
可选的，在所述的MOS管的形成方法中，所述P型离子包括硼离子。
可选的，在所述的MOS管的形成方法中，通过用于形成PMOS管的子多晶硅层的表面的所述牺牲氧化层向所述子多晶硅层注入P型离子，以形成PPLUS。
在本发明提供的MOS管的形成方法中，包括：提供衬底；在衬底上形成多个子多晶硅层，相邻子多晶硅层之间具有一定的距离，子多晶硅层用于形成PMOS管和NMOS管；在用于形成PPLUS的子多晶硅层的两侧形成侧墙；在用于形成PPLUS的子多晶硅层和侧墙上形成牺牲氧化层；通过牺牲氧化层向子多晶硅层注入P型离子，以形成PPLUS。本发明通过在子多晶硅层的表面和侧墙的表面形成牺牲氧化层，通过牺牲氧化层向子多晶硅层内注入P型离子，降低了P型离子的注入深度，从而不会有P型离子穿通到衬底内，从而减少了PMOS管漏电的情况，提高了MOS管的良率。
附图说明
图1是现有技术的形成图案化的硬掩膜层后的MOS管的示意图；
图2是现有技术的形成NPLUS和PPLUS后的MOS管的示意图；
图3是本发明实施例的MOS管的形成方法的流程图；
图4是本发明实施例的形成图案化的硬掩膜层后的MOS管的形成方法的示意图；
图5是本发明实施例的形成NPLUS和PPLUS后的MOS管的示意图；
图6是本发明实施例的形成牺牲氧化层后的MOS管的示意图；
图中：100-衬底、101-场氧化层、102-多晶硅层、103-图案化的硬掩膜层、104-用于形成NPLUS的子多晶硅层、105-用于形成PPLUS的子多晶硅层、106-侧墙、107-源极、108-漏极、200-衬底、201-场氧化层、202-多晶硅层、203-图案化的硬掩膜层、204-用于形成NPLUS的子多晶硅层、205-用于形成PPLUS的子多晶硅层、206-侧墙、207-源极、208-漏极、209-牺牲氧化层。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
在下文中，术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。
请参照图3，本发明提供了一种MOS管的形成方法，包括：
S11：提供衬底；
S12：在所述衬底上形成多个子多晶硅层，相邻所述子多晶硅层之间具有一定的距离，所述子多晶硅层用于形成PPLUS和NPLUS；
S13：在用于形成PPLUS的子多晶硅层的两侧形成侧墙；
S14：在多个所述子多晶硅层的两侧的衬底内均分别形成源极和漏极；
S15：在用于形成PPLUS的子多晶硅层和所述侧墙上形成牺牲氧化层；
S16：通过所述牺牲氧化层向所述子多晶硅层注入P型离子，以形成PPLUS。
请参照图4，首先，提供一衬底200，衬底200是本领域技术人员熟知的任何用以承载半导体集成电路组成元件的底材，例如可以是一晶圆。接着，在衬底200的表面形成场氧化层201，可以用热氧化工艺形成场氧化层201。接着，在场氧化层201的表面形成多晶硅层202。其中，场氧化层201用于隔离衬底200与多晶硅层202，以保护衬底200避免在操作工艺中损伤。
接着，请参照图4和图5，刻蚀多晶硅层202形成多个子多晶硅层，每个子多晶硅层之间露出场氧化层201的表面。刻蚀多晶硅层202形成多个子多晶硅层的方法，可以是在多晶硅层202的表面形成图案化硬掩膜层203。图案化硬掩膜层203为多晶硅层202的阻挡层。形成图案化硬掩膜层203的工艺包括：首先，在多晶硅层202上依次形成硬掩膜层和光刻胶层。然后，采用一光罩，通过光刻工艺形成图案化光刻胶层。最后以图案化光刻胶层为阻挡，可以采用干法刻蚀工艺刻蚀硬掩膜层，以形成图案化硬掩膜层203。形成图案化硬掩膜层203后，去除形成在所述图案化硬掩膜层203之上的图案化光刻胶层。去除部分多晶硅层202，以将多晶硅层202分为若干个子多晶硅层。具体的，以图案化硬掩膜层203为掩膜刻蚀所述多晶硅层202，以去除部分所述多晶硅层202，将多晶硅层202分为若干个子多晶硅层。可以采用干法刻蚀工艺去除部分多晶硅层202，所采用的气体可以是溴化氢和氧气的混合气体。形成若干个所述子多晶硅层后，可以采用湿法刻蚀工艺去除所述图案化硬掩膜层203，其中采用的刻蚀液可以是为氢氟酸。
接着，在子多晶硅层的两侧形成侧墙206，侧墙206可以是二氧化硅，形成侧墙206的方法可以是沉积二氧化硅层，刻蚀二氧化硅层形成侧墙206。形成二氧化硅层的方法可以是沉积的方法，刻蚀二氧化硅层的方法可以是干法刻蚀。在子多晶硅层两侧的侧墙之外的衬底200内注入离子分别形成源端207和漏端208，注入离子分别形成源端207和漏端208的方法为常规技术，在此不做赘述。
接着，对用于形成NPLUS的子多晶硅层204进行N型离子注入，以形成NPLUS。进行N型离子注入时可以用硬掩膜遮住其他区域，形成NPLUS之后去除硬掩膜。
接着，请参照图6，在所有侧墙206和用于形成PPLUS的子多晶硅层205的表面形成一层牺牲氧化层，形成牺牲氧化层209的方法可以是沉积一层二氧化硅层，刻蚀二氧化硅层形成一层覆盖在用于形成PPLUS的子多晶硅层205上的牺牲氧化层209，牺牲氧化层209的厚度为100埃～500埃。通过牺牲氧化层209在用于形成PPLUS的子多晶硅层205上注入P型离子，P型离子包括硼离子。本发明实施例将氧化膜(二氧化硅层)作为牺牲氧化层，阻挡了硼离子部分的穿透能量，牺牲氧化层209减少了硼离子在用于形成PPLUS的子多晶硅层205上的注入深度，防止其穿通到衬底200内的沟道上。因此，本发明实施例可以在不需改变硼离子的注入能量至机台极限的情况下，而又能达到减小硼离子的实际注入深度，以解决PMOS漏电的作用。
接着，对所有PPLUS执行退火工艺。退火工艺可以采用快速热退火、激光退火或尖峰退火工艺等。退火工艺的温度范围为500℃～1200℃，可选的，在N2、He、Ar或Ne中的一种或几种气体中进行。通过退火工艺可以使得掺杂离子的分布更加均匀。最后，去除牺牲氧化层209。
综上，在本发明实施例提供的MOS管的形成方法中，包括：提供衬底；在衬底上形成多个子多晶硅层，相邻子多晶硅层之间具有一定的距离，子多晶硅层用于形成PMOS管和NMOS管；在用于形成PPLUS的子多晶硅层的两侧形成侧墙；在用于形成PPLUS的子多晶硅层和侧墙上形成牺牲氧化层；通过牺牲氧化层向子多晶硅层注入P型离子，以形成PPLUS。本发明实施例通过在子多晶硅层的表面和侧墙的表面形成牺牲氧化层，通过牺牲氧化层向子多晶硅层内注入P型离子，降低了P型离子的注入深度，从而不会有P型离子穿通到衬底内，从而减少了PMOS管漏电的情况，提高了MOS管的良率。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (10)
1.一种MOS管的形成方法，其特征在于，包括：
提供衬底；
在所述衬底上形成多个子多晶硅层，相邻所述子多晶硅层之间具有一定的距离，所述子多晶硅层用于形成PPLUS和NPLUS；
在用于形成PPLUS的子多晶硅层的两侧形成侧墙；
在多个所述子多晶硅层的两侧的衬底内均分别形成源极和漏极；
在用于形成PPLUS的子多晶硅层和所述侧墙上形成牺牲氧化层；
通过所述牺牲氧化层向所述子多晶硅层注入P型离子，以形成PPLUS。
2.如权利要求1所述的MOS管的形成方法，其特征在于，在所述衬底上形成多个子多晶硅层之前，还包括：
在所述衬底上形成场氧化层。
3.如权利要求1所述的MOS管的形成方法，其特征在于，在所述子多晶硅层和所述侧墙上形成牺牲氧化层之前，还包括：
在用于形成NPLUS的子多晶硅层的两侧形成侧墙；
向用于形成NMOS管的子多晶硅层注入N型离子，以形成NPLUS。
4.如权利要求1所述的MOS管的形成方法，其特征在于，通过所述牺牲氧化层向所述子多晶硅层注入P型离子之后，还包括：
对所述PPLUS进行热退火工艺。
5.如权利要求4所述的MOS管的形成方法，其特征在于，对PPLUS进行热退火工艺之后，还包括：
去除牺牲氧化层。
6.如权利要求1所述的MOS管的形成方法，其特征在于，所述牺牲氧化层的厚度为100埃～500埃。
7.如权利要求1所述的MOS管的形成方法，其特征在于，在所述衬底上形成多个子多晶硅层，相邻所述子多晶硅层之间具有一定的距离的方法包括：
在所述衬底上形成一层多晶硅层，刻蚀所述多晶硅层形成多个子多晶硅层，相邻所述子多晶硅层之间具有一定的距离。
8.如权利要求1所述的MOS管的形成方法，其特征在于，在用于形成PPLUS的子多晶硅层和所述侧墙上沉积氧化物，以形成牺牲氧化层。
9.如权利要求1所述的MOS管的形成方法，其特征在于，所述P型离子包括硼离子。
10.如权利要求1所述的MOS管的形成方法，其特征在于，通过用于形成PMOS管的子多晶硅层的表面的所述牺牲氧化层向所述子多晶硅层注入P型离子，以形成PPLUS。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310790277.8A CN116844962A (zh) | 2023-06-29 | 2023-06-29 | Mos管的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310790277.8A CN116844962A (zh) | 2023-06-29 | 2023-06-29 | Mos管的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116844962A true CN116844962A (zh) | 2023-10-03 |
Family
ID=88171983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310790277.8A Pending CN116844962A (zh) | 2023-06-29 | 2023-06-29 | Mos管的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116844962A (zh) |
-
2023
- 2023-06-29 CN CN202310790277.8A patent/CN116844962A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4489467B2 (ja) | 半導体装置の形成方法 | |
| KR20040075373A (ko) | 반도체 장치에서 게이트 전극 형성 방법 | |
| KR20090125422A (ko) | 반도체 소자의 제조 방법 | |
| CN116844962A (zh) | Mos管的形成方法 | |
| KR100840684B1 (ko) | 반도체 소자의 제조방법 | |
| US5747378A (en) | Method of damage free doping for forming a dram memory cell | |
| KR100770499B1 (ko) | 게이트 산화막 제조 방법 | |
| KR20050009482A (ko) | 반도체 소자의 제조방법 | |
| US7022576B2 (en) | Method of manufacturing a semiconductor device | |
| KR100940440B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100376886B1 (ko) | 피모스 트랜지스터의 제조방법 | |
| KR20030000822A (ko) | 반도체소자의 제조방법 | |
| KR100486825B1 (ko) | 반도체 소자의 제조방법 | |
| KR100393964B1 (ko) | 에스램 소자의 게이트 형성 방법 | |
| KR100900152B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2004140059A (ja) | 絶縁ゲート電界効果トランジスタの製造方法 | |
| KR100680943B1 (ko) | 반도체 소자의 트랜지스터 형성방법 | |
| KR100487641B1 (ko) | 반도체소자의 제조방법 | |
| KR20070002661A (ko) | 반도체 소자의 트랜지스터 형성 방법 | |
| KR100611786B1 (ko) | Ｍｏｓ 트랜지스터 제조 방법 | |
| KR100481396B1 (ko) | 반도체 소자의 제조 방법 | |
| CN115863404A (zh) | 半导体结构及其制造方法 | |
| US7279388B2 (en) | Method for manufacturing transistor in semiconductor device | |
| KR20070079802A (ko) | 반도체 소자의 트랜지스터 형성방법 | |
| KR20060114901A (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |