CN100505231C - 半导体集成电路及其封装导线架 - Google Patents

半导体集成电路及其封装导线架 Download PDF

Info

Publication number
CN100505231C
CN100505231C CNB2006101427866A CN200610142786A CN100505231C CN 100505231 C CN100505231 C CN 100505231C CN B2006101427866 A CNB2006101427866 A CN B2006101427866A CN 200610142786 A CN200610142786 A CN 200610142786A CN 100505231 C CN100505231 C CN 100505231C
Authority
CN
China
Prior art keywords
pin
lead frame
integrated circuit
semiconductor integrated
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2006101427866A
Other languages
English (en)
Other versions
CN1959975A (zh
Inventor
郑道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN1959975A publication Critical patent/CN1959975A/zh
Application granted granted Critical
Publication of CN100505231C publication Critical patent/CN100505231C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1905—Shape
    • H01L2924/19051—Impedance matching structure [e.g. balun]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明提供一种半导体集成电路及其封装导线架。该导线架包含：一芯片垫；一边框(side rail)围绕上述芯片垫；一联结杆(tie bar)连接上述芯片垫与上述边框；以及多个引脚(lead)，从上述边框延伸向上述芯片垫；其中所述多个引脚的至少一个第一引脚具有相对于一预定中心线而位于所述中心线相反侧的对应一第二引脚，所述第一引脚与所述第二引脚系实质上彼此不对称。通过本发明，采用非对称的引脚延伸路径或引脚分布，对所制造的产品提供有效的阻抗匹配。

Description

半导体集成电路及其封装导线架
技术领域
本发明涉及用于半导体封装的导线架，特别涉及用于高频元件的半导体集成电路及其封装导线架。
背景技术
将半导体芯片封入绝缘材质封装体中，以保护其不受恶劣环境的侵袭，并通过一金属材质的导线架，使上述半导体芯片与一印刷电路板达成电性连接。传统导线架式的半导体集成电路具有：位于中央的一芯片垫，用以承载上述半导体芯片；位于封装体内周边部位的多个引脚；多条焊线，用以电性连接上述半导体芯片与上述引脚；以及一封装绝缘体例如为环氧树脂(EPOXY)，用以将上述元件封入封装体结构内。
在大部分的半导体封装体架构中，上述引脚的一部分位于封装体的内部(例如完全为封装胶体所围绕)，称为内引脚(inner Lead)，上述引脚的另一部分则通常由封装体的本体向外伸展，称为外引脚(outer Lead)，用以将半导体芯片连接至印刷电路板。
在电子工业中的需求之一，是不断地促使半导体芯片的发展朝向提升处理速度、与提高内含元件的积集度。为了适应半导体芯片的上述发展，半导体集成电路的引脚数量必须大幅度地增加。并且为了避免因为引脚数量的增加而造成半导体集成电路体积变大的问题，常见的作法之一是缩减各引脚间的间隙，以期能增加引脚数量却不使体积变大。然而，引脚间的间隙的缩减会增加引脚间的电容值，并增加自感与互感的程度。此电感会增加信号的反射而对传输的信号质量造成不良影响，即是造成阻抗不匹配(impedancemismatch)的现象。
特别是应用于高频环境的半导体芯片中，半导体封装的质量对整体电路性能的表现有着显著的影响，其中芯片与印刷电路板之间的内联机(包含引脚、焊线等等)的电感是造成性能下降主要的因素之一。因此，当上述电路的操作频率增加时，即产生使用阻抗不匹配程度较低的半导体集成电路的需求。
如图2A～2B所示，传统上为了制造上的便利与降低制造成本，导线架中引脚的延伸路径或引脚的分布，实质上为对称，但遵循此一方式会对阻抗匹配造成不良影响。
发明内容
有鉴于现有技术中存在的问题，本发明的目的之一是提供一种用于半导体封装的导线架，对于阻抗匹配的设计方面提供可弹性调整的空间，而能够改善使用所述导线架所制造的电子产品的性能。
本发明提供一种用于半导体封装的导线架，包含：
一芯片垫；
一边框(side rail)，围绕上述芯片垫；
一联结杆(tie bar)，连接上述芯片垫与上述边框；以及
多个引脚(lead)，从上述边框向上述芯片垫延伸；其中所述多个引脚的至少一个第一引脚具有相对于一预定中心线而位于所述中心线相反侧的对应一第二引脚，所述第一引脚与第二引脚实质上彼此不对称。
所述第一引脚与所述第二引脚具有实质上相异的长度。
所述第一引脚与所述第二引脚具有实质上相异的宽度。
所述第一引脚与第二引脚相对于所述预定中心线具有不对称的延伸路径。
所述第一引脚与第二引脚是用于阻抗匹配。
本发明的另一目的在于提供一种半导体集成电路，对于阻抗匹配的设计方面提供可弹性调整的空间，而能够改善所述半导体集成电路产品的性能。
本发明还提供一种半导体集成电路包含：
一半导体芯片，一导线架，以及多条焊线；
所述半导体芯片包含多个导电垫片；
所述导线架包含：
一芯片垫，用以承载所述半导体芯片；
一边框(side rail)，围绕所述芯片垫；
一联结杆(tie bar)，连接所述芯片垫与所述边框；以及
多个引脚(lead)，从所述边框向芯片垫延伸；其中
所述多个引脚的至少一个第一引脚具有相对于一预定中心线而位于所述中心线相反侧的对应一第二引脚，所述第一引脚与第二引脚实质上彼此不对称；以及
所述多条焊线用以电性连接所述导电垫片及所述引脚。
所述第一引脚与第二引脚具有实质上相异的长度。
所述第一引脚与第二引脚具有实质上相异的宽度。
所述第一引脚与第二引脚相对于所述预定中心线具有不对称的延伸路径。
所述第一引脚与第二引脚用于阻抗匹配。
通过本发明，采用非对称的引脚延伸路径或引脚分布，对所制造的产品提供有效的阻抗匹配。
附图说明
图1A～1E为一系列的俯视图，显示本发明较佳实施例的用于半导体封装的导线架；
图2A、2B为一俯视图及一局部放大图，显示传统对称的导线架；
图3A、3B为一俯视图及一局部放大图，显示本发明的第一实验组；
图4A、4B为一俯视图及一局部放大图，显示本发明的第二实验组。
【主要元件符号说明】
10：芯片垫      21：联结杆
22：联结杆      23：联结杆
24：联结杆               30：边框
50：中央线
141a：引脚               141b：引脚
141c：引脚               141d：引脚
141e：引脚               142：引脚
142c：引脚               142d：引脚
143：引脚                144：引脚
145：引脚                146：引脚
241：引脚                242：引脚
245：引脚                1145：引脚
1146：引脚               1148：引脚
1149：引脚               2010：芯片垫
2021：联结杆             2022：联结杆
2023：联结杆             2024：联结杆
2100：半导体芯片         2200：焊线
具体实施方式
为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下：
图1A～1E为一系列的俯视图，显示本发明较佳实施例的用于半导体封装的导线架。请参考图1A～1E，本发明的导线架具有一芯片垫10、一边框(siderail)30、联结杆(tie bar)21～24、与多个引脚141～146、241、242、245、341。边框30围绕芯片垫10，联结杆21～24连接芯片垫10与边框30，上述引脚从边框30延伸向芯片垫10，到达邻近芯片垫10之处。在某些情况中，边框30会在后续半导体封装工艺的裁切或分离步骤中移除。
通过本发明可对一电子元件的阻抗作变化，例如可通过下列手段控制阻抗值：改变引脚长度、改变引脚间的间距(pitch)、改变引脚间的间隙(spacing)、及/或改变引脚的宽度。因此为了个别地调整引脚的阻抗，本发明提供非对称的导线架结构。
在图1A～1E中，每个引脚具有相对于一预定的中心线而位于所述中心线相反侧的对应引脚。在本实施例中，一例示的中心线50绘示于图1A～1E。例如在图1A～1E中，引脚241分别对应于各图所示的引脚141a～141e，而引脚245则对应于引脚145。在本实施例中，本发明的导线架具有一对彼此对应的引脚，其包含一引脚及其对应引脚，但是二者彼此不对称。具体而言，上述不对称的设计用于阻抗匹配。例如相对于中心线50，引脚241的对应引脚分别是引脚141a～141e(分别绘示于图1A～1E)，且引脚241分别不对称于其对应引脚141a～141e。图1A～1E分别例示用于非对称的导线架结构的各种非对称的引脚形式。
在某些情况中，一特定引脚的对应引脚会因所选择的中心线(例如本实施例的中心线50)的不同而有所改变。例如在图1A中，相对于中心线50，引脚141a与引脚241对应；而相对于另一穿越引脚143与144之间的间隙的中心线(未绘示)，引脚141a则与引脚146对应；另外，相对于穿越联结杆21且与其对准的中心线(未绘示)，引脚141a则与引脚341对应。在本实施例后续的讨论中，以中心线50作为例示的中心线。
请参考图1A～1E，相对于中心线50，引脚141a～141e分别与引脚241在引脚外观或其延伸路径方面，呈现不对称的状态。一对相对于一中心线为对应、但不对称的引脚，是指其具有互异的形状、尺寸、或个别与导线架其它部件的对应关系。
在图1A中，引脚141a与241具有不同的长度，故为一对不对称的对应引脚。因此，比较对应的引脚141a与241，二者在长度上的不同会使其具有不同的电阻值，故可通过引脚长度的调整来达成所需要的阻抗匹配。
在图1B中，引脚141b与241具有相同的宽度，然而引脚141b与其相邻引脚例如引脚142的间隙S1，大于引脚241与其相邻引脚例如引脚242的间隙S2。另外，引脚141b与其相邻引脚例如引脚142的间距P1，大于引脚241与其相邻引脚例如引脚242的间距P2。因此，引脚141b与241为一对不对称的对应引脚。故比较对应的引脚141b与241，引脚间隙的变化会使引脚间的电感/电容值发生变化，而可通过引脚间隙的调整来达成所需要的阻抗匹配。
在图1C中，引脚141c与引脚142c的宽度分别与对应的引脚241与242的宽度不同。另外，引脚141c与其相邻引脚例如引脚142c的间隙S1，小于引脚241与其相邻引脚例如引脚242的间隙S2。因此，引脚141c与241为一对不对称的对应引脚，引脚142c与242也为一对不对称的对应引脚。故比较对应的引脚141c与241、或是对应的引脚142c与242，引脚宽度的变化会使对应的二个引脚具有不同的电阻值，而可通过引脚宽度的调整来达成所需要的阻抗匹配。
在图1D中，引脚141d与其相邻引脚例如引脚142d的间距P1，大于引脚241与其相邻引脚例如引脚242的间距P2。因此，引脚141d与241为一对不对称的对应引脚。故比较对应的引脚141d与241，引脚间距的变化会使引脚间的电感/电容值发生变化，而可通过引脚间距的调整来达成所需要的阻抗匹配。
在图1E中，引脚141e与其相邻引脚例如引脚142的间距P1，小于引脚241与其相邻引脚例如引脚242的间距P2。因此，引脚141e与241为一对不对称的对应引脚。故比较对应的引脚141e与241，引脚间距的变化会使引脚间的电感/电容值发生变化，而可通过引脚间距的调整来达成所需要的阻抗匹配。
接下来，一传统的对称导线架绘示于图2A、2B中，作为对照组；而二组本发明的实施例则分别绘示于图3A、3B与图4A、4B中，用以表示本发明的功效。
图2A显示一传统的半导体集成电路，其包含一传统的对称导线架、一半导体芯片2100、多条焊线2200、与一封装绝缘体(未绘示)，其中半导体芯片2100包含多个导电垫片(electrode pad，未绘示)黏着于上述导线架的芯片垫2010上，焊线2200电性连接所述导电垫片与上述导线架的引脚，半导体芯片2100、上述导线架、与焊线2200则封入上述封装绝缘体中。上述导线架包含一芯片垫2010、四个联结杆2021～2024、与多个引脚，其中联结杆2021～2024用以支撑芯片垫2010。上述导线架的边框则已在半导体封装工艺的裁切或分离步骤中移除。上述导线架的引脚的延伸路径与外观等各方面呈现实质上对称的状态。
图2B显示图2A中例示的引脚1145、1146、1148、与1149的放大图。例如传输频率约750MHz的电子信号的情况下，在引脚1145、1146间所构成的差动阻抗(differential impedance)值约为68欧姆；相同地，在引脚1148、1149间所构成的差动阻抗值约为68欧姆；另外引脚1145、1146、1148、与1149的单端阻抗(single-ended impedance)约为50欧姆。然而在某些情况中，某些引脚对的差动阻抗需要80～120欧姆、较佳为100欧姆；或是某些引脚的单端阻抗需要40～60欧姆、较佳为50欧姆。因此，使用上述传统的导线架无法符合所需要的阻抗值。
图3A显示本发明另一实施例的半导体集成电路的俯视图，将其与绘示于图2A的半导体集成电路比较，引脚1145、1146、1148、与1149的长度减少了D。在本实施例中，D值约为60mil.。
图3B显示图3A中已缩短的引脚1145、1146、1148、与1149的放大图。例如传输频率约750MHz的电子信号的情况下，在引脚1145、1146间所构成的差动阻抗(differential impedance)值约为84欧姆，而符合上述阻抗值的需求；相同地，在引脚1148、1149所构成的差动阻抗值约为84欧姆，也符合上述阻抗值的需求；另外引脚1145、1146、1148、与1149的单端阻抗约为58欧姆。此一实施例的半导体集成电路受惠于其使用本发明的导线架结构，其可达成某些既定的引脚对于阻抗值的需求，而满足阻抗匹配所需的阻抗值。
图4A显示本发明另一实施例的半导体集成电路的俯视图，将其与绘示于图2A的半导体集成电路比较，将引脚1145与1146之间的间隙、以及引脚1148与1149之间的间隙加宽。
图4B显示图4A中的引脚1145、1146、1148、与1149的放大图。例如传输频率约750MHz的电子信号的情况下，在引脚1145、1146间所构成的差动阻抗(differential impedance)值约为108欧姆，而符合上述阻抗值的需求；相同地，在引脚1148、1149间所构成的差动阻抗值约为108欧姆，亦符合上述阻抗值的需求；另外引脚1145、1146、1148、与1149的单端阻抗约为62欧姆。本实施例的半导体集成电路受惠于其使用本发明的导线架结构，其可达成某些既定的引脚对于阻抗值的需求，满足阻抗匹配所需的阻抗值。
综上所述，本发明通过发展出非对称的引脚延伸路径或引脚分布，而能对所制造的产品提供有效的阻抗匹配。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims (18)

1.一种用于半导体封装的导线架，其特征在于，包含：
一芯片垫；
一边框，围绕所述芯片垫；
一联结杆，连接所述芯片垫与边框；以及
多个引脚，从所述边框向芯片垫延伸；其中所述多个引脚的至少一个第一引脚具有相对于一预定中心线而位于所述中心线相反侧的对应一第二引脚，所述第一引脚与所述第二引脚实质上彼此不对称。
2.如权利要求1所述的用于半导体封装的导线架，其特征在于，所述第一引脚与所述第二引脚具有实质上相异的长度。
3.如权利要求1所述的用于半导体封装的导线架，其特征在于，所述第一引脚与所述第二引脚具有实质上相异的宽度。
4.如权利要求1所述的用于半导体封装的导线架，其特征在于，所述第一引脚与第二引脚相对于所述预定中心线具有不对称的延伸路径。
5.如权利要求1所述的用于半导体封装的导线架，其特征在于，所述第一引脚与第二引脚是用于阻抗匹配。
6.如权利要求1所述的用于半导体封装的导线架，其特征在于，所述第一引脚与相邻引脚之间的间隙不同于所述第二引脚与相邻引脚之间的间隙。
7.如权利要求1所述的用于半导体封装的导线架，其特征在于，所述第一引脚与相邻引脚之间的间距不同于所述第二引脚与相邻引脚之间的间距。
8.如权利要求6所述的用于半导体封装的导线架，其特征在于，所述第一引脚与相邻引脚之间的间隙是变化的。
9.如权利要求8所述的用于半导体封装的导线架，其特征在于，所述第一引脚与相邻引脚之间的间隙至少有一段是由小变大再变小的。
10.一种半导体集成电路，其特征在于，包含：一半导体芯片、一导线架、以及多条焊线；其中，
一半导体芯片，包含多个导电垫片；
一用于半导体封装的导线架，该导线架包含：
一芯片垫，用以承载所述半导体芯片；
一边框，围绕所述芯片垫；
一联结杆，连接所述芯片垫与边框；以及
多个引脚，从所述边框向所述芯片垫延伸；其中所述多个引脚的至少一个第一引脚具有相对于一预定中心线而位于所述中心线相反侧的对应一第二引脚，所述第一引脚与第二引脚实质上彼此不对称；以及
多条焊线，用以电性连接所述导电垫片及所述引脚。
11.如权利要求10所述的半导体集成电路，其特征在于，所述第一引脚与第二引脚具有实质上相异的长度。
12.如权利要求10所述的半导体集成电路，其特征在于，所述第一引脚与第二引脚具有实质上相异的宽度。
13.如权利要求10所述的半导体集成电路，其特征在于，所述第一引脚与第二引脚相对于所述预定中心线具有不对称的延伸路径。
14.如权利要求10所述的半导体集成电路，其特征在于，所述第一引脚与第二引脚用于阻抗匹配。
15.如权利要求10所述的半导体集成电路，其特征在于，所述第一引脚与相邻引脚之间的间隙不同于所述第二引脚与相邻引脚之间的间隙。
16.如权利要求10所述的半导体集成电路，其特征在于，所述第一引脚与相邻引脚之间的间距不同于所述第二引脚与相邻引脚之间的间距。
17.如权利要求15所述的半导体集成电路，其特征在于，所述第一引脚与相邻引脚之间的间隙是变化的。
18.如权利要求17所述的半导体集成电路，其特征在于，所述第一引脚与相邻引脚之间的间隙至少有一段是由小变大再变小的。
CNB2006101427866A 2005-10-31 2006-10-31 半导体集成电路及其封装导线架 Active CN100505231C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US73177905P 2005-10-31 2005-10-31
US60/731,779 2005-10-31

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN200910137099.9A Division CN101546744B (zh) 2005-10-31 2006-10-31 用于半导体封装的导线架

Publications (2)

Publication Number Publication Date
CN1959975A CN1959975A (zh) 2007-05-09
CN100505231C true CN100505231C (zh) 2009-06-24

Family

ID=38071564

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200910137099.9A Active CN101546744B (zh) 2005-10-31 2006-10-31 用于半导体封装的导线架
CNB2006101427866A Active CN100505231C (zh) 2005-10-31 2006-10-31 半导体集成电路及其封装导线架

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN200910137099.9A Active CN101546744B (zh) 2005-10-31 2006-10-31 用于半导体封装的导线架

Country Status (3)

Country Link
US (3) US20070096269A1 (zh)
CN (2) CN101546744B (zh)
TW (1) TWI354357B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4595835B2 (ja) * 2006-03-07 2010-12-08 株式会社日立製作所 鉛フリーはんだを用いたリード付き電子部品
US7468547B2 (en) * 2007-05-11 2008-12-23 Intersil Americas Inc. RF-coupled digital isolator
CN101572257B (zh) * 2008-04-30 2011-02-16 南茂科技股份有限公司 芯片封装卷带及包含该芯片封装卷带的芯片封装结构
US20100171201A1 (en) * 2009-01-06 2010-07-08 Wyant M Todd Chip on lead with small power pad design
US9837188B2 (en) * 2012-07-06 2017-12-05 Nxp B.V. Differential return loss supporting high speed bus interfaces
US20170245361A1 (en) * 2016-01-06 2017-08-24 Nokomis, Inc. Electronic device and methods to customize electronic device electromagnetic emissions
TWI623076B (zh) * 2016-11-02 2018-05-01 復盛精密工業股份有限公司 導線架製作方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3793474A (en) * 1971-12-09 1974-02-19 Motorola Inc Lead configurations for plastic encapsulated semiconductor devices
US4454529A (en) * 1981-01-12 1984-06-12 Avx Corporation Integrated circuit device having internal dampening for a plurality of power supplies
US4680613A (en) * 1983-12-01 1987-07-14 Fairchild Semiconductor Corporation Low impedance package for integrated circuit die
JPS61269345A (ja) * 1985-05-24 1986-11-28 Hitachi Ltd 半導体装置
US5065224A (en) * 1986-06-30 1991-11-12 Fairchild Semiconductor Corporation Low noise integrated circuit and leadframe
US5147815A (en) * 1990-05-14 1992-09-15 Motorola, Inc. Method for fabricating a multichip semiconductor device having two interdigitated leadframes
US5281849A (en) * 1991-05-07 1994-01-25 Singh Deo Narendra N Semiconductor package with segmented lead frame
JPH06268101A (ja) * 1993-03-17 1994-09-22 Hitachi Ltd 半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板
JPH0714976A (ja) * 1993-06-24 1995-01-17 Shinko Electric Ind Co Ltd リードフレーム及び半導体装置
US5517056A (en) * 1993-09-30 1996-05-14 Motorola, Inc. Molded carrier ring leadframe having a particular resin injecting area design for gate removal and semiconductor device employing the same
KR0149798B1 (ko) * 1994-04-15 1998-10-01 모리시다 요이치 반도체 장치 및 그 제조방법과 리드프레임
WO1996031906A1 (en) * 1995-04-05 1996-10-10 National Semiconductor Corporation Multi-layer lead frame
US5541565A (en) * 1995-05-22 1996-07-30 Trw Inc. High frequency microelectronic circuit enclosure
JP2765542B2 (ja) * 1995-12-20 1998-06-18 日本電気株式会社 樹脂封止型半導体装置
US5918112A (en) * 1997-07-24 1999-06-29 Motorola, Inc. Semiconductor component and method of fabrication
US6509632B1 (en) * 1998-01-30 2003-01-21 Micron Technology, Inc. Method of fabricating a redundant pinout configuration for signal enhancement in an IC package
US6281568B1 (en) * 1998-10-21 2001-08-28 Amkor Technology, Inc. Plastic integrated circuit device package and leadframe having partially undercut leads and die pad
US6424541B1 (en) * 1999-04-21 2002-07-23 Conexant Systems, Inc Electronic device attachment methods and apparatus for forming an assembly
KR100379089B1 (ko) * 1999-10-15 2003-04-08 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지
US6621140B1 (en) * 2002-02-25 2003-09-16 Rf Micro Devices, Inc. Leadframe inductors
US7005325B2 (en) * 2004-02-05 2006-02-28 St Assembly Test Services Ltd. Semiconductor package with passive device integration
TWI252572B (en) * 2004-06-30 2006-04-01 Orient Semiconductor Elect Ltd Package structure

Also Published As

Publication number Publication date
TW200717762A (en) 2007-05-01
TWI354357B (en) 2011-12-11
US20070096269A1 (en) 2007-05-03
US20140097012A1 (en) 2014-04-10
CN101546744A (zh) 2009-09-30
US9198281B2 (en) 2015-11-24
US20100193925A1 (en) 2010-08-05
CN1959975A (zh) 2007-05-09
CN101546744B (zh) 2014-05-21

Similar Documents

Publication Publication Date Title
CN100505231C (zh) 半导体集成电路及其封装导线架
JP5254899B2 (ja) 高性能ボールグリッドアレイパッケージの最適回路設計レイアウト
US5224021A (en) Surface-mount network device
US7378743B2 (en) Circuit board and electronic assembly
US7388279B2 (en) Tapered dielectric and conductor structures and applications thereof
US20050248022A1 (en) High data rate chip mounting
US20180359848A1 (en) Printed circuit board for high-speed transmission
JP5051836B2 (ja) 半導体装置およびその設計方法
US5142268A (en) Elimination of discrete capacitors in R/C networks
US20110115063A1 (en) Integrated Circuit Packaging with Split Paddle
US6362426B1 (en) Radiused leadframe
JP2005327903A (ja) 半導体装置
CN109817598B (zh) 半导体装置
JPH03148858A (ja) 半導体装置のパッケージ
JPH0394452A (ja) 半導体集積回路用パッケージ
JPH0242701A (ja) ネットワーク抵抗器
JP2904186B2 (ja) 半導体装置
US20040188863A1 (en) Substrate for semiconductor package and method of making same
JPH071845Y2 (ja) 集積回路パツケ−ジ
JP2007129122A (ja) 半導体装置
JPH0376261A (ja) 半導体装置
JPH10200356A (ja) チップ型ｃｒフィルタ、その製造方法およびチップ型ｃｒフィルタの実装構造
KR20000035352A (ko) 반도체 장치용 리드 프레임 및 이를 사용하는 반도체 장치
JP2005167276A (ja) 半導体集積回路
JPH08237001A (ja) 半導体集積回路およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant