KR20000035352A - 반도체 장치용 리드 프레임 및 이를 사용하는 반도체 장치 - Google Patents

반도체 장치용 리드 프레임 및 이를 사용하는 반도체 장치 Download PDF

Info

Publication number
KR20000035352A
KR20000035352A KR1019990049516A KR19990049516A KR20000035352A KR 20000035352 A KR20000035352 A KR 20000035352A KR 1019990049516 A KR1019990049516 A KR 1019990049516A KR 19990049516 A KR19990049516 A KR 19990049516A KR 20000035352 A KR20000035352 A KR 20000035352A
Authority
KR
South Korea
Prior art keywords
lead frame
lead
semiconductor chip
array
semiconductor device
Prior art date
Application number
KR1019990049516A
Other languages
English (en)
Inventor
다께우찌유끼하루
Original Assignee
모기 쥰이찌
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모기 쥰이찌, 신꼬오덴기 고교 가부시키가이샤 filed Critical 모기 쥰이찌
Publication of KR20000035352A publication Critical patent/KR20000035352A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

내부 리드들(inner leads), 외부 리드들(outer leads) 및 댐바들(dam bars)을 구비하는 반도체 장치용 리드 프레임에 있어서, 상기 내부 리드들은 리드 프레임 위에 장착되는 반도체 칩의 전극 패드의 어레이의 중심선에 의해 분할되는 리드 프레임의 대향 영역에 위치하다 2개의 그룹으로 분할되고, 상기 내부 리드는 제1 및 제2단부를 가지며, 상기 각각의 내부 리드들의 제1단부는 반도체 칩의 전극 패드의 어레이를 따라 어레이로 배열되며, 제1단부의 어레이는 전극 패드의 어레이의 피치에 해당하는 피치를 가지며, 상기 각각의 내부 리드들의 제2단부는 리드 프레임의 대향면에 어레이로 배열되어 상기 제1단부의 어레이의 피치보다 넓은 피치를 가지며, 상기 내부 리드들 중 적어도 일부는 제1 및 제2단부 사이에의 길이가 실질적으로 동일하도록 배열되는 것을 특징으로 한다. 이러한 리드 프레임을 사용하는 반도체 장치 또한 개시되어 있다.

Description

반도체 장치용 리드 프레임 및 이를 사용하는 반도체 장치{LEAD FRAME FOR SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE USING THE SAME}
본 발명은 반도체 장치용 리드 프레임 및 이를 사용하는 반도체 장치에 관한 것이다.
리드 프레임은 수지 봉합 패키지(a resin encapsulation package)에 사용되는 부재로서, 반도체 칩을 봉합하며, 인쇄회로기판 등과 같은 기판 위에 장착되어 반도체 칩을 기판에 전기적으로 접속시킨다. 이러한 리드 프레임으로서, 리드 온 칩(lead on chip, LOC)형의 패키지의 제조에 사용되는 리드 프레임의 일예가 도 1에 도시되어 있다.
도 1에 도시된 리드 프레임(100)은 일반적으로 내부 리드(inner lead,104), 외부 리드(outer lead,106) 및 댐바(dam bar,108)를 구비하고 있다. 내부 리드(104)는 반도체 칩(101)의 전극 패드(102)에 접속되는 제1단부(104a)와 외부 리드(106)에 접속되는 제2단부(104b)를 가지며, 최종적으로 수지에 의해 봉합되어 패키지(103)을 형성하게 된다. 외부 리드(106)는 패키지(103)를 외부 회로에 전기적으로 접속시키는 단자로서의 역할을 수행한다. 댐바(108)는 인접하는 외부 리드(106)를 서로 접속시키고, 패키지(103)를 형성하는 동안 봉합 수지 재료를 차단하며, 패키지(103)의 실제 사용 이전에 절단되게 된다. 이 도면에는 댐바(108) 주위의 각 외부 리드(106)의 일부만을 도시하고 있으나, 실제 각 외부 리드(106)는 외부로 연장되어 있으며 동일한 길이를 가진다. 간단히 하기 위하여, 도면에는 가상선으로 반도체칩(101)과 패키지(103)만을 나타내며, 내부 리드(104) 대부분과 내부 리드(104)의 제1단부(104a)와 칩(101)의 전극 패드(102) 사이의 모든 접속은 생략되어 있다.
반도체 칩(101)의 전극 패드(102)는 장방형의 영역 A에 배열되어 어레이를 형성한다. 내부 리드(104)의 제1단부(104a)는 영역 A의 양 측면을 따라 소정의 피치 P1으로 위치하여 배선(도시하지 않음) 등에 의하여 각 전극 패드(102)에 접속된다. 따라서, 내부 리드(104)의 제1단부(104a)는 2개의 어레이로 배열된다. 이 내부 리드(104)의 제1단부(104a)의 어레이들은 서로간에 또한 칩(101)의 전극 패드(102)의 어레이와 평행하다. 각 내부 리드(104)는 외부 리드(106)에 접속되는 제2단부(104b)를 가지며, 이들 각 내부 리드(104)의 단부(104b)는 리드 프레임(100)의 대향면에 위치하여 어레이를 형성하며, 이들은 서로 또한 내부 리드(104)의 제1단부(104a) 및 칩(101)의 전극 패드(102)의 어레이와 평행하고, 또한 제1단부(104a)의 어레이의 피치 P1보다 넓은 소정의 피치 P2를 가진다.
상기 설명한 바와 같이, 내부 리드(104)의 제1단부(104a)는 2개의 어레이 B로 배열되며, 내부 리드(104)의 제2단부(104b)는 2개의 어레이 C로 배열된다. 이들 4개의 어레이는 칩(101)의 전극 패드(102)의 어레이의 종방향 중심선(D)와 평행하며, 2개의 어레이 B는 중심선(D)에 대해 대칭이고, 2개의 어레이 C도 또한 중심선(D)에 대해 대칭이다. 또한, 4개의 어레이 각각의 중심은 전극 패드(102)의 어레이의 중심선(O)과 교차하며 전극 패드(102)의 어레이의 중심선(D)에 직교하는 선(E)에 위치한다. 따라서, 제1단부(104a)의 어레이 B는 중심(O)에 대하여 대칭이고, 제2단부(104b)의 어레이 C도 또한 중심(O)에 대하여 대칭이다.
각 내부 리드(104)의 제1단부(104a)와 제2단부(104b)를 접속하는 중간부는 전극 패드(102)를 최단 거리로 외부 리드(106)에 연결하도록 직선으로 형성하는 것이 일반적이다. 따라서, 선(E)에 인접한 내부 리드(104)는 최소 길이를 가지며, 선(E)에서 가장 먼 내부 리드(104)는 최대 길이를 가지며, 이들 사이의 내부 리드(104)는 이들 양 길이의 범위내에서, 멀수록 길다. 따라서, 내부 리드(104)의 길이는 불균일하다.
최근에는, 중앙처리장치(CPU)의 클럭주파수가 더욱 더 빨라짐에 따라, CPU에 사용되는 반도체 장치용 패키지 및 관련 대규모집적회로(LSI)들도 이러한 고주파수에 대처할 것이 요망되고 있다. 이를 위하여, 예컨대 (1) 지연시간을 줄이기 위해 보다 짧은 신호선을 사용하는 방법, (2) 동일한 특성 임피던스를 갖는 신호선의 전송 구조를 사용하는 방법 또는 (3) 신호선간의 지연시간의 차이를 없애거나 감소시키도록 동일한 길이의 신호선을 사용하는 방법 등이 생각되어 오고 있다. 이러한 요구조건을 명확하게 실현하는 기술로서, 칩 사이즈 패키지(chip sized package,CSP)를 사용하는 것을 참고할 수 있다.
그러나, CSP의 경우, 패키지는 예컨대 0.75mm 피치의 외부 접속용 매트릭스형 단자를 갖는데, 이는 패키지 또는 패키지들의 단자가 고집적도로 장착될 수 있는 기판이 필요하므로 비용 증가라는 문제를 발생시킨다. 또한, CSP는 기판에 장착하는 데 있어서 아직 충분한 신뢰성을 보여주고 있지 못하다.
본 발명은 CSP와는 달리, 대량으로 현재까지 성공적으로 사용되어 오고 있는 리드 프레임을 사용하는 반도체 장치에 관한 것이다. 따라서, 본 발명의 목적은 반도체 칩에 장착되어 반도체 칩이 보다 높은 주파수에서 동작할 수 있게 해 주는 리드 프레임을 제공하는 것이다. 본 발명은 또한 이러한 리드 프레임을 사용하는 반도체 장치 및 이러한 리드 프레임을 제조하는 방법을 제공한다.
일 태양으로서, 본 발명은 반도체 칩과의 전기적 접속을 위한 내부 리드와, 각 내부 리드와 연결되어 반도체 장치가 장착되는 기판과의 전기적 접속에 사용되는 외부 리드와, 인접하는 외부 리드를 함께 연결하여 반도체 칩을 리드 프레임과 함께 봉합함으로써 반도체 장치를 제조하는 동안 봉합재가 외부 리드 사이로 침투하는 것을 방지하는 댐바를 구비하며, 상기 내부 리드는 반도체 칩의 전극 패드의 어레이의 중심선에 의해 분할되는 리드 프레임의 반대 영역에 위치하는 2 그룹으로 나누어 지고, 또한 상기 내부 리드는 제1단부 및 제2단부를 가지고, 각 내부 리드의 제1단부는 반도체 칩과의 전기적 접속용으로서 반도체 칩의 전극 패드의 어레이를 따라 어레이로 배열되며, 상기 제1단부의 어레이는 전극 패드 어레이의 피치에 대응하는 피치를 가지며, 상기 각 내부 리드의 제2단부는 리드 프레임의 반대측에 어레이로 배열된 외부 리드와의 연결용으로서 제1단부의 어레이의 피치보다 넓은 피치를 가지고, 최소한 상기 내부 리드의 일부는 제1 및 제2단부 사이에서 서로 거의 같은 길이를 갖도록 배열되는 것을 특징으로 한다.
바람직하게는, 반대 영역 각각에 있어서, 내부 리드의 제1 및 제2단부의 어레이의 중심은 어레이 방향으로 서로 어긋나 있다.
바람직하게는, 반대 영역 각각에 있어서, 내부 리드의 제1단부 어레이는 칩의 전극 패드 어레이의 중심을 전극 패드 어레이에 수직으로 교차하는 선에 의해 분할된 2 영역중 한 영역에 위치하고, 내부 리드의 제2단부의 어레이는 상기 2 영역중 다른 영역에 위치한다.
바람직하게는, 상기 2 영역 중 한 영역의 내부 리드 집합과 상기 2 영역 중 다른 영역의 내부 리드 집합은 전극 패드 어레이의 중심에 대하여 대칭으로 위치한다.
바람직하게는, 제1단부와 제2단부 사이에서 서로 거의 같은 길이를 갖도록 배열된 상기 내부 리드의 일부는 신호 전송용 내부 리드이다.
다른 태양으로서, 본 발명은 반도체 칩, 리드 프레임, 반도체칩을 리드 프레임과 함께 봉합하는 몰딩재로 된 패키지를 구비하는 반도체 장치에 있어서, 상기 리드 프레임이 상기 설명한 리드 프레임인 것을 특징으로 하는 반도체 장치를 제공한다.
또 다른 태양으로서, 본 발명은 반도체 칩, 리드 프레임, 반도체 칩을 리드 프레임과 함께 봉합하는 몰딩재로 된 패키지를 구비하는 반도체 장치에 있어서, 상기 리드 프레임은 2개의 단위 리드 프레임의 합성물이며, 상기 단위 리드 프레임은 상기 설명한 바와 같은 리드 프레임이며, 각 반대 영역에서 내부 리드의 제1단부 어레이는 칩의 전극 패드 어레이의 중심을 전극 패드 어레이에 수직으로 교차하는 선에 의해 분할되는 2 영역 중 한 영역에 위치하며, 내부 리드의 제2단부 어레이는 상기 2 영역 중 다른 영역에 위치하며, 상기 단위 리드 프레임은 단위 리드 프레임의 외부 리드가 합성 리드 프레임의 각 측면에서 어레이로 배열되도록 서로 결합되는 것을 특징으로 하는 반도체 장치를 제공한다.
도 1은 종래의 반도체 장치용 리드 프레임의 구조 평면도,
도 2는 본 발명의 반도체 장치용 리드 프레임의 기본 개념을 설명하는 구조도,
도 3은 도 2와 같은 방식으로 설명된 종래의 리드 프레임의 구조도,
도 4는 본 발명의 리드 프레임의 일실시예의 평면도,
도 5는 도 4에 나타낸 리드 프레임의 4영역중 한 영역에서의 내부 리드의 길이를 나타낸 그래프,
도 6은 본 발명의 리드 프레임의 다른 실시예를 나타내는 평면도,
도 7은 도 6에 나타낸 리드 프레임의 절반 영역 중 한 영역에서의 내부 리드의 길이를 나타낸 그래프,
도 8은 본 발명의 리드 프레임의 또 다른 실시예의 평면도,
도 9는 도 6의 선 Ⅸ-Ⅸ에서 본 단면도,
도 10은 도 8의 선 Ⅹ-Ⅹ에서 본 단면도,
도 11은 본 발명의 반도체 장치의 설명도이다.
본 발명이 속하는 기술분야에서 통상의 지식을 지닌 자는 상기한 본 발명의 목적 및 기타 다른 목적과 본 발명의 장점들을, 첨부한 도면을 참조한 이하의 상세한 설명에 의하여 명확히 이해할 수 있을 것이다.
우선, 본 발명의 기본 개념이 LOC용 리드 프레임을 나타낸 도 2에 도시되어 있으며, 도 1을 참조하여 상기에서 설명한 종래의 LOC용 리드 프레임에서와 동일한 부분은 도 1에서와 같은 부호로 표시한다.
본 발명의 반도체 장치용 리드 프레임(10)은 상기 설명한 LOC에 사용되는 종래의 리드 프레임에서의 내부 리드의 구조와 유사한 구조의 내부 리드(12)를 가지고 있다. 내부 리드(12)는 반도체 칩(101)의 전극 패드(102)에 접속된 제1단부(12a)와 외부 리드(106)에 접속된 제2단부(12b)를 가지며, 수지 등과 같은 봉합재 또는 몰딩재로 봉합되어 패키지(103)를 형성한다. 내부 리드(12)의 제1단부(12a)의 한 쌍의 어레이 B는 반도체 칩(101)의 전극 패드(102)가 배열될 장방형 영역 A를 따라 리드 프레임(10)의 내부 영역, 바람직하게는 중앙 영역에 위치한다. 어레이 B는 서로 평행하다. 각 어레이의 단부(12a)는 소정의 피치으로 위치한다. 각 단부(12a)는 예컨대 종래 방식의 배선 등에 의해 전극 패드(102)에 접속된다. 제2단부(12b)의 어레이 C는 리드 프레임(1에의 대향면에 위치하며, 이들은 서로간에 또한 제1단부(12a)의 어레이 B에 평행하다. 각 어레이 C의 단부(12b)도 리드 프레임(10)의 내부 영역에 위치한 어레이 B의 단부(12a)의 피치보다는 넓은 소정 피치으로 배치된다. 간단히 하기 위해서, 도 2는 반도체 칩(101) 및 패키지(103)를 가상선으로 나타내고 있으며, 리드 프레임(10)의 내부 리드(12) 및 외부 리드(106) 대부분과 칩(101)의 전극 패드(102) 대부분은 생략하였다. 또한, 도 2에는 내부 리드(12)의 중간부도 간단히 하기 위해서 실선으로 나타내었다.
내부 리드(12)의 제1단부(12a)의 2개의 내부 어레이 B는 칩(101)의 전극 패드(102)의 어레이의 종방향 중심선(D)에 대하여 대칭이다. 또한, 내부 리드(12)의 제2단부(12b)의 2개의 외부 어레이 C도 중심선(D)에 대하여 대칭이다. 또한, 4개의 어레이의 각각의 중심은 전극 패드(102)의 어레이의 중심(O)을 지나며 전극 패드(102)의 어레이의 중심선(D)에 수직인 선(E)에 위치한다. 따라서, 제1단부(12a)의 어레이 B는 중심(O)에 대하여 대칭이며, 제2단부(12b)의 어레이 C도 역시 중심(O)에 대하여 대칭이다.
도 2의 리드 프레임(10)을 사용하는 반도체 장치는 리드 프레임(10)에 장착된 반도체 칩(101)의 전극 패드(102)를, 예컨대 배선 등에 의해 리드 프레임(10)의 내부 리드(12)의 제1단부(12a)에 접속하여 어셈블리를 형성하고, 수지 등과 같은 봉합재로 어셈블리를 봉합하고, 댐바(108)를 절단하여 최종 패키지(103)를 완성함으로써 제조된다.
본 발명에 의하면, 반도체 장치의 각 신호선들의 길이가 서로 같거나 거의 같으므로 반도체 장치의 각 신호선간의 지연시간의 차이가 억제되거나 감소되어 보다 높은 주파수 요구에 대처할 수 있게 된다.
본 발명의 리드 프레임(10)은 도 1에 도시된 종래의 리드 프레임을 간단히 나타낸 도 3에 도시된 종래의 리드 프레임(100)과 대비된다. 본 발명에 있어서, 여러 신호선들 중에서 적어도 일부의 내부 리드는 제1단부(12a)에서 제2단부(12b)로 일직선이 아닌 모양으로 연장되어 양 단부(12a,12b) 사이의 길이(즉, 신호전달 경로의 길이)가 서로 거의 같도록 배치된다. 이와 비교하여, 도 3에 도시된 종래의 리드 프레임(100)의 내부 리드(104)는 제1단부(104a)에서 제2단부(104b)로 일직선상으로 연장되어 양 단부(104a,104b) 사이의 길이가 서로 다르게 형성되어 있다.
본 발명의 일직선이 아닌 모양으로 트위스트된 내부 리드(12)는 도 2에 개략적으로 도시된 바와 같이, 복수의 직선으로 구성되거나 하나 이상의 직선과 하나 이상의 곡선의 조합으로 구성할 수도 있다. 내부 리드가 도 3과 같이 일직선인 경우, 제1단부(12a)의 2개의 어레이 B와 내부 리드(12)의 제2단부(12b)의 2개의 어레이 C는 상기 설명한 바와 같이 전극 패드(102)의 어레이의 중심(O)을 교차하는 선(E)위에 있으므로, 각 내부 리드(12)는 서로 다른 길이를 가지며, 선(E) 주변의 내부 리드는 선(E)에서 먼 내부 리드보다 짧은 길이를 가진다. 도 2에 도시된 본 발명의 리드 프레임(10)에 있어서, 내부 리드(12)가 거의 같은 길이를 가지도록, 횡방향 중심선(E)에 보다 가까운 내부 리드(12)들 그룹은 중심선(E)에서 일단 벗어났다가 중심선(E)로 다시 복귀하여 이 그룹의 각 내부 리드(12)는 여분의 길이를 더 가진다. 중심선(E)에서 먼 내부 리드(12)들 그룹은 당연히 중심선(E)에 가까운 내부 리드보다 더 긴 길이를 가지므로, 이 내부 리드(12)들 그룹은 중심선(E)에 가까운 내부 리드 그룹의 이탈에 의해서 중심선(E)에 가까운 내부 리드(12) 그룹이 더 가지는 여분의 길이를 가져서는 안된다.
도 2에서, 모든 내부 리드(12)는 동일 평면에 비직선상으로 형성되어 동일 길이를 갖는다. 리드 프레임이 많은 수의 내부 리드를 가지면, 내부 리드의 고집적도으로 인하여 중심선(E)에 가까운 내부 리드가 중심선(E)에서 먼 내부 리드와 동일한 길이를 가지도록 형성될 수 있게 하는 공간이 보장될 수 없다. 이러한 경우, 더 짧은 길이를 가지게 되는 중심선(E)에 가까운 내부 리드(12)는 도 2에 점선(S)에 의하여 일예로서 나타낸 바와 같이 직선으로 형성되어, 고주파 신호선 보다는 전원공급선, 저주파 신호선 및/또는 접지선 등으로 사용할 수 있다.
도 4에 본 발명의 일실시예가 도시되어 있다. 본 실시예에서, 리드 프레임(14)은 외부 리드(106)에 각각 접속된 총 76개의 내부 리드(12)를 가지며, 인접 외부 리드(106)는 댐바(108)에 의해 서로 연결되어 있다. 내부 리드(12)의 제1단부(12a)의 어레이 B는 각각 76개의 내부 리드의 단부의 절반 즉, 38개의 제1단부(12a)를 구비하며, 전극 패드(102)의 어레이의 중심(O)에 대하여 대칭이다. 또한, 내부 리드(12)의 제2단부(12b)의 어레이 C도 38개의 제2단부(12b)를 구비하며, 상기 설명한 바와 같이 중심(O)에 대하여 대칭이다. 4개의 어레이의 중심은 전극 패드(102)의 어레이의 중심(O)을 전극 패드(102)의 어레이에 대하여 수직으로 교차하는 중심선(E)에 위치하고 있다. 내부 리드(102)는 45。, 90。 및/또는 135。 각도로 구부려지거나 트위스트되어 있다. 본 실시예에 사용되는 가상선으로 나타낸 반도체 칩(101)은 8.1×10.0mm 크기이며, 상기 칩(101)을 리드 프레임(14)을 따라 봉합하여 얻은 가상선 표시의 반도체 장치(패키지)는 10.6×27.4mm 크기이다.
도 4에 나타낸 실시예는 상당히 많은 수의 내부 리드(12)를 가지고 있는 것으로서, 중심선(E)에 가까우며 제1단부(12a)와 제2단부(12b) 사이에서 상대적으로 짧은 직선 길이를 갖는 내부 리드에는 보다 작은 영역이 제공되어 여분의 길이를 갖는 비직선형 트위스트 경로가 형성된다. 특히, 총 76개의 내부 리드 중 중심선(E)에 가장 가깝고 중심선(E)에 대하여 대칭으로 위치하는 16개의 내부 리드는 중심선(E)에서 보다 먼 곳의 나머지 내부 리드에 비해서 더 짧은 길이를 가진다.
도 5는 리드 프레임(14)의 4영역 즉, 도 4의 선(D)과 선(E)에 의해 분할되는 4영역 중 한 곳에서의 내부 리드(12)의 길이를 나타낸 것이다. 4영역은 중심선(E)에 바로 인접하는 내부 리드로부터 오름차순의 번호로 즉, 중심선(E)에 가장 가까운 내부 리드가 1번이고, 중심선(E)에서 가장 먼 내부 리드가 19번으로 표시되는 19개의 내부 리드를 포함한다. 도시한 바와 같이, 중심선(E)에 가장 가까운 4개의 내부 리드는 약 6mm 길이로서, 약 10.5 내지 11.4mm 범위에서 거의 같은 길이의 다른 내부 리드에 비해 매우 짧다.
이 경우에, 각 4영역에서 바깥쪽으로 위치하는 15개의 내부 리드(12)는 고주파 신호선에 사용하고, 각 4영역에서 중심선(E)에 가까운 나머지 4개의 내부 리드(12)는 지연시간을 무시할 수 있는 저주파신호선, 전원 공급선, 및/또는 접지선에 사용할 수 있다. 지연시간이 중요한 문제인 고주파 신호선의 수가 반대로 적을 경우에, 각 4영역에서의 4개의 짧은 내부 리드를 동일한 길이로 형성하여 고주파 신호선에 사용할 수도 있다.
도 4에 도시한 바와 같이, 내부 리드(12)의 제1단부(12a)의 2개의 어레이 B와 제2단부(12b)의 2개의 어레이 C의 중심이 모두 전극 패드(102)의 어레이의 중심(O)을 전극 패드(102)의 어레이에 대해 수직으로 교차하는 중심선(E) 위에 위치하는 실시예에 있어서, 중심선(E)에 가까운 내부 리드(12)의 길이를 중심선(E)에서 먼 내부 리드(12)의 길이와 동등하게 하는 것은 특히, 리드 프레임(14)의 내부 리드(12)의 총수가 비교적 많은 경우에는 쉬운 일이 아니다. 그러나, 리드 프레임이 비교적 많은 수의 내부 리드를 갖는 경우라 하더라도 모든 내부 리드가 서로 동일한 길이를 가져야 할 필요가 있을 수도 있다. 이러한 경우에, 내부 리드의 제1단부의 어레이와 동일 내부 리드의 제2단부의 어레이의 중심을 전극 패드 어레이 방향(내부 리드의 제1 및 제2단부 어레이의 방향과 동일 방향)으로 서로 어긋나게 할 수 있다.
예를 들면, 본 발명의 제2실시예를 나타낸 도 6에 도시된 바와 같이, 내부 리드(12)의 양 단부의 어레이의 중심은 서로 어긋나 있다. 본 실시예에서, 전체 내부 리드(12)의 절반의 제1단부(12a)의 어레이 B는 칩(102)의 전극 패드(102)의 어레이의 중심(O)을 전극 패드(102)에 대하여 수직으로 교차하는 횡방향 중심선(E)에 의해 분할된 2 영역 중 한 영역에만 위치하고, 전체 내부 리드(12)의 절반의 제2단부(12b)의 어레이 C는 2 영역중 다른 한 영역에만 위치한다. 따라서, 전극 패드(102)의 어레이의 종방향 중심선(D)의 왼쪽 절반 영역에 있어서, 내부 리드(12)의 제1단부(12a)의 어레이 B는 횡방향 중심선(E) 위쪽으로 위치하며 이 어레이의 단부(12a)는 횡방향 중심선(E) 위쪽에 역시 위치한 전극 패드(102)에 접속되고, 내부 리드(12)의 제2단부(12b)의 어레이 C는 횡방향 중심선(E) 아래쪽으로 위치한다. 종방향 중심선(D)의 다른 오른쪽 절반 영역에 있어서는, 내부 리드(12)의 제1단부(12a)의 어레이 B는 횡방향 중심선(E) 아래쪽으로 위치하며, 이 어레이의 단부(12a)는 가로 중심선(E) 아래쪽에 역시 위치한 전극 패드(102)와 접속되고, 내부 리드(12)의 제2단부(12b)의 어레이 C는 가로 중심선(E) 위쪽에 위치한다. 본 실시예에 사용되는 가상선 표시 반도체 칩(101)은 8.1×10.0mm 크기이며, 상기 칩(101)을 본 실시예의 리드 프레임(16)을 따라 봉합하여 얻은 가상선 표시의 반도체 장치(패키지)는 10.6×27.4mm 크기이다.
본 실시예에 있어서, 종방향 중심선(D)의 한쪽 면에 위치한 내부 리드(12)의 그룹 또는 집합의 각 내부 리드(12)는 본 실시예와는 달리 내부 리드(12)의 제1단부(12a) 및 제2단부(12b)의 어레이의 중심이 어레이 방향으로 서로 어긋나 있지 않은 도 4를 참조하여 상기에서 설명한 실시예의 내부 리드(12)가 갖는 길이보다 긴 길이를 가질 수 있다. 도 6에서 알 수 있듯이, 본 실시예에서 종방향 중심선(D)의 왼쪽면의 최상위 내부 리드(12)는 최소 직선 길이(내부 리드가 직선으로 형성될 때 제1단부(12a)와 제2단부(12b) 사이의 길이를 나타낸다)를 가지며, 최하위 내부 리드(12)는 최대 직선 길이를 가지며, 이 면에서 하위 내부 리드(12)보다 짧은 직선 길이를 갖는 최상위 및 주변 내부 리드(12)는 도면에서 F로 표시된 넓은 자유 영역에서 감거나 트위스트함으로써 여분의 길이를 더 가져서, 하위 내부 리드(12)와 동일한 길이를 가지게 할 수 있다. 종방향 중심선(D)의 오른쪽 면에서는 이와 반대로 최상위 리드(12)는 최대 직선 길이를 가지며, 최하위 내부 리드(12)는 최소 직선 길이를 가지며, 이 면에서, 상위 내부 리드(12)보다 짧은 직선 길이를 갖는 최하위 및 주변 내부 리드(12)는 도면에서 역시 F로 표시되는 넓은 자유 영역에 감거나 트위스트함으로써 여분의 길이를 더 가져서 상위 내부 리드(12)와 동일한 길이를 가지게 할 수 있다. 종방향 중심선(D)의 양쪽 면의 내부 리드는 거의 같은 길이를 가진다는 것은 물론이다.
보다 상세하게 설명하면, 내부 리드(12)의 제1단부(12a)의 어레이와 제2단부(12b)의 어레이가 서로 어긋나 있으므로, 종방향 중심선(D)의 왼쪽에는 부호 12L로 표시되는 그룹을 형성하는 다른 하위 내부 리드(12)보다 짧은 직선 길이를 갖는 부호 12s로 표시되는 그룹을 형성하는 상위 내부 리드(12) 위쪽에 넓은 자유 영역(F)이 일예로서 나타나 있다. 영역(F)는 각각의 상위 내부 리드(12)가 감기거나 트위스트되어 하위 내부 리드(12)의 전체 길이와 같은 전체 길이를 가지기에 충분한 여분의 길이를 더 가질 수 있게 해준다. 하위 내부 리드(12)도 또한 상위 내부 리드(12) 뿐만 아니라 서로간에도 같은 길이를 가지도록 감기거나 트위스트되지만, 하위 내부 리드(12)의 감김 또는 트위스트는 상위 내부 리드(12)보다 덜하다.
도 7은 도 6에서 종방향 중심선(D)에 의해 분할된 절반 영역 중 한 영역의 내부 리드(12)의 길이를 나타낸다. 절반 영역은 단부(12a)가 전극 패드(19)에 접속되어 있는 중심선(E)에 가장 인접한 내부 리드로부터 오름차순으로 번호를 붙여 표시한 19개의 내부 리드를 포함한다. 도시된 바와 같이, 모든 내부 리드(12)는 약 15mm 길이의 거의 같은 길이를 가진다. 본 실시예의 경우에도, 지연시간을 무시할 수 있는 신호선, 전원 공급선 및/또는 접지선용의 내부 리드(12)는 서로 다른 길이를 가질 수도 있음은 물론이다.
도 6에 도시한 리드 프레임(16)만을 사용하는 경우, 도 6에서 알 수 있듯이, 얻어진 패키지(103)는 종방향 및 횡방향 중심선(D,E)에 대하여 비대칭이지만 전극 패드(102)의 어레이의 중심(O)(패키지(102)의 중심을 나타내기도 한다)에 대해서는 대칭인 2 그룹의 외부 리드(106)를 가진다. 일반적인 패키지의 경우에서처럼, 패키지의 중심선에 대하여 대칭으로 패키지 반대측 주위 면에 패키지의 2개의 외부 리드 그룹이 위치하여야 할 필요가 있는 경우에는, 본 발명의 또 다른 실시예를 나타내는 도 6에서 나타낸 바와 같은 리드 프레임(16) 2개를 사용함으로써 달성할 수 있다.
특히, 도 6에서 나타낸 바와 같은 2개의 리드 프레임을 단위 리드 프레임으로 사용하면, 2개의 리드 프레임(18)중 하나는 뒤집혀지고, 이 뒤집혀진 리드 프레임은 도 8에 도시된 바와 같이 각 리드 프레임의 종방향 및 횡방향 중심선(D,E)이 서로 일치하도록 다른 리드 프레임 위에 위치한다. 2개의 단위 리드 프레임(16)으로 구성된 최종 합성 리드 프레임(18)에 있어서, 반대측면은 측면 전체에 걸쳐 있는 외부 리드(106)의 어레이를 가지며, 각 측면의 어레이는 종방향 중심선(D) 및 횡방향 중심선(E)에 대하여 대칭이다. 폴리이미드(polyimide) 필름 등과 같은 접착 필름(도시하지 않음)을 절연층으로서 상기 2개의 리드 프레임(16) 사이에 삽입할 수도 있다.
합성 리드 프레임(18)을 사용하면, 반대측면에 종방향 및 횡방향 중심선(D,E)에 대칭으로 위치하는 외부 리드(106)의 어레이를 가지는 반도체 장치(패키지)(103)를 얻을 수 있다.
도 6을 다시 참조하면, 종방향 중심선(D)에 의해 분할된 2 영역 중 한 영역에 대해서, 일예로서, 전극 패드(102)에 접속된 제1단부(12a)의 어레이 B는 횡방향 중심선(E)에 의해 분할된 2 영역 중 한 영역과 서로 어긋나 있으며, 제2단부(12b)의 어레이 C는 다른 영역과 어긋나 있다. 어떤 경우 특히, 리드 프레임(16)이 상기 설명한 바와 같이 합성 리드 프레임(18)에 사용되지 않는 경우에 있어서는, 제2단부(12b)의 어레이 C를 덜 어긋나게 해서 횡방향 중심선(E)를 교차하게 하고 따라서, 어레이 C의 일부가 횡방향 중심선(E) 아래쪽에 위치하고 어레이 C의 다른 부분은 횡방향 중심선(E) 위쪽에 위치하도록 할 수도 있다. 그러나, 어레이 B는 어레이 B의 단부(12a)가 접속되는 전극 패드(102)의 어레이에 대응하는 위치에 위치해야 하므로, 이 어레이 B는 도면에 도시한 위치에서 크게 벗어나게 할 수는 없다.
본 발명의 리드 프레임의 내부 리드는 내부 리드가 한 단부에서 다른 단부로 직선으로 연장되어 있던 종래의 리드 프레임보다 긴 길이를 가진다. 따라서, 본 발명의 리드 프레임의 내부 리드는 인접하는 내부 리드들이 서로 장거리에 걸쳐 평행으로 배열되도록 위치하게 된다. 이러한 경우, 인접하는 내부 리드들이 신호 전송용이면, 각 내부 리드의 신호는 서로 간섭하게 된다.
이러한 문제점을 해결하기 위하여, 신호 전송용 내부 리드 사이를 접지하는 내부 리드를 삽입하는 것이 유용하다. 일예로서, 도 6에서 선 Ⅸ-Ⅸ에서 본 단면을 나타내는 도 9를 참조하면, 부호 G로 표시된 접지 전위의 내부 리드가 부호 S로 표시된 번갈아 나타나는 신호 전송용 내부 리드 사이에 삽입되어 신호전송용 내부리드의 신호간의 간섭을 감소시킨다.
도 8에 도시된 바와 같이 합성 리드 프레임이 사용되는 경우, 한 리드 프레임의 내부 리드와 다른 리드 프레임의 내부 리드가 서로의 근처에 위치하고 평행하게 연장되는 영역이 있다. 이러한 영역에서, 도 8의 Ⅹ-Ⅹ선에서 본 단면을 나타내는 도 10에 도시한 바와 같이, 부호 G로 표시된 접지전위의 내부 리드가 2개의 리드 프레임(16) 각각에서 부호 S로 표시된 신호 전송용의 번갈아 나타나는 내부 리드 사이에 삽입되고, 또한 2개의 리드 프레임 중 하나의 신호 전송용 내부 리드(S) 및 접지용 내부 리드(G)는 다른 리드 프레임의 접지용 내부 리드(G)와 신호 전송용 내부 리드(S)와 각각 대향하게 위치하여, 적층 단위 리드 프레임(16)의 신호 전송용 내부 리드의 신호간의 간섭도 감소시키는 것이 바람직하다.
또한, 도 8에 도시된 바와 같이 합성 리드 프레임을 사용하는 경우, 점선(20)으로 나타낸 금속층이 적층 단위 프레임(16) 사이에 삽입된 절연층(30)에 존재할 수도 있다. 이 금속층은 적층 단위 리드 프레임(16)의 신호 전송용 내부 리드의 신호간의 간섭을 보다 효과적으로 방지할 수 있다.
도 11은 도 4, 도 6 또는 도 8에 도시된 본 발명의 리드 프레임 어느 것이나를 사용할 수 있는 본 발명의 반도체 장치(22)를 나타낸다. 반도체 장치(22)는 도 2에서 도시한 바와 같이 반도체 칩(101), 리드 프레임(10) 및 반도체 칩(101)을 리드 프레임과 함께 봉합하는 몰딩재로 된 패키지(28)를 구비하고 있다.
반도체 장치(22)는 다음과 같이 제조할 수 있다. 칩(101)을 리드 프레임(10)에 접합하기 위한 폴리이미드 필름 등으로 된 절연층(도시하지 않음)을 사용하여, 칩(101)의 중앙영역에 배열된 전극 패드(102)가 전극 패드(102)와의 전기적 접속을 위한 리드 프레임(10)의 단부(제1단부)(12a)의 어레이 사이에 위치하도록 반도체 칩(101)이 리드 프레임(10) 위에 장착된다. 그리고 나서, 리드 프레임(10)의 단부(12a) 및 칩(101)의 전극 패드(102)가 접합배선(26)에 의해 전기적으로 접속된다. 이어서, 반도체 칩(101) 및 리드 프레임(10) 어셈블리가 몰딩재에 의해 봉합되어 패키지(28)를 형성한다. 봉합 후, 리드 프레임(10)의 댐바(108, 도 2)가 절단되고, 관련 기술 분야의 당업자에게는 자명한 방법으로 외부 리드(106, 도 2)가 외부 접속단자(30)로 작용하게 된다.
본 발명에 의하면, 리드 프레임은 거의 동일한 신호 전송 경로 길이를 갖는 내부 리드를 가질 수 있다. 이 리드 프레임을 사용하면, 각 내부 리드를 통해 전송되는 신호의 지연시간의 불균일성이 예컨대, 복수의 고주파 신호가 동시에 외부 회로로부터 입력되는 경우라도 무시될 수 있다.
본 발명이 상기 설명한 바람직한 실시예에 한정되지 않으며, 첨부한 특허청구범위와 상기에서 설명한 본 발명의 본질을 벗어나지 않는 범위 내에서 여러 가지의 변형 및 수정이 가능하다는 것을 관련 기술 분야의 당업자는 충분히 이해할 수 있을 것이다. 예컨대, 리드 프레임의 내부 리드의 2 그룹의 대칭성은 내부 리드가 동일하거나 거의 동일한 길이를 가질 수 있으며 반드시 필요한 것은 아님은 명백하다.

Claims (21)

  1. 반도체 칩과의 전기적 접속을 위한 내부 리드들과, 각 내부 리드와 연결되어 반도체 장치가 장착되는 기판과의 전기적 접속을 위한 외부 리드들과, 인접하는 외부 리드들을 함께 연결하여 반도체 칩을 리드 프레임과 함께 봉합하여 반도체 장치를 형성할 때 봉합재가 상기 외부 리드 사이로 침투하는 것을 방지하는 댐바들을 구비하는 반도체 장치용 리드 프레임에 있어서,
    상기 내부 리드들은 반도체 칩의 전극 패드의 어레이의 중심선에 의해 분할되는 리드 프레임의 대향 영역에 위치하는 2개의 그룹으로 분할되고, 또한 제1단부와 제2단부를 가지며,
    반도체 칩과의 전기적 접속을 위한 상기 각 내부 리드의 제1단부는 반도체 칩의 전극 패드의 어레이를 따라 어레이상으로 배열되어, 전극 패드의 어레이 피치에 대응하는 어레이 피치를 가지며,
    외부 리드와의 연결을 위한 상기 각 내부 리드의 제2단부는 리드 프레임의 대향측에 어레이상으로 배열되어, 상기 제1단부의 어레이 피치보다 큰 어레이 피치를 가지며,
    상기 내부 리드들 중 적어도 일부는 상기 제1단부와 제2단부 사이의 길이가 서로 거의 동일한 것을 특징으로 하는 반도체 장치용 리드 프레임.
  2. 제1항에 있어서,
    상기 각 대향영역에서, 상기 내부 리드의 제1단부 및 제2단부의 어레이의 중심은 어레이 방향으로 서로 어긋나 있는 것을 특징으로 하는 반도체 장치용 리드 프레임.
  3. 제1항에 있어서,
    상기 각 대향영역에서, 상기 내부 리드의 제1단부의 어레이는 칩의 전극 패드의 어레이의 중심을 전극 패드의 어레이에 수직으로 교차하는 선에 의해 분할되는 2 영역 중 한 영역에 위치하고, 상기 내부 리드의 제2단부의 어레이는 상기 2 영역 중 다른 영역에 위치하는 것을 특징으로 하는 반도체 장치용 리드 프레임.
  4. 제1항에 있어서,
    상기 2 영역중 한 영역의 내부 리드 집합과 상기 2 영역 중 다른 영역의 내부 리드 집합은 상기 전극 패드의 어레이의 중심에 대하여 대칭으로 위치하는 것을 특징으로 하는 반도체 장치용 리드 프레임.
  5. 제2항에 있어서,
    상기 2 영역 중 한 영역의 내부 리드 집합과 상기 2 영역 중 다른 영역의 내부 리드 집합은 상기 전극 패드의 어레이의 중심에 대하여 대칭으로 위치하는 것을 특징으로 하는 반도체 장치용 리드 프레임.
  6. 제3항에 있어서,
    상기 2 영역 중 한 영역의 내부 리드 집합과 상기 2 영역 중 다른 영역의 내부 리드 집합은 상기 전극 패드의 어레이의 중심에 대하여 대칭으로 위치하는 것을 특징으로 하는 반도체 장치용 리드 프레임.
  7. 제1항에 있어서,
    상기 제1단부와 제2단부 사이의 길이가 서로 거의 동일하도록 배열된 상기 내부 리드들 중 일부는 신호 전송용 내부 리드인 것을 특징으로 하는 반도체 장치용 리드 프레임.
  8. 제2항에 있어서,
    상기 제1단부와 제2단부 사이의 길이가 서로 거의 동일하도록 배열된 상기 내부 리드들 중 일부는 신호 전송용 내부 리드인 것을 특징으로 하는 반도체 장치용 리드 프레임.
  9. 제3항에 있어서,
    상기 제1단부와 제2단부 사이의 길이가 서로 거의 동일하도록 배열된 상기 내부 리드들 중 일부는 신호 전송용 내부 리드인 것을 특징으로 하는 반도체 장치용 리드 프레임.
  10. 반도체 칩과, 리드 프레임과, 반도체 칩을 리드 프레임과 함께 봉합하는 몰딩재로 구성된 패키지를 구비하는 반도체 장치에 있어서,
    상기 리드 프레임은 제1항에 기재된 리드 프레임인 것을 특징으로 하는 반도체 장치.
  11. 반도체 칩과, 리드 프레임과, 반도체 칩을 리드 프레임과 함께 봉합하는 몰딩재로 구성된 패키지를 구비하는 반도체 장치에 있어서,
    상기 리드 프레임은 제2항에 기재된 리드 프레임인 것을 특징으로 하는 반도체 장치.
  12. 반도체 칩과, 리드 프레임과, 반도체 칩을 리드 프레임과 함께 봉합하는 몰딩재로 구성된 패키지를 구비하는 반도체 장치에 있어서,
    상기 리드 프레임은 제3항에 기재된 리드 프레임인 것을 특징으로 하는 반도체 장치.
  13. 반도체 칩과, 리드 프레임과, 반도체 칩을 리드 프레임과 함께 봉합하는 몰딩재로 구성된 패키지를 구비하는 반도체 장치에 있어서,
    상기 리드 프레임은 제4항에 기재된 리드 프레임인 것을 특징으로 하는 반도체 장치.
  14. 반도체 칩과, 리드 프레임과, 반도체 칩을 리드 프레임과 함께 봉합하는 몰딩재로 구성된 패키지를 구비하는 반도체 장치에 있어서,
    상기 리드 프레임은 제5항에 기재된 리드 프레임인 것을 특징으로 하는 반도체 장치.
  15. 반도체 칩과, 리드 프레임과, 반도체 칩을 리드 프레임과 함께 봉합하는 몰딩재로 구성된 패키지를 구비하는 반도체 장치에 있어서,
    상기 리드 프레임은 제6항에 기재된 리드 프레임인 것을 특징으로 하는 반도체 장치.
  16. 반도체 칩과, 리드 프레임과, 반도체 칩을 리드 프레임과 함께 봉합하는 몰딩재로 구성된 패키지를 구비하는 반도체 장치에 있어서,
    상기 리드 프레임은 제7항에 기재된 리드 프레임인 것을 특징으로 하는 반도체 장치.
  17. 반도체 칩과, 리드 프레임과, 반도체 칩을 리드 프레임과 함께 봉합하는 몰딩재로 구성된 패키지를 구비하는 반도체 장치에 있어서,
    상기 리드 프레임은 제8항에 기재된 리드 프레임인 것을 특징으로 하는 반도체 장치.
  18. 반도체 칩과, 리드 프레임과, 반도체 칩을 리드 프레임과 함께 봉합하는 몰딩재로 구성된 패키지를 구비하는 반도체 장치에 있어서,
    상기 리드 프레임은 제9항에 기재된 리드 프레임인 것을 특징으로 하는 반도체 장치.
  19. 반도체 칩과, 리드 프레임과, 반도체 칩을 리드 프레임과 함께 봉합하는 몰딩재로 구성된 패키지를 구비하는 반도체 장치에 있어서,
    상기 리드 프레임은 2개의 단위 리드 프레임의 복합체이며,
    상기 단위 리드 프레임은 제3항에 기재된 리드 프레임이고, 상기 단위 리드 프레임의 외부 리드가 상기 복합체의 각 측면에 어레이상으로 배열되도록 서로 결합된 것을 특징으로 하는 반도체 장치.
  20. 반도체 칩과, 리드 프레임과, 반도체 칩을 리드 프레임과 함께 봉합하는 몰딩재로 구성된 패키지를 구비하는 반도체 장치에 있어서,
    상기 리드 프레임은 2개의 단위 리드 프레임의 복합체이며,
    상기 단위 리드 프레임은 제6항에 기재된 리드 프레임이고, 상기 단위 리드 프레임의 외부 리드가 상기 복합체의 각 측면에 어레이상으로 배열되도록 서로 결합된 것을 특징으로 하는 반도체 장치.
  21. 반도체 칩과, 리드 프레임과, 반도체 칩을 리드 프레임과 함께 봉합하는 몰딩재로 구성된 패키지를 구비하는 반도체 장치에 있어서,
    상기 리드 프레임은 2개의 단위 리드 프레임의 복합체이며,
    상기 단위 리드 프레임은 제9항에 기재된 리드 프레임이고, 상기 단위 리드 프레임의 외부 리드가 상기 복합체의 각 측면에 어레이상로 배열되도록 서로 결합된 것을 특징으로 하는 반도체 장치.
KR1019990049516A 1998-11-12 1999-11-09 반도체 장치용 리드 프레임 및 이를 사용하는 반도체 장치 KR20000035352A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP32245498A JP4256502B2 (ja) 1998-11-12 1998-11-12 半導体装置用リードフレームと半導体装置
JP98-322454 1998-11-12

Publications (1)

Publication Number Publication Date
KR20000035352A true KR20000035352A (ko) 2000-06-26

Family

ID=18143847

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990049516A KR20000035352A (ko) 1998-11-12 1999-11-09 반도체 장치용 리드 프레임 및 이를 사용하는 반도체 장치

Country Status (3)

Country Link
US (1) US6534846B1 (ko)
JP (1) JP4256502B2 (ko)
KR (1) KR20000035352A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10126310B4 (de) * 2001-05-30 2006-05-18 Infineon Technologies Ag Leiterplattenvorrichtung, deren Verwendung und Halbleiterspeichervorrichtung
JP2003031755A (ja) * 2001-07-18 2003-01-31 Sumitomo Electric Ind Ltd 積層リードフレーム及び光通信モジュール並びにその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5851525A (ja) 1981-09-22 1983-03-26 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
EP0917198B1 (en) 1989-06-30 2003-05-07 Texas Instruments Incorporated Semiconductor device packaging process
US5233220A (en) 1989-06-30 1993-08-03 Texas Instruments Incorporated Balanced capacitance lead frame for integrated circuits and integrated circuit device with separate conductive layer
US5227232A (en) * 1991-01-23 1993-07-13 Lim Thiam B Conductive tape for semiconductor package, a lead frame without power buses for lead on chip package, and a semiconductor device with conductive tape power distribution
JPH0521695A (ja) * 1991-07-12 1993-01-29 Dainippon Printing Co Ltd リードフレーム、その製造方法及びそのリードフレームを用いた電子制御装置の製造方法
KR950005269B1 (ko) * 1992-07-29 1995-05-22 삼성전자주식회사 반도체 패키지 구조 및 제조방법
US5293065A (en) * 1992-08-27 1994-03-08 Texas Instruments, Incorporated Lead frame having an outlet with a larger cross sectional area than the inlet
JPH0714976A (ja) 1993-06-24 1995-01-17 Shinko Electric Ind Co Ltd リードフレーム及び半導体装置
US5369545A (en) * 1993-06-30 1994-11-29 Intel Corporation De-coupling capacitor on the top of the silicon die by eutectic flip bonding
US6002166A (en) * 1996-11-28 1999-12-14 Mitsubishi Denki Kabushiki Kaisha Semiconductor device

Also Published As

Publication number Publication date
US6534846B1 (en) 2003-03-18
JP2000150767A (ja) 2000-05-30
JP4256502B2 (ja) 2009-04-22

Similar Documents

Publication Publication Date Title
KR100592786B1 (ko) 면 실장형 반도체 패키지를 이용한 적층 패키지 및 그제조 방법
KR100186816B1 (ko) 반도체용 패키지
US6670701B2 (en) Semiconductor module and electronic component
USRE36077E (en) Method of manufacturing inversion type IC's and IC module using same
US6798071B2 (en) Semiconductor integrated circuit device
KR100484551B1 (ko) 반도체패키지본드포스트의배치및설계방법
KR19980070720A (ko) 반도체장치 및 그 제조방법
US20070035036A1 (en) Semiconductor device, laminated semiconductor device, and wiring substrate
US9198281B2 (en) Leadframe for semiconductor packages
US5327009A (en) Miniaturized integrated circuit package
US7332803B2 (en) Circuit device
KR20000035352A (ko) 반도체 장치용 리드 프레임 및 이를 사용하는 반도체 장치
US5811875A (en) Lead frames including extended tie-bars, and semiconductor chip packages using same
US20080073772A1 (en) Stacked semiconductor package and method of manufacturing the same
US20070029663A1 (en) Multilayered circuit substrate and semiconductor package structure using the same
JPH08213541A (ja) 半導体装置
JP3132478B2 (ja) 半導体装置およびその製造方法
JP2879787B2 (ja) 高密度表面実装用半導体パッケージ及び半導体実装基板
KR19990034731A (ko) 리드 온 칩형 리드 프레임과 그를 이용한 패키지
KR100779344B1 (ko) 반도체패키지
KR20010018965A (ko) 멀티 칩 패키지 실장 방법
KR0145769B1 (ko) 반도체 패키지 및 그 제조방법
KR200254415Y1 (ko) 반도체패키지
KR20030029681A (ko) 스택 패키지 및 그 제조 방법
JPH09107065A (ja) 半導体装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid