JP2904186B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2904186B2 JP2904186B2 JP9141860A JP14186097A JP2904186B2 JP 2904186 B2 JP2904186 B2 JP 2904186B2 JP 9141860 A JP9141860 A JP 9141860A JP 14186097 A JP14186097 A JP 14186097A JP 2904186 B2 JP2904186 B2 JP 2904186B2
- Authority
- JP
- Japan
- Prior art keywords
- impedance
- bonding
- lead
- case
- bonding wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0613—Square or rectangular array
- H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
- H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0614—Circular array, i.e. array with radial symmetry
- H01L2224/06144—Circular array, i.e. array with radial symmetry covering only portions of the surface to be connected
- H01L2224/06145—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
- H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
- H01L2224/06155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/1016—Shape being a cuboid
- H01L2924/10162—Shape being a cuboid with a square active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、マイクロプロセッ
サ、マイクロコントローラ、およびメモリなどの集積回
路を有する半導体装置に関し、特に半導体装置の信号伝
達特性の改善に関する。
サ、マイクロコントローラ、およびメモリなどの集積回
路を有する半導体装置に関し、特に半導体装置の信号伝
達特性の改善に関する。
【０００２】
【従来の技術】従来の半導体装置は通常図９に示す構造
を有している。図９は従来例の半導体装置の構造の一例
を示す模式的平面図であり、図中符号９１はパッケージ
ケース、９２はパッケージ端子、９３はケース内リー
ド、９４はボンディングワイヤ、９５はボンディングパ
ッド、９６は半導体チップ、９７はバッファである。
を有している。図９は従来例の半導体装置の構造の一例
を示す模式的平面図であり、図中符号９１はパッケージ
ケース、９２はパッケージ端子、９３はケース内リー
ド、９４はボンディングワイヤ、９５はボンディングパ
ッド、９６は半導体チップ、９７はバッファである。
【０００３】図９に見られるように、ケース内リード９
３は、辺の両端側ほど長くなっているため、辺の両端側
ほどケース内リード９３のインピーダンスは大きくな
る。ボンディングパッド９５は、半導体チップ９６の外
辺に揃えて直線状に配置されている。この状態でボンデ
ィングを行うと、両端に行く程ボンディングワイヤ９４
は長く、中程に行く程ボンディングワイヤ９４は短くな
る。即ち、辺の両端側ほど、ボンディングワイヤ９４の
インピーダンスは大きくなる。
３は、辺の両端側ほど長くなっているため、辺の両端側
ほどケース内リード９３のインピーダンスは大きくな
る。ボンディングパッド９５は、半導体チップ９６の外
辺に揃えて直線状に配置されている。この状態でボンデ
ィングを行うと、両端に行く程ボンディングワイヤ９４
は長く、中程に行く程ボンディングワイヤ９４は短くな
る。即ち、辺の両端側ほど、ボンディングワイヤ９４の
インピーダンスは大きくなる。
【０００４】このように従来の半導体装置ではバッファ
９７からパッケージ端子９２の先端までの信号伝達距離
がそれぞれのパッケージ端子ごとに異なっていた。信号
の伝送が低速の間は余り問題がなかったが、技術の進歩
に伴って複数のＧＨｚ以上の超高速信号の伝送が行われ
ると半導体装置内部での伝搬遅延差による問題が発生し
てきた。
９７からパッケージ端子９２の先端までの信号伝達距離
がそれぞれのパッケージ端子ごとに異なっていた。信号
の伝送が低速の間は余り問題がなかったが、技術の進歩
に伴って複数のＧＨｚ以上の超高速信号の伝送が行われ
ると半導体装置内部での伝搬遅延差による問題が発生し
てきた。
【０００５】例えば、ここに２５ＭＨｚ動作のマイクロ
プロセッサがある。このマイクロプロセッサには、アド
レスを示す出力信号が３２本存在する。このアドレス端
子の特性仕様は、最大ディレィが１９ｎｓ、最小ディレ
ィが３ｎｓである。このマイクロプロセッサでは、各ア
ドレス端子の出力ディレィは、２７本の端子では特性仕
様を満足しているのに、あとの５本については最大ディ
レイの特性仕様を満足できず、それぞれの実測値は２５
ｎｓ、２８ｎｓ、３０ｎｓ、２２ｎｓ、２０ｎｓという
様にそれぞれの値がバラバラであるとする。この時、こ
の特性仕様に未達な端子を特性仕様を満足する様に、出
力バッファの駆動能力を改善する場合、改善するバッフ
ァの出力インピーダンスが各々の端子で異り、さらに各
々の端子の最大ディレィの改善量が異るために、１つ１
つのバッファ駆動能力を１つずつシミュレーション等で
改善していかなければならない。これでは開発期間が長
期にわたってしまう。
プロセッサがある。このマイクロプロセッサには、アド
レスを示す出力信号が３２本存在する。このアドレス端
子の特性仕様は、最大ディレィが１９ｎｓ、最小ディレ
ィが３ｎｓである。このマイクロプロセッサでは、各ア
ドレス端子の出力ディレィは、２７本の端子では特性仕
様を満足しているのに、あとの５本については最大ディ
レイの特性仕様を満足できず、それぞれの実測値は２５
ｎｓ、２８ｎｓ、３０ｎｓ、２２ｎｓ、２０ｎｓという
様にそれぞれの値がバラバラであるとする。この時、こ
の特性仕様に未達な端子を特性仕様を満足する様に、出
力バッファの駆動能力を改善する場合、改善するバッフ
ァの出力インピーダンスが各々の端子で異り、さらに各
々の端子の最大ディレィの改善量が異るために、１つ１
つのバッファ駆動能力を１つずつシミュレーション等で
改善していかなければならない。これでは開発期間が長
期にわたってしまう。
【０００６】また、例えば、２５ＭＨｚで動作するマイ
クロプロセッサを１００ＭＨｚで動作させるとする。こ
の時、アドレス端子の特性仕様を最大ディレィが９ｎ
ｓ、最小ディレィが４ｎｓと設定したとする。この場
合、２５ＭＨｚ動作では１９−３＝１６ｎｓのマージン
があったのに対し、１００ＭＨｚ動作では９−４＝５ｎ
ｓとなり、２５ＭＨｚ動作に対しておよそ３倍の端子の
特性仕様の精度が必要であり、かつ３倍揃っていること
が要求される。各経路中のインピーダンスを低減させる
ことにより、アドレス端子のディレィは低減するけれど
も、揃えることができない。いままで前記条件で特性仕
様を満足していた信号も特性仕様未達になってしまう
し、それぞれの端子でディレィが揃ってない。これで
は、特性仕様を絞り込むことができず、マイクロプロセ
ッサの高速化が困難である。
クロプロセッサを１００ＭＨｚで動作させるとする。こ
の時、アドレス端子の特性仕様を最大ディレィが９ｎ
ｓ、最小ディレィが４ｎｓと設定したとする。この場
合、２５ＭＨｚ動作では１９−３＝１６ｎｓのマージン
があったのに対し、１００ＭＨｚ動作では９−４＝５ｎ
ｓとなり、２５ＭＨｚ動作に対しておよそ３倍の端子の
特性仕様の精度が必要であり、かつ３倍揃っていること
が要求される。各経路中のインピーダンスを低減させる
ことにより、アドレス端子のディレィは低減するけれど
も、揃えることができない。いままで前記条件で特性仕
様を満足していた信号も特性仕様未達になってしまう
し、それぞれの端子でディレィが揃ってない。これで
は、特性仕様を絞り込むことができず、マイクロプロセ
ッサの高速化が困難である。
【０００７】これに対して従来から半導体装置における
信号伝達特性の改善が試みられており、例えば、特開平
１−２６１８３７号公報で開示された技術では、集積回
路を有する半導体装置における、インダクタンス等の寄
生素子の低減が目的とされている。図１０は、特開平１
−２６１８３７号公報で開示の半導体装置の一例を示す
模式的平面図であり、図中符号１０１はパッケージケー
ス、１０２はパッケージ端子、１０３はケース内リー
ド、１０４はボンディングワイヤ、１０５はボンディン
グパッド、１０６は半導体チップである。
信号伝達特性の改善が試みられており、例えば、特開平
１−２６１８３７号公報で開示された技術では、集積回
路を有する半導体装置における、インダクタンス等の寄
生素子の低減が目的とされている。図１０は、特開平１
−２６１８３７号公報で開示の半導体装置の一例を示す
模式的平面図であり、図中符号１０１はパッケージケー
ス、１０２はパッケージ端子、１０３はケース内リー
ド、１０４はボンディングワイヤ、１０５はボンディン
グパッド、１０６は半導体チップである。
【０００８】パッケージケース１０１は、外縁に複数の
パッケージ端子１０２を持ち、パッケージ端子１０２か
らケース内リード１０３への経路はマイクロストリツプ
ライン構造を持つ。パッケージケース１０１の表面内側
には、パッケージ端子１０２と接続するケース内リード
１０３が同一円周上に配置されている。半導体チップ１
０４の外形は正八角形となっており、そのボンディング
パッド１０５も同一円周上に配置されている。ボンディ
ングパッド１０５は、ボンディングワイヤ１０４を介し
て、パッケージケース１０１のケース内リード１０３に
電気的に接続されている。即ち正八角形の半導体チップ
１０６上に同心円上に配置されたボンディングパッド１
０５と、パッケージケース１０１上に同心円上に配置さ
れたリード１０３との間は最短かつ均一長のボンディン
グワイヤ１０４で接続されることになる。
パッケージ端子１０２を持ち、パッケージ端子１０２か
らケース内リード１０３への経路はマイクロストリツプ
ライン構造を持つ。パッケージケース１０１の表面内側
には、パッケージ端子１０２と接続するケース内リード
１０３が同一円周上に配置されている。半導体チップ１
０４の外形は正八角形となっており、そのボンディング
パッド１０５も同一円周上に配置されている。ボンディ
ングパッド１０５は、ボンディングワイヤ１０４を介し
て、パッケージケース１０１のケース内リード１０３に
電気的に接続されている。即ち正八角形の半導体チップ
１０６上に同心円上に配置されたボンディングパッド１
０５と、パッケージケース１０１上に同心円上に配置さ
れたリード１０３との間は最短かつ均一長のボンディン
グワイヤ１０４で接続されることになる。
【０００９】また、特開平４−１８８７３８号公報に
は、インダクタンス等の寄生素子を低減した、超高速か
つ信頼性の高い半導体装置が開示されている。図１１
は、特開平４−１８８７３８号公報で開示の半導体装置
の一例を示す模式的平面図であり、図中符号１１１はパ
ッケージケース、１１２はパッケージ端子、１１３はケ
ース内リード、１１４はボンディングワイヤ、１１５、
１１７はボンディングパッド、１１６は半導体チップで
ある。
は、インダクタンス等の寄生素子を低減した、超高速か
つ信頼性の高い半導体装置が開示されている。図１１
は、特開平４−１８８７３８号公報で開示の半導体装置
の一例を示す模式的平面図であり、図中符号１１１はパ
ッケージケース、１１２はパッケージ端子、１１３はケ
ース内リード、１１４はボンディングワイヤ、１１５、
１１７はボンディングパッド、１１６は半導体チップで
ある。
【００１０】パッケージケース１１１は、全体の形状が
丸型である。該パッケージケース１１１表面内側には、
半導体チップ１１６との間を結ぶボンディングワイヤ１
１４を結線するためのパッケージケース１１１自身のボ
ンディングパッド１１７が、半導体チップ１１６を取り
巻くように配置されている。このボンディングパッド１
１７は同心円上に配置されている。半導体チップ１１６
は、全体の外形は四角形であるが、ボンディングワイヤ
１１４を結線するために半導体チップ１１６上に設けら
れたボンディングパッド１１５は同心円上に配置されて
いる。ここで、半導体チップ１１６のボンディングパツ
ド１１５の形成する同心円の中心と、パッケージケース
１１１上のボンディングパッド１１７の形成する同心円
の中心とが中心点１１８と一致する様に配置されてい
る。この構造によって半導体チップ１１６のボンディン
グパッド１１５とケース内リード１１３のボンディング
パッド１１７との間隔は均等となり、かつ短縮できるこ
とによって伝送路の長さによる遅延を減少させ、かつ寄
生インダクタンスを減少させることができる。
丸型である。該パッケージケース１１１表面内側には、
半導体チップ１１６との間を結ぶボンディングワイヤ１
１４を結線するためのパッケージケース１１１自身のボ
ンディングパッド１１７が、半導体チップ１１６を取り
巻くように配置されている。このボンディングパッド１
１７は同心円上に配置されている。半導体チップ１１６
は、全体の外形は四角形であるが、ボンディングワイヤ
１１４を結線するために半導体チップ１１６上に設けら
れたボンディングパッド１１５は同心円上に配置されて
いる。ここで、半導体チップ１１６のボンディングパツ
ド１１５の形成する同心円の中心と、パッケージケース
１１１上のボンディングパッド１１７の形成する同心円
の中心とが中心点１１８と一致する様に配置されてい
る。この構造によって半導体チップ１１６のボンディン
グパッド１１５とケース内リード１１３のボンディング
パッド１１７との間隔は均等となり、かつ短縮できるこ
とによって伝送路の長さによる遅延を減少させ、かつ寄
生インダクタンスを減少させることができる。
【００１１】
【発明が解決しようとする課題】従来の改善例の第一の
問題点は、加工が複雑になり製造コストが上昇したり、
形状が特殊となり汎用性が低下することである。特開平
１−２６１８３７号公報に示される構造では半導体チッ
プを八角形に加工するための困難で複雑な工程が必要と
なり、インピーダンスを整合させるためのリードのマイ
クロストリップライン構造も精密で複雑な加工が必要で
ある。特開平４−１８８７３８号公報に示される構造で
はパッケージケースの形状とパッケージ端子の配置が特
殊であり汎用的にこの構造を適用するには問題がある。
問題点は、加工が複雑になり製造コストが上昇したり、
形状が特殊となり汎用性が低下することである。特開平
１−２６１８３７号公報に示される構造では半導体チッ
プを八角形に加工するための困難で複雑な工程が必要と
なり、インピーダンスを整合させるためのリードのマイ
クロストリップライン構造も精密で複雑な加工が必要で
ある。特開平４−１８８７３８号公報に示される構造で
はパッケージケースの形状とパッケージ端子の配置が特
殊であり汎用的にこの構造を適用するには問題がある。
【００１２】第二の問題点は、半導体装置内部での伝搬
遅延差の改善のための主な対策が伝送遅延を揃えること
ではなく、インピーダンスとインダクタンスの低減にあ
ることであり、そのために第一の問題点のような構造を
必要としたことである。
遅延差の改善のための主な対策が伝送遅延を揃えること
ではなく、インピーダンスとインダクタンスの低減にあ
ることであり、そのために第一の問題点のような構造を
必要としたことである。
【００１３】本発明の目的は、パッケージ端子の外部配
線との接続点から半導体チップのバッファに至る回路の
信号伝達特性を揃えた半導体装置を提供することにあ
り、特に、ボンデイングワイヤのインビーダンス、リー
ドのインピーダンス、および、バッファからパッドまで
のインピーダンスを加えた、合成インピーダンスが一定
となった半導体装置を提供することにある。
線との接続点から半導体チップのバッファに至る回路の
信号伝達特性を揃えた半導体装置を提供することにあ
り、特に、ボンデイングワイヤのインビーダンス、リー
ドのインピーダンス、および、バッファからパッドまで
のインピーダンスを加えた、合成インピーダンスが一定
となった半導体装置を提供することにある。
【００１４】
【課題を解決するための手段】本発明の半導体装置は、
外部に出力するための複数のバッファとバッファに接続
する複数のボンディングパッドとを有する集積回路の形
成された半導体チップ、外部配線と接続するための複数
のリード、リードの一端とボンディングパッドとを接続
する複数のボンディングワイヤ、および半導体チップと
リードとボンディングワイヤとを収容するパッケージケ
ースとから構成される半導体装置において、ボンディン
グワイヤの回路のインピーダンスと、ボンディングワイ
ヤの接続部と外部配線との接続部を結ぶリードの回路の
インピーダンスと、バッファとボンディングパッドとを
結ぶ配線のインピーダンスとの、少なくとも一つ以上の
回路のインピーダンスが調整されて、バッファからリー
ドの外部配線との接続部までの回路の合成インピーダン
スが所望の値に調整されている。
外部に出力するための複数のバッファとバッファに接続
する複数のボンディングパッドとを有する集積回路の形
成された半導体チップ、外部配線と接続するための複数
のリード、リードの一端とボンディングパッドとを接続
する複数のボンディングワイヤ、および半導体チップと
リードとボンディングワイヤとを収容するパッケージケ
ースとから構成される半導体装置において、ボンディン
グワイヤの回路のインピーダンスと、ボンディングワイ
ヤの接続部と外部配線との接続部を結ぶリードの回路の
インピーダンスと、バッファとボンディングパッドとを
結ぶ配線のインピーダンスとの、少なくとも一つ以上の
回路のインピーダンスが調整されて、バッファからリー
ドの外部配線との接続部までの回路の合成インピーダン
スが所望の値に調整されている。
【００１５】バッファからリードの外部配線との接続部
までの回路の合成インピーダンスの値が、所定の複数の
バッファからリードの外部配線との接続部までの回路に
ついて同一に近い値であることが好ましい。
までの回路の合成インピーダンスの値が、所定の複数の
バッファからリードの外部配線との接続部までの回路に
ついて同一に近い値であることが好ましい。
【００１６】また、ボンディングワイヤの回路のインピ
ーダンスの調整が、ボンディングワイヤの長さおよび本
数の少なくともいずれか一方の調整により行われてもよ
く、ボンディングワイヤの接続部と外部配線との接続部
とを結ぶリードの回路のインピーダンスの調整が、リー
ドの形状および本数の少なくともいずれか一方の調整に
より行われてもよく、バッファとボンディングパッドと
を結ぶ配線のインピーダンスの調整が、バッファとボン
ディングパッドとを結ぶ配線の長さおよび形状の少なく
ともいずれか一方の調整により行われてもよい。
ーダンスの調整が、ボンディングワイヤの長さおよび本
数の少なくともいずれか一方の調整により行われてもよ
く、ボンディングワイヤの接続部と外部配線との接続部
とを結ぶリードの回路のインピーダンスの調整が、リー
ドの形状および本数の少なくともいずれか一方の調整に
より行われてもよく、バッファとボンディングパッドと
を結ぶ配線のインピーダンスの調整が、バッファとボン
ディングパッドとを結ぶ配線の長さおよび形状の少なく
ともいずれか一方の調整により行われてもよい。
【００１７】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。本発明の半導体装置は特殊
なパッケージ形状やリードのパッケージ端子の外部配線
との接続部の特殊な配置を用いることなく、集積回路が
搭載された半導体チップのバッファからリードのパッケ
ージ端子の外部配線との接続部までの回路の合成インピ
ーダンスを調整し、所定の複数のバッファからリードの
パッケージ端子の外部配線との接続部までの回路の合成
インピーダンスを同一に近い値に揃えることに特徴があ
る。
て図面を参照して説明する。本発明の半導体装置は特殊
なパッケージ形状やリードのパッケージ端子の外部配線
との接続部の特殊な配置を用いることなく、集積回路が
搭載された半導体チップのバッファからリードのパッケ
ージ端子の外部配線との接続部までの回路の合成インピ
ーダンスを調整し、所定の複数のバッファからリードの
パッケージ端子の外部配線との接続部までの回路の合成
インピーダンスを同一に近い値に揃えることに特徴があ
る。
【００１８】合成インピーダンスは、ボンディングワイ
ヤの回路のインピーダンスと、ボンディングワイヤの接
続部と外部配線との接続部を結ぶリードの回路のインピ
ーダンスと、バッファとボンディングパッドとを結ぶ配
線のインピーダンスと、ボンディングパッドとボンディ
ングワイヤとの接合部のインピーダンスと、ボンディン
グワイヤとケース内リードとの接合部のインピーダンス
とが合成されて生成される。
ヤの回路のインピーダンスと、ボンディングワイヤの接
続部と外部配線との接続部を結ぶリードの回路のインピ
ーダンスと、バッファとボンディングパッドとを結ぶ配
線のインピーダンスと、ボンディングパッドとボンディ
ングワイヤとの接合部のインピーダンスと、ボンディン
グワイヤとケース内リードとの接合部のインピーダンス
とが合成されて生成される。
【００１９】ボンディングパッドとボンディングワイヤ
との接合部のインピーダンスと、ボンディングワイヤと
ケース内リードとの接合部のインピーダンスとは、同一
の半導体装置における各接合部が、材料の同じ組合わせ
により構成されるので同一に近いインピーダンスとなる
ので、残りのボンディングワイヤの回路のインピーダン
スと、ボンディングワイヤの接続部と外部配線との接続
部を結ぶリードの回路のインピーダンスと、バッファと
ボンディングパッドとを結ぶ配線のインピーダンスとの
それぞれのインピーダンスが調整できれば合成インピー
ダンスが調整できる。
との接合部のインピーダンスと、ボンディングワイヤと
ケース内リードとの接合部のインピーダンスとは、同一
の半導体装置における各接合部が、材料の同じ組合わせ
により構成されるので同一に近いインピーダンスとなる
ので、残りのボンディングワイヤの回路のインピーダン
スと、ボンディングワイヤの接続部と外部配線との接続
部を結ぶリードの回路のインピーダンスと、バッファと
ボンディングパッドとを結ぶ配線のインピーダンスとの
それぞれのインピーダンスが調整できれば合成インピー
ダンスが調整できる。
【００２０】全体が最も望ましい半導体装置内回路の配
置となるように、それぞれのボンディングパッドとケー
ス内リードの接続部との位置関係、回路のボンデイング
ワイヤの本数や形状、リードの本数や形状、およびバッ
ファとボンディングパッドとを結ぶ配線の本数や形状の
少なくとも一つ以上が調整されて組み合わせられること
によって、所望の複数のパッケージ端子の回路のインピ
ーダンスが同一に近い値で合理的な設計の半導体装置を
形成することができる。
置となるように、それぞれのボンディングパッドとケー
ス内リードの接続部との位置関係、回路のボンデイング
ワイヤの本数や形状、リードの本数や形状、およびバッ
ファとボンディングパッドとを結ぶ配線の本数や形状の
少なくとも一つ以上が調整されて組み合わせられること
によって、所望の複数のパッケージ端子の回路のインピ
ーダンスが同一に近い値で合理的な設計の半導体装置を
形成することができる。
【００２１】従って以下にボンディングパッドとケース
内リードの接続部との位置関係、回路のボンデイングワ
イヤの本数や形状、リードの本数や形状、およびバッフ
ァとボンディングパッドとを結ぶ配線の本数や形状のそ
れぞれについて調整の方法を詳細に説明する。
内リードの接続部との位置関係、回路のボンデイングワ
イヤの本数や形状、リードの本数や形状、およびバッフ
ァとボンディングパッドとを結ぶ配線の本数や形状のそ
れぞれについて調整の方法を詳細に説明する。
【００２２】まず、ボンディングパッドとケース内リー
ドの接続部との位置関係、回路のボンデイングワイヤの
本数や形状について説明する。ボンディングワイヤは通
常同一断面のワイヤが使用されるので、ボンディングワ
イヤの形状はボンディングワイヤの長さによって規定さ
れ、ボンディングワイヤが類似の状態でボンディングさ
れる場合には、ボンディングワイヤの長さはボンディン
グパッドとケース内リードの接続部との位置関係により
決定する。
ドの接続部との位置関係、回路のボンデイングワイヤの
本数や形状について説明する。ボンディングワイヤは通
常同一断面のワイヤが使用されるので、ボンディングワ
イヤの形状はボンディングワイヤの長さによって規定さ
れ、ボンディングワイヤが類似の状態でボンディングさ
れる場合には、ボンディングワイヤの長さはボンディン
グパッドとケース内リードの接続部との位置関係により
決定する。
【００２３】ボンディングパッドとケース内リードの接
続部との位置関係の調整方法について第１および第２の
実施例によって説明する。図１は本発明の実施の形態の
第１の実施例による半導体装置の模式的平面図であり、
図中符号１１はパッケージケース、１２はパッケージ端
子、１３はケース内リード、１４はボンディングワイ
ヤ、１５はボンディングパッド、１６は半導体チップ、
１７は出力バッファ、１８は入力バッファである。
続部との位置関係の調整方法について第１および第２の
実施例によって説明する。図１は本発明の実施の形態の
第１の実施例による半導体装置の模式的平面図であり、
図中符号１１はパッケージケース、１２はパッケージ端
子、１３はケース内リード、１４はボンディングワイ
ヤ、１５はボンディングパッド、１６は半導体チップ、
１７は出力バッファ、１８は入力バッファである。
【００２４】パッケージケース１１には、半導体チップ
１６の信号を外部配線に引き出すためのパッケージ端子
１２がその四辺に配設されている。ケース内リード１３
とボンディングパッド１５はボンディングワイヤ１４に
よって電気的に接続されている。集積回路の出力端子に
は出力バッファ１７が、入力端子には入力バッファ１８
が、入出力端子には入出力バッファ（不図示）が設けら
れ、ボンディングパッド１５にそれぞれ配線で接続され
ている。
１６の信号を外部配線に引き出すためのパッケージ端子
１２がその四辺に配設されている。ケース内リード１３
とボンディングパッド１５はボンディングワイヤ１４に
よって電気的に接続されている。集積回路の出力端子に
は出力バッファ１７が、入力端子には入力バッファ１８
が、入出力端子には入出力バッファ（不図示）が設けら
れ、ボンディングパッド１５にそれぞれ配線で接続され
ている。
【００２５】ここでパッケージケース１１より露出して
いるパッケージ端子１２の長さは等しく、各々の端子の
間隔は等しい。ケース内リード１３は、ボンディングさ
れる側では全て等間隔に配置され、ボンディングワイヤ
１４の接続される部分は一列に配置されている。
いるパッケージ端子１２の長さは等しく、各々の端子の
間隔は等しい。ケース内リード１３は、ボンディングさ
れる側では全て等間隔に配置され、ボンディングワイヤ
１４の接続される部分は一列に配置されている。
【００２６】まずボンディングワイヤ１４のインピーダ
ンスを揃える方法について説明する。図９の従来例では
ボンデイングパッドは一列に直線上に配置されていた
が、この配置でボンディングを行うと、両端に行く程ボ
ンディングワイヤは長く、中程に行く程ボンディングワ
イヤは短くなる。即ち、外辺の両端側ほど、ボンディン
グワイヤのインピーダンスは大きくなる。図１に示す本
実施例では、一番長いボンディングワイヤ１４のインピ
ーダンスを基準として、インピーダンスが同一となるよ
うボンディングワイヤ１４の長さが調節されている。即
ち各ボンディングワイヤ１４に対してケース内リード１
３との接続部とボンディングパッド１５との距離が等し
くなるように、中程に行く程ボンディングパッド１５の
位置が半導体チップ１６の中央側に向かってずらされて
いる。これによってボンディングワイヤ１４のインピー
ダンスを揃えることができる。
ンスを揃える方法について説明する。図９の従来例では
ボンデイングパッドは一列に直線上に配置されていた
が、この配置でボンディングを行うと、両端に行く程ボ
ンディングワイヤは長く、中程に行く程ボンディングワ
イヤは短くなる。即ち、外辺の両端側ほど、ボンディン
グワイヤのインピーダンスは大きくなる。図１に示す本
実施例では、一番長いボンディングワイヤ１４のインピ
ーダンスを基準として、インピーダンスが同一となるよ
うボンディングワイヤ１４の長さが調節されている。即
ち各ボンディングワイヤ１４に対してケース内リード１
３との接続部とボンディングパッド１５との距離が等し
くなるように、中程に行く程ボンディングパッド１５の
位置が半導体チップ１６の中央側に向かってずらされて
いる。これによってボンディングワイヤ１４のインピー
ダンスを揃えることができる。
【００２７】しかし、図１の配置では、ケース内リード
１３の長さが両端に行くにしたがって長くなっており、
従ってケース内リード１３によるインピーダンスは両端
に行くほど大きくなっている。バッファ１７、１８を設
計するときに、端子毎にインピーダンスを揃えているた
め、出力バッファ１７、入力バッファ１８とボンディン
グパッド１５との間のインピーダンスが揃っているとす
ると、中央に行くに従って少なくなるケース内リード１
３のインピーダンスを補償するように、ボンデイングワ
イヤ１４の長さが中央に行くに従って長くなるようにボ
ンディングパッド１５の位置をさらに半導体チップ１６
の中央側に向かってずらすことによって、パッケージ端
子１２から入力バッファ１７、出力バッファ１８に至る
回路に存在する合成インピーダンスを、各々のパッケー
ジ端子１２について揃えることができ、信号伝達特性が
揃った半導体装置を提供することができる。
１３の長さが両端に行くにしたがって長くなっており、
従ってケース内リード１３によるインピーダンスは両端
に行くほど大きくなっている。バッファ１７、１８を設
計するときに、端子毎にインピーダンスを揃えているた
め、出力バッファ１７、入力バッファ１８とボンディン
グパッド１５との間のインピーダンスが揃っているとす
ると、中央に行くに従って少なくなるケース内リード１
３のインピーダンスを補償するように、ボンデイングワ
イヤ１４の長さが中央に行くに従って長くなるようにボ
ンディングパッド１５の位置をさらに半導体チップ１６
の中央側に向かってずらすことによって、パッケージ端
子１２から入力バッファ１７、出力バッファ１８に至る
回路に存在する合成インピーダンスを、各々のパッケー
ジ端子１２について揃えることができ、信号伝達特性が
揃った半導体装置を提供することができる。
【００２８】次に、第２の実施例について図２を参照し
て説明する。図２は本発明の実施の形態の第２の実施例
による半導体装置の模式的平面図であり、図中符号２１
はパッケージケース、２２はパッケージ端子、２３はケ
ース内リード、２４はボンディングワイヤ、２５はボン
ディングパッド、２６は半導体チップ、２７は出力バッ
ファ、２８は入力バッファである。
て説明する。図２は本発明の実施の形態の第２の実施例
による半導体装置の模式的平面図であり、図中符号２１
はパッケージケース、２２はパッケージ端子、２３はケ
ース内リード、２４はボンディングワイヤ、２５はボン
ディングパッド、２６は半導体チップ、２７は出力バッ
ファ、２８は入力バッファである。
【００２９】図２の第２の実施例について説明する。ボ
ンディングパッド２５は、従来例の図９と同様に半導体
チップ２５の辺に揃えて直線状に配置されている。この
状態で図９と同様のケース内リードの位置にボンディン
グを行うと、両端に行く程ボンディングワイヤ２４は長
く、中程に行く程ボンディングワイヤ２４は短くなる。
即ち、辺の両端側ほど、ボンディングワイヤ２４のイン
ピーダンスは大きくなる。
ンディングパッド２５は、従来例の図９と同様に半導体
チップ２５の辺に揃えて直線状に配置されている。この
状態で図９と同様のケース内リードの位置にボンディン
グを行うと、両端に行く程ボンディングワイヤ２４は長
く、中程に行く程ボンディングワイヤ２４は短くなる。
即ち、辺の両端側ほど、ボンディングワイヤ２４のイン
ピーダンスは大きくなる。
【００３０】まずボンディングワイヤのインピーダンス
を揃える方法について説明する。一番長い両端のボンデ
ィングワイヤ２４のインピーダンスを基準として、ボン
ディングワイヤ２４の長さを調節すると、中程のボンデ
ィングワイヤ２４の長さが余ってしまう。このボンディ
ングワイヤ４の長さが余った分、ケース内リード２３の
形状を半導体チップ２６の外側へ向かってずらした形で
短縮する。こうして決まった半導体チップ２６に対する
ケース内リード２３の接続位置に対してボンディングを
行うことで、ボンディングワイヤ２４のインピーダンス
を揃えることができる。
を揃える方法について説明する。一番長い両端のボンデ
ィングワイヤ２４のインピーダンスを基準として、ボン
ディングワイヤ２４の長さを調節すると、中程のボンデ
ィングワイヤ２４の長さが余ってしまう。このボンディ
ングワイヤ４の長さが余った分、ケース内リード２３の
形状を半導体チップ２６の外側へ向かってずらした形で
短縮する。こうして決まった半導体チップ２６に対する
ケース内リード２３の接続位置に対してボンディングを
行うことで、ボンディングワイヤ２４のインピーダンス
を揃えることができる。
【００３１】図２の配置では、ケース内リード２３の長
さが両端に行くにしたがって長くなっており、従ってケ
ース内リード２３によるインピーダンスは両端に行くほ
ど大きくなっている。バッファ２７、２８を設計すると
きに、端子毎にインピーダンスを揃えているため、出力
バッファ２７、入力バッファ２８とボンディングパッド
２５との間のインピーダンスが揃っているとすると、中
央に行くに従って少なくなるケース内リード１３のイン
ピーダンスを補償するように、ボンデイングワイヤ２４
の長さが中央に行くに従って長くなるようにケース内リ
ード２３の接続点の位置をさらに外側に向かってずらす
ことによって、パッケージ端子２２から入力バッファ２
７、出力バッファ２８に至る回路に存在する合成インピ
ーダンスを、各々のパッケージ端子について揃えること
ができ、信号伝達特性が揃った半導体装置を提供するこ
とができる。ただし、ケース内リード２３との接続位置
を外側に向かってずらすと、その分ケース内リード２３
のインピーダンスが減少するので、ボンディングワイヤ
２４のインピーダンスの増加とケース内リード２３のイ
ンピーダンスの減少とのバランスを考慮して接続位置を
決定する必要がある。
さが両端に行くにしたがって長くなっており、従ってケ
ース内リード２３によるインピーダンスは両端に行くほ
ど大きくなっている。バッファ２７、２８を設計すると
きに、端子毎にインピーダンスを揃えているため、出力
バッファ２７、入力バッファ２８とボンディングパッド
２５との間のインピーダンスが揃っているとすると、中
央に行くに従って少なくなるケース内リード１３のイン
ピーダンスを補償するように、ボンデイングワイヤ２４
の長さが中央に行くに従って長くなるようにケース内リ
ード２３の接続点の位置をさらに外側に向かってずらす
ことによって、パッケージ端子２２から入力バッファ２
７、出力バッファ２８に至る回路に存在する合成インピ
ーダンスを、各々のパッケージ端子について揃えること
ができ、信号伝達特性が揃った半導体装置を提供するこ
とができる。ただし、ケース内リード２３との接続位置
を外側に向かってずらすと、その分ケース内リード２３
のインピーダンスが減少するので、ボンディングワイヤ
２４のインピーダンスの増加とケース内リード２３のイ
ンピーダンスの減少とのバランスを考慮して接続位置を
決定する必要がある。
【００３２】以上の説明ではケース内リード２３の長さ
を調整することとしたが、ケース内リード２３の長さは
そのままでボンディングワイヤ２４との接続位置のみ調
整してもかまわない。
を調整することとしたが、ケース内リード２３の長さは
そのままでボンディングワイヤ２４との接続位置のみ調
整してもかまわない。
【００３３】次にボンディングワイヤの本数と形状によ
るインピーダンスの調整法について、第３および第４の
実施例により説明する。
るインピーダンスの調整法について、第３および第４の
実施例により説明する。
【００３４】まず、本発明の実施の形態の第３の実施例
について図３を参照して説明する。図３は本発明の実施
の形態の第３の実施例による半導体装置の外部接続回路
の模式的平面図であり、図中符号３１はパッケージケー
ス、３２はパッケージ端子、３３はケース内リード、３
４ａは第１のボンディングワイヤ、３４ｂは第２のボン
ディングワイヤ、３５はボンディングパッド、３６は半
導体チップ、３７はバッファ、３９は配線である。
について図３を参照して説明する。図３は本発明の実施
の形態の第３の実施例による半導体装置の外部接続回路
の模式的平面図であり、図中符号３１はパッケージケー
ス、３２はパッケージ端子、３３はケース内リード、３
４ａは第１のボンディングワイヤ、３４ｂは第２のボン
ディングワイヤ、３５はボンディングパッド、３６は半
導体チップ、３７はバッファ、３９は配線である。
【００３５】上述の第１と第２の実施例では一つのボン
ディングパッドと一つのケース内リードとを１本のボン
ディングワイヤで接続する形態について説明したが、図
３に示すように一部の端子についてボンディングワイヤ
を２本にすることで、合成インピーダンスを他の端子と
揃えることも可能である。
ディングパッドと一つのケース内リードとを１本のボン
ディングワイヤで接続する形態について説明したが、図
３に示すように一部の端子についてボンディングワイヤ
を２本にすることで、合成インピーダンスを他の端子と
揃えることも可能である。
【００３６】図３は合成インピーダンスをボンディング
ワイヤの本数によって揃えた例である。ここではパッケ
ージ端子３２、ケース内リード３３、ボンディングパッ
ド３５、バッファ３７、配線３９のそれぞれについて、
他の端子と同じ形状材質のものが使われているものとす
る。また第１のボンディングワイヤ３４ａと第２のボン
ディングワイヤ３４ｂとは同一材料同一断面形状であ
る。ただし第２のボンディングワイヤ３４ｂが接続され
るボンディングパッド３５とケース内リード３３の接続
点との距離は、第１のボンディングワイヤ３４ａのそれ
と比べて２倍である。従ってこのまま一本のボンディン
グワイヤでボンディングすると、第２のボンディングワ
イヤの長さが第１のボンディングワイヤの２倍となりイ
ンピーダンスも２倍となり、パッケージ端子３２ごとの
合成インピーダンスに差を生ずる。
ワイヤの本数によって揃えた例である。ここではパッケ
ージ端子３２、ケース内リード３３、ボンディングパッ
ド３５、バッファ３７、配線３９のそれぞれについて、
他の端子と同じ形状材質のものが使われているものとす
る。また第１のボンディングワイヤ３４ａと第２のボン
ディングワイヤ３４ｂとは同一材料同一断面形状であ
る。ただし第２のボンディングワイヤ３４ｂが接続され
るボンディングパッド３５とケース内リード３３の接続
点との距離は、第１のボンディングワイヤ３４ａのそれ
と比べて２倍である。従ってこのまま一本のボンディン
グワイヤでボンディングすると、第２のボンディングワ
イヤの長さが第１のボンディングワイヤの２倍となりイ
ンピーダンスも２倍となり、パッケージ端子３２ごとの
合成インピーダンスに差を生ずる。
【００３７】ここで、図３の第２のボンディングワイヤ
３４ｂのように、２本でボンディングすることで、イン
ピーダンスは１／２となり、各端子のそれぞれの合成イ
ンピーダンスは揃うことになる。
３４ｂのように、２本でボンディングすることで、イン
ピーダンスは１／２となり、各端子のそれぞれの合成イ
ンピーダンスは揃うことになる。
【００３８】次に本発明の実施の形態の第４の実施例に
ついて図４を参照して説明する。図４は本発明の実施の
形態の第４の実施例による半導体装置の外部接続回路の
模式的平面図であり、図中符号４１はパッケージケー
ス、４２はパッケージ端子、４３はケース内リード、４
４ａは第１のボンディングワイヤ、４４ｂは第２のボン
ディングワイヤ、４５はボンディングパッド、４６は半
導体チップ、４７はバッファ、４９は配線である。
ついて図４を参照して説明する。図４は本発明の実施の
形態の第４の実施例による半導体装置の外部接続回路の
模式的平面図であり、図中符号４１はパッケージケー
ス、４２はパッケージ端子、４３はケース内リード、４
４ａは第１のボンディングワイヤ、４４ｂは第２のボン
ディングワイヤ、４５はボンディングパッド、４６は半
導体チップ、４７はバッファ、４９は配線である。
【００３９】図４は合成インピーダンスをボンディング
ワイヤの形状によって揃えた例である。ここではパッケ
ージ端子４２、ケース内リード４３、ボンディングパッ
ド４５、バッファ４７、配線４９のそれぞれについて、
他の端子と同じ形状材質のものが使われているものとす
る。また第１のボンディングワイヤ４４ａと第２のボン
ディングワイヤ４４ｂとは同一材料同一断面形状であ
る。ただし第２のボンディングワイヤ４４ｂが接続され
るボンディングパッド４５とケース内リード４３の接続
点との距離は、第１のボンディングワイヤ４４ａが接続
されている図の上下の列の同じ距離と比べて１／２であ
る。従ってこのままボンディングワイヤで直線状にボン
ディングすると、第２のボンディングワイヤ４４ｂの長
さが第１のボンディングワイヤ４４ａの１／２となりイ
ンピーダンスも１／２となり、パッケージ端子４２ごと
の合成インピーダンスに差を生ずる。
ワイヤの形状によって揃えた例である。ここではパッケ
ージ端子４２、ケース内リード４３、ボンディングパッ
ド４５、バッファ４７、配線４９のそれぞれについて、
他の端子と同じ形状材質のものが使われているものとす
る。また第１のボンディングワイヤ４４ａと第２のボン
ディングワイヤ４４ｂとは同一材料同一断面形状であ
る。ただし第２のボンディングワイヤ４４ｂが接続され
るボンディングパッド４５とケース内リード４３の接続
点との距離は、第１のボンディングワイヤ４４ａが接続
されている図の上下の列の同じ距離と比べて１／２であ
る。従ってこのままボンディングワイヤで直線状にボン
ディングすると、第２のボンディングワイヤ４４ｂの長
さが第１のボンディングワイヤ４４ａの１／２となりイ
ンピーダンスも１／２となり、パッケージ端子４２ごと
の合成インピーダンスに差を生ずる。
【００４０】ここで、第１のボンディングワイヤ４４ａ
と同じ長さの第２のボンディングワイヤ４４ｂを図４の
ように、波型になるようにボンディングマシンを設定し
てボンディングを行うことで、インピーダンスは第１の
ボンディングワイヤ４４ａと同じとなり、各パッケージ
端子のそれぞれの合成インピーダンスは揃うことにな
る。第４の実施例では第２のボンディングワイヤ４４ｂ
を波型としたが螺旋状のような他の形状でも構わない。
と同じ長さの第２のボンディングワイヤ４４ｂを図４の
ように、波型になるようにボンディングマシンを設定し
てボンディングを行うことで、インピーダンスは第１の
ボンディングワイヤ４４ａと同じとなり、各パッケージ
端子のそれぞれの合成インピーダンスは揃うことにな
る。第４の実施例では第２のボンディングワイヤ４４ｂ
を波型としたが螺旋状のような他の形状でも構わない。
【００４１】次にケース内リードの形状によるインピー
ダンスの調整法について、第５および第６の実施例によ
り説明する。
ダンスの調整法について、第５および第６の実施例によ
り説明する。
【００４２】図５は本発明の実施の形態の第５の実施例
による半導体装置の外部接続回路の模式的平面図であ
り、図中符号５１はパッケージケース、５２はパッケー
ジ端子、５３ａは第１のケース内リード、５３ｂは第２
のケース内リード、５４ａは第１のボンディングワイ
ヤ、５４ｂは第２のボンディングワイヤ、５５はボンデ
ィングパッド、５６は半導体チップ、５７はバッファ、
５９は配線である。
による半導体装置の外部接続回路の模式的平面図であ
り、図中符号５１はパッケージケース、５２はパッケー
ジ端子、５３ａは第１のケース内リード、５３ｂは第２
のケース内リード、５４ａは第１のボンディングワイ
ヤ、５４ｂは第２のボンディングワイヤ、５５はボンデ
ィングパッド、５６は半導体チップ、５７はバッファ、
５９は配線である。
【００４３】図５はボンディングワイヤの長さの違いに
よるインピーダンスの差をケース内リードの形状の違い
によって合成インピーダンスを揃えた例である。ここで
はボンディングパッド５５、バッファ５７、配線５９の
それぞれについて、他の端子と同じ形状材質のものが使
われているものとする。また第１のボンディングワイヤ
５４ａと第２のボンディングワイヤ５４ｂとは同一材料
同一断面形状であり、第１のケース内リード５３ａと第
２のケース内リード５３ｂとは同一材料である。ただし
第２のボンディングワイヤ５４ｂが接続されるボンディ
ングパッド５５と第２のケース内リード５３ｂの接続点
との距離は、第１のボンディングワイヤ５４ａが接続さ
れている図の上下の列の同じ距離と比べて１／２であ
る。従ってこのままボンディングワイヤで直線状にボン
ディングすると、第２のボンディングワイヤ５４ｂの長
さが第１のボンディングワイヤ５４ａの１／２となりイ
ンピーダンスも１／２となり、パッケージ端子５２ごと
の合成インピーダンスに差を生ずる。
よるインピーダンスの差をケース内リードの形状の違い
によって合成インピーダンスを揃えた例である。ここで
はボンディングパッド５５、バッファ５７、配線５９の
それぞれについて、他の端子と同じ形状材質のものが使
われているものとする。また第１のボンディングワイヤ
５４ａと第２のボンディングワイヤ５４ｂとは同一材料
同一断面形状であり、第１のケース内リード５３ａと第
２のケース内リード５３ｂとは同一材料である。ただし
第２のボンディングワイヤ５４ｂが接続されるボンディ
ングパッド５５と第２のケース内リード５３ｂの接続点
との距離は、第１のボンディングワイヤ５４ａが接続さ
れている図の上下の列の同じ距離と比べて１／２であ
る。従ってこのままボンディングワイヤで直線状にボン
ディングすると、第２のボンディングワイヤ５４ｂの長
さが第１のボンディングワイヤ５４ａの１／２となりイ
ンピーダンスも１／２となり、パッケージ端子５２ごと
の合成インピーダンスに差を生ずる。
【００４４】ここで、第２のボンディングワイヤ５４ｂ
と接続される第２のケース内リード５３ｂの幅を、第１
のボンディングワイヤ５４ａと接続される第１のケース
内リード５３ａの幅より狭くなるようにリードフレーム
を設計し、第２のボンディングワイヤ５４ｂと第１のボ
ンディングワイヤ５４ａとのインピーダンスの差を、第
２のリード内ワイヤと第１のリード内ワイヤのインピー
ダンスの差で補償されるようにした。これによって各パ
ッケージ端子のそれぞれの合成インピーダンスは揃うこ
とになる。
と接続される第２のケース内リード５３ｂの幅を、第１
のボンディングワイヤ５４ａと接続される第１のケース
内リード５３ａの幅より狭くなるようにリードフレーム
を設計し、第２のボンディングワイヤ５４ｂと第１のボ
ンディングワイヤ５４ａとのインピーダンスの差を、第
２のリード内ワイヤと第１のリード内ワイヤのインピー
ダンスの差で補償されるようにした。これによって各パ
ッケージ端子のそれぞれの合成インピーダンスは揃うこ
とになる。
【００４５】次に別なケース内リードの形状によるイン
ピーダンスの調整法である本発明の実施の形態の第６の
実施例について図６を参照して説明する。図６は本発明
の実施の形態の第６の実施例による半導体装置の外部接
続回路の模式的であり、（ａ）は平面図、（ｂ）は側面
断面図である。図中符号６１はパッケージケース、６２
はパッケージ端子、６３ａは第１のケース内リード、６
３ｂは第２のケース内リード、６４ａは第１のボンディ
ングワイヤ、６４ｂは第２のボンディングワイヤ、６５
はボンディングパッド、６６は半導体チップ、６７はバ
ッファ、６９は配線である。
ピーダンスの調整法である本発明の実施の形態の第６の
実施例について図６を参照して説明する。図６は本発明
の実施の形態の第６の実施例による半導体装置の外部接
続回路の模式的であり、（ａ）は平面図、（ｂ）は側面
断面図である。図中符号６１はパッケージケース、６２
はパッケージ端子、６３ａは第１のケース内リード、６
３ｂは第２のケース内リード、６４ａは第１のボンディ
ングワイヤ、６４ｂは第２のボンディングワイヤ、６５
はボンディングパッド、６６は半導体チップ、６７はバ
ッファ、６９は配線である。
【００４６】図６は合成インピーダンスをケース内リー
ドの形状によって揃えた例である。ケース内リードの形
状は通常図１に示すように直線状でかつ放射状に配列さ
れているが、図６に示すＰＧＡパッケージのような構成
をしている場合がある。ここではパッケージ端子６２、
ケース内リード６３、ボンディングパッド６５、バッフ
ァ６７、配線６９のそれぞれについて、他の端子と同じ
形状材質のものが使われているものとする。また第１の
ボンディングワイヤ６４ａと第２のボンディングワイヤ
６４ｂとは同一材料同一断面形状であり、第１のケース
内リード６３ａと第２のケース内リード６３ｂは同一材
質同一断面とする。ただし第２のボンディングワイヤ６
４ｂが接続されるボンディングパッド６５と第２のケー
ス内リード６３ｂの接続点との距離は、第１のボンディ
ングワイヤ６４ａが接続されている図の上下の列の同じ
距離と比べて１／２である。従って図６のようにこのま
まボンディングワイヤで直線状にボンディングされてい
ると、第２のボンディングワイヤ６４ｂの長さが第１の
ボンディングワイヤ６４ａの１／２となりインピーダン
スも１／２となり、パッケージ端子６２ごとの合成イン
ピーダンスに差を生ずる。
ドの形状によって揃えた例である。ケース内リードの形
状は通常図１に示すように直線状でかつ放射状に配列さ
れているが、図６に示すＰＧＡパッケージのような構成
をしている場合がある。ここではパッケージ端子６２、
ケース内リード６３、ボンディングパッド６５、バッフ
ァ６７、配線６９のそれぞれについて、他の端子と同じ
形状材質のものが使われているものとする。また第１の
ボンディングワイヤ６４ａと第２のボンディングワイヤ
６４ｂとは同一材料同一断面形状であり、第１のケース
内リード６３ａと第２のケース内リード６３ｂは同一材
質同一断面とする。ただし第２のボンディングワイヤ６
４ｂが接続されるボンディングパッド６５と第２のケー
ス内リード６３ｂの接続点との距離は、第１のボンディ
ングワイヤ６４ａが接続されている図の上下の列の同じ
距離と比べて１／２である。従って図６のようにこのま
まボンディングワイヤで直線状にボンディングされてい
ると、第２のボンディングワイヤ６４ｂの長さが第１の
ボンディングワイヤ６４ａの１／２となりインピーダン
スも１／２となり、パッケージ端子６２ごとの合成イン
ピーダンスに差を生ずる。
【００４７】ここで、第１のボンディングワイヤ６４ａ
に接続する第１のケース内リード６３ａに対して、第２
のボンディングワイヤ６４ｂに接続する第２のケース内
リード６３ｂを図６のように折り曲げて、第２のケース
内リード６３ｂの長さと第１のケース内リード６３ａの
長さの差によるインピーダンスの差と、ボンディングワ
イヤの長さの差によるインピーダンスの差と整合させる
ことにより各パッケージ端子のそれぞれの合成インピー
ダンスを揃えることができる。
に接続する第１のケース内リード６３ａに対して、第２
のボンディングワイヤ６４ｂに接続する第２のケース内
リード６３ｂを図６のように折り曲げて、第２のケース
内リード６３ｂの長さと第１のケース内リード６３ａの
長さの差によるインピーダンスの差と、ボンディングワ
イヤの長さの差によるインピーダンスの差と整合させる
ことにより各パッケージ端子のそれぞれの合成インピー
ダンスを揃えることができる。
【００４８】ケース内リードは図６のように直線状であ
る必要はなく波状に形成して所望の長さを得ることもで
きる。
る必要はなく波状に形成して所望の長さを得ることもで
きる。
【００４９】次にバッファとボンディングパッドとを結
ぶ配線の本数と形状によるインピーダンスの調整法につ
いて第７および第８の実施例により説明する。
ぶ配線の本数と形状によるインピーダンスの調整法につ
いて第７および第８の実施例により説明する。
【００５０】まず、本発明の実施の形態の第７の実施例
について図７を参照して説明する。図７は本発明の実施
の形態の第７の実施例による半導体装置の外部接続回路
の模式的平面図であり、図中符号７１はパッケージケー
ス、７２はパッケージ端子、７３はケース内リード、７
４はボンディングワイヤ、７５はボンディングパッド、
７６は半導体チップ、７７はバッファ、７９ａは第１の
配線、７９ｂは第２の配線である。
について図７を参照して説明する。図７は本発明の実施
の形態の第７の実施例による半導体装置の外部接続回路
の模式的平面図であり、図中符号７１はパッケージケー
ス、７２はパッケージ端子、７３はケース内リード、７
４はボンディングワイヤ、７５はボンディングパッド、
７６は半導体チップ、７７はバッファ、７９ａは第１の
配線、７９ｂは第２の配線である。
【００５１】これまでの実施例では各バッファとボンデ
ィングパッドとはそれぞれ同一の配線で接続されていた
が本実施例ではバッファ７７とボンディングパッド７５
は第１の配線７９ａおよび第２の配線７９ｂで接続され
ている。
ィングパッドとはそれぞれ同一の配線で接続されていた
が本実施例ではバッファ７７とボンディングパッド７５
は第１の配線７９ａおよび第２の配線７９ｂで接続され
ている。
【００５２】ここではパッケージ端子７２、ケース内リ
ード７３、ボンディングパッド７５、バッファ７７、ボ
ンディングワイヤ７４のそれぞれについて、他の端子と
同じ形状材質のものが使われているものとする。また配
線７９ａと配線７９ｂとは同一材料同一断面形状であ
る。ただし第２の配線７９ｂが接続されるボンディング
パッド７５とバッファ７８との距離は、第１の配線７９
ａのそれと比べて２倍である。従ってこのまま一本の配
線で配線すると、第２の配線の長さが第１の配線の２倍
となりインピーダンスも２倍となり、パッケージ端子７
２ごとの合成インピーダンスに差を生ずる。
ード７３、ボンディングパッド７５、バッファ７７、ボ
ンディングワイヤ７４のそれぞれについて、他の端子と
同じ形状材質のものが使われているものとする。また配
線７９ａと配線７９ｂとは同一材料同一断面形状であ
る。ただし第２の配線７９ｂが接続されるボンディング
パッド７５とバッファ７８との距離は、第１の配線７９
ａのそれと比べて２倍である。従ってこのまま一本の配
線で配線すると、第２の配線の長さが第１の配線の２倍
となりインピーダンスも２倍となり、パッケージ端子７
２ごとの合成インピーダンスに差を生ずる。
【００５３】ここで、第２の配線７９ｂのように、２本
で配線することで、インピーダンスは１／２となり、各
端子のそれぞれの合成インピーダンスは揃うことにな
る。
で配線することで、インピーダンスは１／２となり、各
端子のそれぞれの合成インピーダンスは揃うことにな
る。
【００５４】次に本発明の実施の形態の第８の実施例に
ついて図８を参照して説明する。図８は本発明の実施の
形態の第８の実施例による半導体装置の外部接続回路の
模式的平面図であり、図中符号８１はパッケージケー
ス、８２はパッケージ端子、８３はケース内リード、８
４はボンディングワイヤ、８５はボンディングパッド、
８６は半導体チップ、８７はバッファ、８９ａは第１の
配線、８９ｂは第２の配線である。
ついて図８を参照して説明する。図８は本発明の実施の
形態の第８の実施例による半導体装置の外部接続回路の
模式的平面図であり、図中符号８１はパッケージケー
ス、８２はパッケージ端子、８３はケース内リード、８
４はボンディングワイヤ、８５はボンディングパッド、
８６は半導体チップ、８７はバッファ、８９ａは第１の
配線、８９ｂは第２の配線である。
【００５５】本実施例ではバッファ８８とボンディング
パッド８５は第１の配線８９ａおよび第２の配線８９ｂ
で接続されている。
パッド８５は第１の配線８９ａおよび第２の配線８９ｂ
で接続されている。
【００５６】ここではパッケージ端子８２、ケース内リ
ード８３、ボンディングワイヤ８４、ボンディングパッ
ド８５、バッファ８７、のそれぞれについて、他の端子
と同じ形状材質のものが使われているものとする。また
配線８９ａと配線８９ｂとも同一材料同一断面形状であ
る。ただし第２の配線８９ｂが接続されるボンディング
パッド８５とバッファ８８との距離は、第１の配線８９
ａのそれと比べて１／２である。従ってこのまま一本の
配線で配線すると、第２の配線の長さが第１の配線の１
／２となりインピーダンスも１／２となり、パッケージ
端子８２ごとの合成インピーダンスに差を生ずる。
ード８３、ボンディングワイヤ８４、ボンディングパッ
ド８５、バッファ８７、のそれぞれについて、他の端子
と同じ形状材質のものが使われているものとする。また
配線８９ａと配線８９ｂとも同一材料同一断面形状であ
る。ただし第２の配線８９ｂが接続されるボンディング
パッド８５とバッファ８８との距離は、第１の配線８９
ａのそれと比べて１／２である。従ってこのまま一本の
配線で配線すると、第２の配線の長さが第１の配線の１
／２となりインピーダンスも１／２となり、パッケージ
端子８２ごとの合成インピーダンスに差を生ずる。
【００５７】ここで、第１の配線８９ａと同じ長さの第
２の配線８９ｂを図８のように、波型になるように形成
することで、インピーダンスは第１の配線８９ａと同じ
となり、各端子のそれぞれの合成インピーダンスは揃う
ことになる。
２の配線８９ｂを図８のように、波型になるように形成
することで、インピーダンスは第１の配線８９ａと同じ
となり、各端子のそれぞれの合成インピーダンスは揃う
ことになる。
【００５８】次に、ボンディングワイヤとボンディング
パッドとの接触部のインピーダンスについて説明する。
現在導電性が高く、腐食しにくい、加工性が高いなどの
理由から金（ＡＵ）製のボンディングワイヤが主として
使用されている。一方半導体の導電体としてはアルミ
（Ａｌ）が主として使われており従ってボンディングパ
ッドもアルミ製である。金とアルミとの接触により接触
部でインピーダンスの整合性が損なわれる恐れがある
が、すべての端子が同じ材質での接触部を持つことによ
り接触部でのインピーダンスを同一にでき合成インピー
ダンスを揃えることができる。
パッドとの接触部のインピーダンスについて説明する。
現在導電性が高く、腐食しにくい、加工性が高いなどの
理由から金（ＡＵ）製のボンディングワイヤが主として
使用されている。一方半導体の導電体としてはアルミ
（Ａｌ）が主として使われており従ってボンディングパ
ッドもアルミ製である。金とアルミとの接触により接触
部でインピーダンスの整合性が損なわれる恐れがある
が、すべての端子が同じ材質での接触部を持つことによ
り接触部でのインピーダンスを同一にでき合成インピー
ダンスを揃えることができる。
【００５９】次に、ケース内リードとボンディングワイ
ヤの接触部のインピーダンスについて説明する。リード
の材料としては、半導体の動作時に電流が流れるために
発熱し、その熱によって動作に支障が生ずることを防止
するために熱伝導率が高い必要があることと金より安価
なことから主として銅（Ｃｕ）が使用されており、ボン
ディングワイヤは金であるために、銅と金との接触によ
り接触部でインピーダンスの整合性が損なわれる恐れが
あるが、すべての端子が同じ材質での接触部を持つこと
により接触部でのインピーダンスを同一にでき合成イン
ピーダンスを揃えることができる。
ヤの接触部のインピーダンスについて説明する。リード
の材料としては、半導体の動作時に電流が流れるために
発熱し、その熱によって動作に支障が生ずることを防止
するために熱伝導率が高い必要があることと金より安価
なことから主として銅（Ｃｕ）が使用されており、ボン
ディングワイヤは金であるために、銅と金との接触によ
り接触部でインピーダンスの整合性が損なわれる恐れが
あるが、すべての端子が同じ材質での接触部を持つこと
により接触部でのインピーダンスを同一にでき合成イン
ピーダンスを揃えることができる。
【００６０】バッファとボンディングパッドとその間の
配線は、半導体の導電体であるのでいずれもアルミで形
成されており、接触部でインピーダンスの整合性が失わ
れることはない。
配線は、半導体の導電体であるのでいずれもアルミで形
成されており、接触部でインピーダンスの整合性が失わ
れることはない。
【００６１】本発明の実施の形態の半導体装置では、パ
ッケージ端子の本数が、３８４本のものや５１２本のも
のまで種々存在するが、何れの本数についても本発明で
対応できることが容易に類推できる。さらにボンディン
グパッドの個数は、現在使われているもので５００個以
上あるものも少なくなく、さらに、半導体表面上にパッ
ドを形成する直上パッドなども存在するが、何れの個数
でも本発明で対応できることが容易に類推できる。
ッケージ端子の本数が、３８４本のものや５１２本のも
のまで種々存在するが、何れの本数についても本発明で
対応できることが容易に類推できる。さらにボンディン
グパッドの個数は、現在使われているもので５００個以
上あるものも少なくなく、さらに、半導体表面上にパッ
ドを形成する直上パッドなども存在するが、何れの個数
でも本発明で対応できることが容易に類推できる。
【００６２】本発明の実施例では、ケース内リードとボ
ンディングパツドは１対１で対応するものとして説明し
たが、合成インピーダンスを調整するための手段とし
て、ケース内リードが２つに対してボンディングパッド
が一つあり、ボンディングワイヤは１つのボンディング
パッドから、２つのケース内リードに繋がれている場合
には、ボンディングワイヤの長さを半分にするか、ボン
ディングパッドの位置を半分だけずらすことによって合
成インピーダンスの調整が可能である。
ンディングパツドは１対１で対応するものとして説明し
たが、合成インピーダンスを調整するための手段とし
て、ケース内リードが２つに対してボンディングパッド
が一つあり、ボンディングワイヤは１つのボンディング
パッドから、２つのケース内リードに繋がれている場合
には、ボンディングワイヤの長さを半分にするか、ボン
ディングパッドの位置を半分だけずらすことによって合
成インピーダンスの調整が可能である。
【００６３】さらに、近年ボンディングパッドの数が増
えてきている。それはマイクロプロセッサにおいて、処
理の並列化のために、信号のビット数を増やさなくては
ならないためである。このためＱＦＰパッケージなどで
はパッケージ端子を増やさなければならなくなり、その
結果ケース内リードの本数に物理的な限界ができること
になる。これを解決するため、ケース内リードを１本目
は長く、２本目は短く、というように千鳥状に配置する
ことにより物理的な限界を解決する例がある。このよう
な千鳥状のケース内リードに対しても、本発明の実施の
形態で合成インピーダンスを調整することができる。即
ち、長いケース内リードに対してはボンディングワイヤ
が短く、短いケース内リードに対してはボンディングワ
イヤが長くなるように、本実施の形態のような手段で調
整することで合成インピーダンスを調整することができ
る。さらにボンディングワイヤ長を変化させるのではな
く、ボンディングパッドの位置を、長いケース内リード
に対しては半導体チップの外辺付近に配置させ、短いケ
ース内リードに対しては半導体チップの中心、あるいは
反対側の外辺付近に合成インピーダンスが揃うように配
置させることで、合成インピーダンスの調整ができる。
えてきている。それはマイクロプロセッサにおいて、処
理の並列化のために、信号のビット数を増やさなくては
ならないためである。このためＱＦＰパッケージなどで
はパッケージ端子を増やさなければならなくなり、その
結果ケース内リードの本数に物理的な限界ができること
になる。これを解決するため、ケース内リードを１本目
は長く、２本目は短く、というように千鳥状に配置する
ことにより物理的な限界を解決する例がある。このよう
な千鳥状のケース内リードに対しても、本発明の実施の
形態で合成インピーダンスを調整することができる。即
ち、長いケース内リードに対してはボンディングワイヤ
が短く、短いケース内リードに対してはボンディングワ
イヤが長くなるように、本実施の形態のような手段で調
整することで合成インピーダンスを調整することができ
る。さらにボンディングワイヤ長を変化させるのではな
く、ボンディングパッドの位置を、長いケース内リード
に対しては半導体チップの外辺付近に配置させ、短いケ
ース内リードに対しては半導体チップの中心、あるいは
反対側の外辺付近に合成インピーダンスが揃うように配
置させることで、合成インピーダンスの調整ができる。
【００６４】また、上記のようなケース内リードの物理
的な配置限界に対して、別のケースでは、千鳥状に配置
するのではなく階段状に配置することで解決する例があ
る。即ち、１個目のボンディングパッドは１段目にある
ケース内リードにボンディングワイヤにて接続され、２
個目のボンディングパッドは２段目にあるケース内リー
ドにボンディングワイヤにて接続されているような形態
である。ただし、これは縦方向にボンディングを行う必
要があるため、必然的にケースが大きくなり、ＰＧＡ、
ＢＧＡなどのパッケージにて実現されている。
的な配置限界に対して、別のケースでは、千鳥状に配置
するのではなく階段状に配置することで解決する例があ
る。即ち、１個目のボンディングパッドは１段目にある
ケース内リードにボンディングワイヤにて接続され、２
個目のボンディングパッドは２段目にあるケース内リー
ドにボンディングワイヤにて接続されているような形態
である。ただし、これは縦方向にボンディングを行う必
要があるため、必然的にケースが大きくなり、ＰＧＡ、
ＢＧＡなどのパッケージにて実現されている。
【００６５】このような階段状のケース内リードに対し
ても、本発明の第１の実施例の形態で合成インピーダン
スを調整することができる。即ち、１段目と２段目のボ
ンディングワイヤの長さを比較し、その長さが２段目の
方が短いとするならば、その短い分だけボンディングパ
ッドを外辺から離すようにすれば、合成インピーダンス
の調整ができる。
ても、本発明の第１の実施例の形態で合成インピーダン
スを調整することができる。即ち、１段目と２段目のボ
ンディングワイヤの長さを比較し、その長さが２段目の
方が短いとするならば、その短い分だけボンディングパ
ッドを外辺から離すようにすれば、合成インピーダンス
の調整ができる。
【００６６】
【発明の効果】以上説明したように本発明によれば、イ
ンピーダンスが揃っていれば、たった１つの入力バッフ
ァ、または出力バッファを設計するだけで、特性仕様を
満足できるように設計できるので開発期間を短縮できる
という効果がある。
ンピーダンスが揃っていれば、たった１つの入力バッフ
ァ、または出力バッファを設計するだけで、特性仕様を
満足できるように設計できるので開発期間を短縮できる
という効果がある。
【００６７】また、信号伝達特性が揃った半導体装置を
提供することができるので、半導体装置設計時にモデル
化し易くなり、設計障害が減るため、半導体集積回路の
設計開発期間（ＴＡＴ）を短縮できるという効果があ
る。
提供することができるので、半導体装置設計時にモデル
化し易くなり、設計障害が減るため、半導体集積回路の
設計開発期間（ＴＡＴ）を短縮できるという効果があ
る。
【００６８】さらに、たった１つの入力バッファ、また
は出力バッファを設計するだけなので、論理合成時にマ
クロとして定義する際にも端子毎の入出力特性、電気的
特性が揃い、それらの精度も揃えることができる。故に
設計時の特性定義を短期間で行うことができるので、設
計開発期間を短縮できるという効果がある。
は出力バッファを設計するだけなので、論理合成時にマ
クロとして定義する際にも端子毎の入出力特性、電気的
特性が揃い、それらの精度も揃えることができる。故に
設計時の特性定義を短期間で行うことができるので、設
計開発期間を短縮できるという効果がある。
【図１】本発明の実施の形態の第１の実施例による半導
体装置の模式的平面図である。
体装置の模式的平面図である。
【図２】本発明の実施の形態の第２の実施例による半導
体装置の模式的平面図である。
体装置の模式的平面図である。
【図３】本発明の実施の形態の第３の実施例による半導
体装置の外部接続回路の模式的平面図である。
体装置の外部接続回路の模式的平面図である。
【図４】本発明の実施の形態の第４の実施例による半導
体装置の外部接続回路の模式的平面図である。
体装置の外部接続回路の模式的平面図である。
【図５】本発明の実施の形態の第５の実施例による半導
体装置の外部接続回路の模式的平面図である。
体装置の外部接続回路の模式的平面図である。
【図６】本発明の実施の形態の第６の実施例による半導
体装置の外部接続回路の模式的である。（ａ）は平面図
である。（ｂ）は側面断面図である。
体装置の外部接続回路の模式的である。（ａ）は平面図
である。（ｂ）は側面断面図である。
【図７】本発明の実施の形態の第７の実施例による半導
体装置の外部接続回路の模式的平面図である。
体装置の外部接続回路の模式的平面図である。
【図８】本発明の実施の形態の第８の実施例による半導
体装置の外部接続回路の模式的平面図である。
体装置の外部接続回路の模式的平面図である。
【図９】従来例の半導体装置の構造の一例を示す模式的
平面図である。
平面図である。
【図１０】特開平１−２６１８３７号公報で開示の半導
体装置の一例を示す模式的平面図である。
体装置の一例を示す模式的平面図である。
【図１１】特開平４−１８８７３８号公報で開示の半導
体装置の一例を示す模式的平面図である。
体装置の一例を示す模式的平面図である。
１１、２１、３１、４１、５１、６１、７１、８１、９
１、１０１、１１１パッケージケース １２、２２、３２、４２、５２、６２、７２、８２、９
２、１０２、１１２パッケージ端子 １３、２３、３３、４３、６３、７３、８３、９３、１
０３、１１３ ケース内リード １４、２４、７４ ボンディングワイヤ １５、２５、３５、４５、５５、６５、７５、８５、９
５、１０５、１１５、１１７ ボンディングパッド １６、２６、３６、４６、５６、６６、７６、８６、９
６、１０６、１１６半導体チップ １７、２７ 出力バッファ １８、２８ 入力バッファ ３４ａ、４４ａ、５４ａ、６４ａ、８４ａ 第１のボ
ンディングワイヤ ３４ｂ、４４ｂ、５４ｂ、６４ｂ、８４ｂ 第２のボ
ンディングワイヤ ３７、４７、５７、６７、７７、８７、９７、１０７、
１１７ バッファ ３９、４９、５９、６９ 配線 ５３ａ、６３ａ 第１のケース内リード ５３ｂ、６３ｂ 第２のケース内リード ７９ａ、８９ａ 第１の配線 ７９ｂ、８９ｂ 第２の配線
１、１０１、１１１パッケージケース １２、２２、３２、４２、５２、６２、７２、８２、９
２、１０２、１１２パッケージ端子 １３、２３、３３、４３、６３、７３、８３、９３、１
０３、１１３ ケース内リード １４、２４、７４ ボンディングワイヤ １５、２５、３５、４５、５５、６５、７５、８５、９
５、１０５、１１５、１１７ ボンディングパッド １６、２６、３６、４６、５６、６６、７６、８６、９
６、１０６、１１６半導体チップ １７、２７ 出力バッファ １８、２８ 入力バッファ ３４ａ、４４ａ、５４ａ、６４ａ、８４ａ 第１のボ
ンディングワイヤ ３４ｂ、４４ｂ、５４ｂ、６４ｂ、８４ｂ 第２のボ
ンディングワイヤ ３７、４７、５７、６７、７７、８７、９７、１０７、
１１７ バッファ ３９、４９、５９、６９ 配線 ５３ａ、６３ａ 第１のケース内リード ５３ｂ、６３ｂ 第２のケース内リード ７９ａ、８９ａ 第１の配線 ７９ｂ、８９ｂ 第２の配線
Claims (5)
- 【請求項１】 外部に出力するための複数のバッファと
前記バッファに接続する複数のボンディングパッドとを
有する集積回路の形成された半導体チップ、外部配線と
接続するための複数のリード、前記リードの一端と前記
ボンディングパッドとを接続する複数のボンディングワ
イヤ、および前記半導体チップと前記リードと前記ボン
ディングワイヤとを収容するパッケージケースとから構
成される半導体装置において、 前記ボンディングワイヤの回路のインピーダンスと、前
記ボンディングワイヤの接続部と外部配線との接続部を
結ぶ前記リードの回路のインピーダンスと、前記バッフ
ァと前記ボンディングパッドとを結ぶ配線のインピーダ
ンスとの、少なくとも一つ以上の回路のインピーダンス
が調整されて、前記バッファから前記リードの外部配線
との接続部までの回路の合成インピーダンスが所望の値
に調整されていることを特徴とする半導体装置。 - 【請求項２】 前記バッファから前記リードの外部配線
との接続部までの回路の前記合成インピーダンスの値
が、所定の複数の前記バッファから前記リードの外部配
線との接続部までの回路について同一に近い値である請
求項１に記載の半導体装置。 - 【請求項３】 前記ボンディングワイヤの回路のインピ
ーダンスの調整が、前記ボンディングワイヤの長さおよ
び本数の少なくともいずれか一方の調整により行われる
請求項１に記載の半導体装置。 - 【請求項４】 前記ボンディングワイヤの接続部と外部
配線との接続部とを結ぶ前記リードの回路のインピーダ
ンスの調整が、前記リードの形状および本数の少なくと
もいずれか一方の調整により行われる請求項１に記載の
半導体装置。 - 【請求項５】 前記バッファと前記ボンディングパッド
とを結ぶ配線のインピーダンスの調整が、前記バッファ
と前記ボンディングパッドとを結ぶ配線の長さおよび形
状の少なくともいずれか一方の調整により行われる請求
項１に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9141860A JP2904186B2 (ja) | 1997-05-30 | 1997-05-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9141860A JP2904186B2 (ja) | 1997-05-30 | 1997-05-30 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10335369A JPH10335369A (ja) | 1998-12-18 |
| JP2904186B2 true JP2904186B2 (ja) | 1999-06-14 |
Family
ID=15301856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9141860A Expired - Fee Related JP2904186B2 (ja) | 1997-05-30 | 1997-05-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2904186B2 (ja) |
-
1997
- 1997-05-30 JP JP9141860A patent/JP2904186B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10335369A (ja) | 1998-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6753598B2 (en) | Transverse hybrid LOC package | |
| US8212343B2 (en) | Semiconductor chip package | |
| US7655552B2 (en) | Double density method for wirebond interconnect | |
| US20110291250A1 (en) | Semiconductor chip package | |
| US5331200A (en) | Lead-on-chip inner lead bonding lead frame method and apparatus | |
| US5164817A (en) | Distributed clock tree scheme in semiconductor packages | |
| US9198281B2 (en) | Leadframe for semiconductor packages | |
| JPH04307943A (ja) | 半導体装置 | |
| US5726860A (en) | Method and apparatus to reduce cavity size and the bondwire length in three tier PGA packages by interdigitating the VCC/VSS | |
| JPH0870090A (ja) | 半導体集積回路 | |
| KR100224770B1 (ko) | 리드 온 칩 리드프레임 및 이를 이용한 반도체 소자 패키지 | |
| JP2904186B2 (ja) | 半導体装置 | |
| JPS63187639A (ja) | 半導体装置 | |
| US6376903B1 (en) | Semiconductor chip package with multilevel leads | |
| JP2007180077A (ja) | 半導体装置 | |
| JP2990645B2 (ja) | 半導体集積回路用リードフレームおよび半導体集積回路 | |
| KR100635386B1 (ko) | 고속 신호 처리가 가능한 반도체 칩 패키지 | |
| US6362426B1 (en) | Radiused leadframe | |
| JP2879787B2 (ja) | 高密度表面実装用半導体パッケージ及び半導体実装基板 | |
| US6459157B1 (en) | Semiconductor device and double-sided multi-chip package | |
| CN114864531A (zh) | 集成电路导线架及其半导体装置 | |
| KR200181364Y1 (ko) | 피.지.에이 패키지 | |
| KR200238121Y1 (ko) | 리드프레임 | |
| JPH0738011A (ja) | 半導体集積回路装置 | |
| JP2001223335A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080326 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090326 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100326 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100326 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110326 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110326 Year of fee payment: 12 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110326 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110326 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120326 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140326 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |