JPH03148858A - 半導体装置のパッケージ - Google Patents
半導体装置のパッケージInfo
- Publication number
- JPH03148858A JPH03148858A JP10520388A JP10520388A JPH03148858A JP H03148858 A JPH03148858 A JP H03148858A JP 10520388 A JP10520388 A JP 10520388A JP 10520388 A JP10520388 A JP 10520388A JP H03148858 A JPH03148858 A JP H03148858A
- Authority
- JP
- Japan
- Prior art keywords
- package
- insulator
- semiconductor device
- lead pins
- increase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 22
- 239000011810 insulating material Substances 0.000 claims description 2
- 239000012212 insulator Substances 0.000 abstract description 8
- 239000004020 conductor Substances 0.000 abstract description 5
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052593 corundum Inorganic materials 0.000 abstract 2
- 229910001845 yogo sapphire Inorganic materials 0.000 abstract 2
- 230000000694 effects Effects 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体チップを収納する半導体装置のパッケ
ージの外部導出リードピンに関する。
ージの外部導出リードピンに関する。
近年、半導体装置の大型化に伴い、その信号及び電源を
導出する電極パッドは２００〜３００個と多くなってき
ている。これにつｈてパッケージも大型化してきている
。これは半導体装置のパッドピッチに比べ半導体パッケ
ージの外部導出リードピンのピッチが大きいためである
。
導出する電極パッドは２００〜３００個と多くなってき
ている。これにつｈてパッケージも大型化してきている
。これは半導体装置のパッドピッチに比べ半導体パッケ
ージの外部導出リードピンのピッチが大きいためである
。
第３図は従来の半導体装置のパッケージにおける外部導
出リードピンおよびその根元近傍を示す部分断面図であ
り、図において、−１はセラミ、りのパッケージ本体で
、半導体チップ（図示せず）上のボンディングパ、ドと
パッケージ本体１の肩部に設けられているステッチ５と
の間にボンディングワイヤ８が接続され、ステッチ５の
他端につながる外部導出リードピン６がパッケージ本体
１の下面から垂直に下方に引き出されている。
出リードピンおよびその根元近傍を示す部分断面図であ
り、図において、−１はセラミ、りのパッケージ本体で
、半導体チップ（図示せず）上のボンディングパ、ドと
パッケージ本体１の肩部に設けられているステッチ５と
の間にボンディングワイヤ８が接続され、ステッチ５の
他端につながる外部導出リードピン６がパッケージ本体
１の下面から垂直に下方に引き出されている。
上述した従来の半導体装置のパッケージは、体のリード
ピンで１種類の信号のみ導出するようになっている。し
たがって、品種によって電極パッド数が異なる場合、ま
た、高集積化して電極パッドが増えた場合には、増えた
電極パッドに対応してパッケージの外部導出リードピン
を増やす方法で対処している。この場合、半導体チップ
に比べ半導体パッケージが大型化する欠点と、パッケー
ジ開発がその都度必要になる欠点がある。
ピンで１種類の信号のみ導出するようになっている。し
たがって、品種によって電極パッド数が異なる場合、ま
た、高集積化して電極パッドが増えた場合には、増えた
電極パッドに対応してパッケージの外部導出リードピン
を増やす方法で対処している。この場合、半導体チップ
に比べ半導体パッケージが大型化する欠点と、パッケー
ジ開発がその都度必要になる欠点がある。
本発明の半導体装置のパッケージは回路基板に半導体装
置を実装する場合のパッケージの実装面（裏面）の少な
くとも１つ以上の外部導出リードピンは、元々は一本の
リードピンであるべきものを２つ以上に分割したものと
する。そして、分割した隙間を絶縁物で埋め、分割した
それぞれの内端部を対応するステッチと接続する。また
、同軸ケーブル状に中心と外側の間を絶縁物で埋め、そ
れぞれの内端部を対応するステッチと接続し多ビン化し
ている。
置を実装する場合のパッケージの実装面（裏面）の少な
くとも１つ以上の外部導出リードピンは、元々は一本の
リードピンであるべきものを２つ以上に分割したものと
する。そして、分割した隙間を絶縁物で埋め、分割した
それぞれの内端部を対応するステッチと接続する。また
、同軸ケーブル状に中心と外側の間を絶縁物で埋め、そ
れぞれの内端部を対応するステッチと接続し多ビン化し
ている。
つぎに本発明を実施例により説明する。
第１図（ａ）は本発明の一実施例に係るステッチパター
ンを露出させて示した部分平面図、同図（ｂ）は同図（
ａ）のリードピン根元部の部分断面図である。これらの
図において、セラミックから作られているパッケージ本
体ｌの中央凹所に半導体チップ７が固着され、チ、プア
の電極パッドとステ、チ２の間はポンディングワイヤ８
により接続されている。ステッチ２の他端部は外部導出
リードピンにつながっているのであるが、外部導−出リ
ードピンは、元来は一本のりードビンであるべきものを
０６３閣程度縦に２分割し、間にアルミナなどの絶縁物
９をはさんで絶縁した３ａと３ｂの２本組みのリードピ
ンとする。これにつながるステッチ２もそれぞれに２分
割されたものである。
ンを露出させて示した部分平面図、同図（ｂ）は同図（
ａ）のリードピン根元部の部分断面図である。これらの
図において、セラミックから作られているパッケージ本
体ｌの中央凹所に半導体チップ７が固着され、チ、プア
の電極パッドとステ、チ２の間はポンディングワイヤ８
により接続されている。ステッチ２の他端部は外部導出
リードピンにつながっているのであるが、外部導−出リ
ードピンは、元来は一本のりードビンであるべきものを
０６３閣程度縦に２分割し、間にアルミナなどの絶縁物
９をはさんで絶縁した３ａと３ｂの２本組みのリードピ
ンとする。これにつながるステッチ２もそれぞれに２分
割されたものである。
この場合、パッケージ本体ｌはグリーンシート法−の多
層セラミック基板により、形成するため、半導体チップ
上の電極パッドと外部導出リードピンとの組合せを任意
に決定できる。
層セラミック基板により、形成するため、半導体チップ
上の電極パッドと外部導出リードピンとの組合せを任意
に決定できる。
第２図は本発明の他の実施例に係る組みリードピンを示
す断面図である。第２図において、元来は体の外部導出
リードピンが占め多べきものが、中心導体ビン４ａとそ
の外周にアルミナなどの絶縁物９をはさんで外部導体ピ
ン４ｂとが組み合わさｈた組みリードピンとなっている
。本例では、同軸ケーブルのように中心ピンを入・出力
端子とし、外部導体ビンをＧＮＤ電位の遮蔽用とするこ
とで雑音障害に強いパッケージとなる。
す断面図である。第２図において、元来は体の外部導出
リードピンが占め多べきものが、中心導体ビン４ａとそ
の外周にアルミナなどの絶縁物９をはさんで外部導体ピ
ン４ｂとが組み合わさｈた組みリードピンとなっている
。本例では、同軸ケーブルのように中心ピンを入・出力
端子とし、外部導体ビンをＧＮＤ電位の遮蔽用とするこ
とで雑音障害に強いパッケージとなる。
以上説明したように本発明は、半導体パッケージの外部
導出リードピンを多重化することにより、電極パッド数
の増大に伴う、パッケージの大型化を防ぎ、ＬＳＩの小
型化ができる効果がある。また、パッケージの外形を変
えずにフレキシブルに半導体チップ上の電極パッドの増
減に対応で粉（，ケージ開発の時間を大幅に短縮できる
効果がある。
導出リードピンを多重化することにより、電極パッド数
の増大に伴う、パッケージの大型化を防ぎ、ＬＳＩの小
型化ができる効果がある。また、パッケージの外形を変
えずにフレキシブルに半導体チップ上の電極パッドの増
減に対応で粉（，ケージ開発の時間を大幅に短縮できる
効果がある。
第１図（ａ）は本発明の一実施例に係るステッチパター
ンを露出させて示した部分平面図、同図（ｂ）は同図（
ａ）の外部導出リードピン根元部の部分断面図、第２図
は本発明の他の実施例の外部導出リードピン根元部の部
分断面図、第３図は従来の半導体装置の外部導出リード
ピン根元部の部分断面図である。 １・・・・・・パッケージ本体、２，５・・・・・・ス
テ、チ、３ａ、３ｂ、４ａ、４ｂ、ロー外部導出リード
ピン、７・・・・・・半導体チップ、８・・・・・・ポ
ンディングワイヤ、９・・・・・・絶縁物。 代理人 弁理士 内 原 音 リート（゜シ 摩ご練物 ７ Ｘ！／″ Ｉｌハ
゜ヅ勾ジ本林、
ンを露出させて示した部分平面図、同図（ｂ）は同図（
ａ）の外部導出リードピン根元部の部分断面図、第２図
は本発明の他の実施例の外部導出リードピン根元部の部
分断面図、第３図は従来の半導体装置の外部導出リード
ピン根元部の部分断面図である。 １・・・・・・パッケージ本体、２，５・・・・・・ス
テ、チ、３ａ、３ｂ、４ａ、４ｂ、ロー外部導出リード
ピン、７・・・・・・半導体チップ、８・・・・・・ポ
ンディングワイヤ、９・・・・・・絶縁物。 代理人 弁理士 内 原 音 リート（゜シ 摩ご練物 ７ Ｘ！／″ Ｉｌハ
゜ヅ勾ジ本林、
Claims (1)
- 半導体チップを内部に収納するパッケージ本体と、前
記半導体チップ上の電極パッドと導電接続され前記パッ
ケージ本体の外部に引出されている多数のリードピンと
を有する半導体装置のパッケージにおいて、前記リード
ピンは元々は１本のリードピンであるべきものが絶縁物
で絶縁した複数本のリードピンの集合体とされているこ
とを特徴とする半導体装置のパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10520388A JPH03148858A (ja) | 1988-04-26 | 1988-04-26 | 半導体装置のパッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10520388A JPH03148858A (ja) | 1988-04-26 | 1988-04-26 | 半導体装置のパッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03148858A true JPH03148858A (ja) | 1991-06-25 |
Family
ID=14401109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10520388A Pending JPH03148858A (ja) | 1988-04-26 | 1988-04-26 | 半導体装置のパッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03148858A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003046058A (ja) * | 2001-07-30 | 2003-02-14 | Mitsubishi Electric Corp | 半導体装置 |
| KR100480784B1 (ko) * | 2002-01-19 | 2005-04-06 | 삼성전자주식회사 | 동축 케이블을 구비한 ＳＭＤ(Ｓｕｒｆａｃｅ Ｍｏｕｎｔｅｄ Ｄｅｖｉｃｅ) 형태의 패키지 제조 방법 |
-
1988
- 1988-04-26 JP JP10520388A patent/JPH03148858A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003046058A (ja) * | 2001-07-30 | 2003-02-14 | Mitsubishi Electric Corp | 半導体装置 |
| JP4601874B2 (ja) * | 2001-07-30 | 2010-12-22 | 三菱電機株式会社 | 半導体装置 |
| KR100480784B1 (ko) * | 2002-01-19 | 2005-04-06 | 삼성전자주식회사 | 동축 케이블을 구비한 ＳＭＤ(Ｓｕｒｆａｃｅ Ｍｏｕｎｔｅｄ Ｄｅｖｉｃｅ) 형태의 패키지 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5613295A (en) | Semiconductor device having an interconnecting circuit board and method for manufacturing same | |
| US4890153A (en) | Single bonding shelf, multi-row wire-bond finger layout for integrated circuit package | |
| US4534105A (en) | Method for grounding a pellet support pad in an integrated circuit device | |
| KR19980701636A (ko) | 고성능 집적회로 패키지 | |
| JPS5854661A (ja) | 多層セラミツク半導体パツケ−ジ | |
| JPH03148858A (ja) | 半導体装置のパッケージ | |
| JPH03166755A (ja) | 半導体集積回路用リードフレーム | |
| KR100331073B1 (ko) | 반도체패키지 구조 | |
| JPS60128643A (ja) | 集積回路周辺における電磁妨害および／または電磁ノイズ防止装置 | |
| JPH04199563A (ja) | 半導体集積回路用パッケージ | |
| JPS617657A (ja) | マルチチツプパツケ−ジ | |
| JPS629654A (ja) | 集積回路装置実装パツケ−ジ | |
| JPS5980957A (ja) | 半導体装置 | |
| JPH08293571A (ja) | パッケージおよびそれを用いた半導体集積回路装置 | |
| JPS6143437A (ja) | 半導体装置 | |
| JPS6016453A (ja) | 集積回路装置用パツケ−ジ | |
| JPH01264249A (ja) | 基板用ピン、ピン付基板及びプリントボード | |
| JPS62123744A (ja) | 半導体装置 | |
| JPS60187046A (ja) | 半導体装置およびその製造方法 | |
| JPH01205457A (ja) | システム化半導体装置 | |
| JPS60163442A (ja) | 半導体集積回路装置 | |
| JPS63153846A (ja) | 半導体装置 | |
| JPH04199670A (ja) | Ｉｃパッケージ用リードフレーム | |
| JPS62194656A (ja) | 半導体素子 | |
| JPS63164349A (ja) | 半導体装置用外部リ−ドピン |