JPS63153846A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63153846A JPS63153846A JP30251786A JP30251786A JPS63153846A JP S63153846 A JPS63153846 A JP S63153846A JP 30251786 A JP30251786 A JP 30251786A JP 30251786 A JP30251786 A JP 30251786A JP S63153846 A JPS63153846 A JP S63153846A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wiring conductor
- semiconductor device
- secondary loop
- resistance component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 239000004020 conductor Substances 0.000 claims abstract description 29
- 239000000463 material Substances 0.000 claims abstract description 4
- 239000003990 capacitor Substances 0.000 abstract 1
- 239000000919 ceramic Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置、特にそのパッケージの配線導体
に関する。
に関する。
従来、パッケージにおける配線導体の抵抗は極力低くし
て、半導体装置の電気特性に影響を与えないようＫして
いた。
て、半導体装置の電気特性に影響を与えないようＫして
いた。
上記のように、配線導体の抵抗が低くしであるので、使
用状況により不都合な現象が生ずる。
用状況により不都合な現象が生ずる。
すなわち、半導体装置が電気的振動入力をうけていると
きに、半導体装置の容量分とパッケージのリード、配線
導体、パッケージとチップを継ぐワイヤーポンディング
線等のもつインダクタンス分とが、前記振動に共振した
場合に、この共振に関与する抵抗が極めて低いので共恨
電圧が高くなシ、半導体装置内の信号電圧が正常電圧よ
）高くなって、誤動作の原因となることがある。この共
振現象は、特に配線導体のうち電源に接続される配線に
生じた場合に、影響が大きい。
きに、半導体装置の容量分とパッケージのリード、配線
導体、パッケージとチップを継ぐワイヤーポンディング
線等のもつインダクタンス分とが、前記振動に共振した
場合に、この共振に関与する抵抗が極めて低いので共恨
電圧が高くなシ、半導体装置内の信号電圧が正常電圧よ
）高くなって、誤動作の原因となることがある。この共
振現象は、特に配線導体のうち電源に接続される配線に
生じた場合に、影響が大きい。
本発明は、上記問題点を解決するためになされたもので
、半導体装置用パッケージの配線導体のうち、電源の接
続甥れる配線導体に、抵抗成分を設けるようにして、共
振現象が生じても、共振電圧を減衰させ半導体装置の正
常動作に支障を生ぜしめカい。
、半導体装置用パッケージの配線導体のうち、電源の接
続甥れる配線導体に、抵抗成分を設けるようにして、共
振現象が生じても、共振電圧を減衰させ半導体装置の正
常動作に支障を生ぜしめカい。
上記抵抗成分は、直接に配線導体に抵抗成分を設けた９
、あるいは電磁結合された２次ループ配線の抵抗によシ
実効的に抵抗成分を設けることで実現できる。
、あるいは電磁結合された２次ループ配線の抵抗によシ
実効的に抵抗成分を設けることで実現できる。
以下、本発明の実施例につき、図面を参照して説明する
。第１図は、その一実施例のパッケージの平面図である
。セラミック基板６上に、複数個の配線導体２が外部リ
ード端子１に接続されて設けである。本発明では、電源
端子ＩＡ。
。第１図は、その一実施例のパッケージの平面図である
。セラミック基板６上に、複数個の配線導体２が外部リ
ード端子１に接続されて設けである。本発明では、電源
端子ＩＡ。
グランド端子ＩＢに接続される配線導体は、図示のよう
に配線導体に並設された２次ループ配線４Ａ、４Ｂを有
し、その相互間に相互インダクタ３Ａ、３Ｂｌ形成して
いる。そして２次ループ配線４Ａ、４Ｂには抵抗５Ａ、
５Ｂが形成され、実効的に配線導体に抵抗分が生ずる。
に配線導体に並設された２次ループ配線４Ａ、４Ｂを有
し、その相互間に相互インダクタ３Ａ、３Ｂｌ形成して
いる。そして２次ループ配線４Ａ、４Ｂには抵抗５Ａ、
５Ｂが形成され、実効的に配線導体に抵抗分が生ずる。
抵抗５Ａ、５Ｂは、２次ループ配線４Ａ、４Ｂの導線を
導電率の低い材質から形成し、回路全体として抵抗をも
たせるようにしてもよい。
導電率の低い材質から形成し、回路全体として抵抗をも
たせるようにしてもよい。
次に、第２図は、直接に配線導体に抵抗成分を設けた実
施例のパッケージの平面図である。
施例のパッケージの平面図である。
電極端子ＩＡ、グランド端子ＩＢに接続嘔れる配線導線
２Ａ、２Ｂの一部に抵抗５Ａ’、５Ｂ’を形成している
。抵抗５Ａ’、５Ｂ’は局部的でなく、配線導体２Ａ、
２Ｂの全体を導電率の低い材質のものを使用することで
形成してもよい。
２Ａ、２Ｂの一部に抵抗５Ａ’、５Ｂ’を形成している
。抵抗５Ａ’、５Ｂ’は局部的でなく、配線導体２Ａ、
２Ｂの全体を導電率の低い材質のものを使用することで
形成してもよい。
以上、説明したように、本発明によれば半導体装置のパ
ッケージの配線導体のうち、電源に接続される配線導体
に抵抗成分を形成し、配線導体・半導体容量などによシ
生ずる電気共振を制動することができた。これによって
、上記共振による半導体装置の動作マージンの低下を防
止し、誤動作を防ぐことができる効果を有する。
ッケージの配線導体のうち、電源に接続される配線導体
に抵抗成分を形成し、配線導体・半導体容量などによシ
生ずる電気共振を制動することができた。これによって
、上記共振による半導体装置の動作マージンの低下を防
止し、誤動作を防ぐことができる効果を有する。
第１図・第２図は本発明の実施例の平面図である。
１・・・外部リード端子、
２・・・配線導体、
ＩＡ−ＩＢ・・・電源端子φグランド端子、３Ａ、３Ｂ
・・・インダクタ、 ４Ａ、４Ｂ・・・２次ループ配線、 ５Ａ、５Ｂ、５Ａ’、５Ｂ’・・・抵抗、６・・・セラ
ミック基板。
・・・インダクタ、 ４Ａ、４Ｂ・・・２次ループ配線、 ５Ａ、５Ｂ、５Ａ’、５Ｂ’・・・抵抗、６・・・セラ
ミック基板。
Claims (3)
- （１）半導体装置用パッケージの配線導体のうち、電源
の接続される配線導体に、抵抗成分を設けたことを特徴
とする半導体装置。 - （２）前記抵抗成分が、配線導体の一部もしくは全部を
導電率が低い材質でなるものとする特許請求の範囲第１
項記載の半導体装置。 - （３）前記抵抗成分が、配線導体に電磁結合された２次
ループ配線に含まれる抵抗により形成されてなる特許請
求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30251786A JPS63153846A (ja) | 1986-12-17 | 1986-12-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30251786A JPS63153846A (ja) | 1986-12-17 | 1986-12-17 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63153846A true JPS63153846A (ja) | 1988-06-27 |
Family
ID=17909916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30251786A Pending JPS63153846A (ja) | 1986-12-17 | 1986-12-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63153846A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8757614B2 (en) | 2012-06-13 | 2014-06-24 | Ricoh Company, Ltd. | Slide rail, sheet feed device, and image forming apparatus |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5319760A (en) * | 1976-08-09 | 1978-02-23 | Hitachi Ltd | Integrated circuit device |
| JPS5587463A (en) * | 1978-12-25 | 1980-07-02 | Fujitsu Ltd | Integrated circuit package |
-
1986
- 1986-12-17 JP JP30251786A patent/JPS63153846A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5319760A (en) * | 1976-08-09 | 1978-02-23 | Hitachi Ltd | Integrated circuit device |
| JPS5587463A (en) * | 1978-12-25 | 1980-07-02 | Fujitsu Ltd | Integrated circuit package |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8757614B2 (en) | 2012-06-13 | 2014-06-24 | Ricoh Company, Ltd. | Slide rail, sheet feed device, and image forming apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6594136B2 (en) | Multi-layer capacitor, wiring board, and high-frequency circuit | |
| US4454529A (en) | Integrated circuit device having internal dampening for a plurality of power supplies | |
| US6327134B1 (en) | Multi-layer capacitor, wiring board, and high-frequency circuit | |
| US6606011B2 (en) | Energy conditioning circuit assembly | |
| US7948078B2 (en) | Semiconductor device | |
| JP2005521231A (ja) | 垂直方向接続のキャパシタを有する電子アセンブリ及びその製造方法 | |
| US6483692B2 (en) | Capacitor with extended surface lands and method of fabrication therefor | |
| KR100657434B1 (ko) | 횡방향 접속된 커패시터들을 갖는 전자 어셈블리 및 그제조 방법 | |
| JP2008028281A (ja) | 半導体装置 | |
| JP4939795B2 (ja) | 半導体パッケージと共に使用するための基板層及びその形成方法 | |
| JP3787037B2 (ja) | 半導体モジュール | |
| JP4908091B2 (ja) | 半導体装置 | |
| JPS63153846A (ja) | 半導体装置 | |
| JPS63209198A (ja) | 半導体装置 | |
| JP2697547B2 (ja) | 半導体集積回路装置 | |
| US7087990B2 (en) | Power semiconductor device | |
| JPH04192353A (ja) | 集積回路 | |
| JPH04186667A (ja) | 半導体装置 | |
| JPS59143355A (ja) | 半導体集積回路装置 | |
| JPH0394452A (ja) | 半導体集積回路用パッケージ | |
| JPS634662A (ja) | 電子回路装置 | |
| JPS61113267A (ja) | 半導体装置 | |
| JPS6211256A (ja) | 半導体集積回路装置 | |
| JPH03148858A (ja) | 半導体装置のパッケージ | |
| JPH04101452A (ja) | 半導体パッケージ |