JPS60163442A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPS60163442A
JPS60163442A JP59018817A JP1881784A JPS60163442A JP S60163442 A JPS60163442 A JP S60163442A JP 59018817 A JP59018817 A JP 59018817A JP 1881784 A JP1881784 A JP 1881784A JP S60163442 A JPS60163442 A JP S60163442A
Authority
JP
Japan
Prior art keywords
semiconductor chip
wirings
conductor
package
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59018817A
Other languages
English (en)
Inventor
Hisatoshi Narita
成田　尚敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59018817A priority Critical patent/JPS60163442A/ja
Publication of JPS60163442A publication Critical patent/JPS60163442A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （ａ）　発明の技術分野 本発明は、半導体集積回路装置に係り、特に、パッケー
ジの端子と半導体チップの端子との接続部の構造に関す
。
（ｂｌ　技術の背景 半導体集積回路装置は、情報処理ｍ器において主要構成
要素として多用されているが、半導体集積回路装置の機
能を荷なう半導体チップの機能向上に伴い、該半導体チ
ップから導出される配線に乗せる信号が多様化して、該
配線間の漏話に対する対策が必要になってくる。
（Ｃ１従来技術と問題点 第１図は従来の半導体集積回路装置の一実施例の構造を
示す平面図（ａ）と断面図（ｂｌ、第２図はその配線間
の電界を示した図、第３図は従来の半導体集積回路装置
の他の実施例の構造を示す断面図で、１はパッケージ、
２は半導体チップ、３はリード端子、４．５ば端子、６
．６ａは配線、７は蓋、８は接地端子、９は配線板、Ｅ
は電気力線をそれぞれ示す。
第１図図示の半導体集積回路装置は、本体が例えばセラ
ミックからなるパンケージ１の内側に、集積回路を形成
した半導体チップ２が図示のように搭載され、パンケー
ジｌから外部に導出される複数のリード端子３の個々に
パッケージ１内で接続されて、半導体チップ２と接続す
るためパッケージ１の内側に導出された複数の端子４と
、前記集積回路を外部と接続するため半導体チップ２の
表面に形成された複数の端子５とが、例えば金線からな
る配線６を用いてワイヤポンディングにより個別に接続
され、蓋７が被せられてなってい番。
この際、半導体チップ２の裏面は、パッケージ１の半導
体チップ２搭載面に設けられた接地端子８を介してリー
ド端子３の中の接地用端子に接続されている。
この構成の半導体集積回路装置においては、配線６が互
いに隣接して配置されるため、第２図図示のように相互
間に電気力線Ｅで示されるような電界が形成されて漏話
が発生し、該半導体集積回路装置の機能を劣化させる問
題がある。
第３図図示は、第１図図示の配線６に代わって、配線板
９に形成された配線６ａで端子４．５を接続した半導体
集積回路装置であるが、この場合も第２図図示と同様に
、配線６ａ相互間に電界が形成されて漏話が発生し、第
１図図示の実施例の場合と同様な問題がある。
（ｄｌ　発明の目的 本発明の目的は上記従来の問題に鑑み、半導体チップを
搭載したパッケージの該半導体チップ周辺に設けられた
複数の端子と、該半導体チップの表面に設けられた複数
の端子とのそれぞれを接続する複数の配線の、相互間に
発生ずる漏話を低減させる半導体集積回路装置を提供す
るにある。
（ｅ）　発明の構成 上記目的は、半導体チップを搭載したパッケージの該半
導体チップ周辺に設けられた複数の端子と、該半導体チ
ップの表面に設けられた複数の端子とのそれぞれを接続
する複数の配線の中で、隣接する該配線の間の一つ以上
に導電体が配設され、該導電体が個々に前記パッケージ
の前記半導体チップ搭載面にある接地電極に接続されて
いることを特徴とする半導体集積回路装置によって達成
される。
前記導電体は、その両側にある前記隣接する配線間の電
界を遮断するので、該隣接する配線間の漏話を低減させ
る。なお、前記導電体は漏話が問題になる配線間にあれ
ば機能上は充分である。
（ｆ）　発明の実施例 以下本発明の実施例を図により説明する。企図を通じ同
一符号は同一対象物を示す。
第４図は本発明による半導体集積回路装置の一実施例の
構造番示す平面図（ａｌと断面図（ｂｌ、第５図はその
配線間の電界を示した図、第６図は本発明による半導体
集積回路装置の他の実施例の構造を示す断面図で、１１
．２１は導電体、１２はスルーホールをそれぞれ示す。
第４図図示は、第１図図示の半導体集積回路装置に本発
明による導電体を加えて、漏話を低減した半導体集積回
路装置である。
即ち、図（８）図示のように隣接する配線６の間に例え
ば金からなる導電体１１を配設してあり、その側面は図
（ｂ）図示半導体チップ２の右側に示した如くで、半導
体チップ２側においてスルーホール１２を介して接地端
子８に接続しである。ちなみに半導体チップ２の左側に
は、理解を容易にするため配線６を示しである。この導
電体１１の形成は、半導体チ・／ブ２上にビームリード
の形で一体に形成してもよく、或いは、途中で分割して
半導体チップ２上とパッケージｌ上に分担して形成し、
半導体チップ２をパンケージ１に搭載する際に前記分割
した両者を例えばはんだで接合してもよい。また、配線
６の間隔が小さい場合には、導電体１１の表面を例えば
燐珪酸ガラスで覆い、配線６が接触しても短絡にならな
いようにするのが望ましい。
半導体集積回路装置の構成をこのようにすることにより
、隣接した配線６間に形成される電界は、第５図図示の
電気力線Ｅが示すように導電体１１により遮断され漏話
の発生が低減する。導電体１１の高さが高い程この遮断
効果が大きいので、導電体１１の形成に当たっては可能
な範囲で高さを高くすることが望ましい。
第６図図示は、第３図図示の半導体集積回路装置に本発
明による導電体を加えて、漏話を低減した半導体集積回
路装置である。
即ち、配線板９上の配線６ａの間に例えば金からなる導
電体２１を配設してあり、その側面は図示半導体チップ
２の右側に示した如くで、半導体装置プ２とパッケージ
１との間で下に延ばし接地端子８に接続しである。ちな
みに半導体チップ２の左側には、理解を容易にするため
配線６ａを示しである。この場合も第５図図示と同様に
、隣接した配線６８間に形成される電界は、導電体２１
により遮断され漏話の発生が低減する。導電体２１の配
線板９との接合面を配線板９に食い込ませると、前記遮
断の効果は更に大きくなる。
なお、前記導電体は、漏話が問題になる前記配線間に配
設されれば機能上は充分であり、過剰に配設されていて
も支障はない。
（ｇｌ　発明の効果 以上に説明したように、本発明による構成によれば、半
導体チップを搭載したパッケージの該半導体チップ周辺
に設けられた複数の端子と、該半導体チップの表面に設
けられた複数の端子とのそれぞれを接続する複数の配線
の、相互間に発生ずる漏話を低減させる半導体集積回路
装置を提供することが出来て、前記配線間の漏話に起因
する半導体集積回路装置の機能劣化防止を可能にさせる
効果がある。
【図面の簡単な説明】
第１図は従来の半導体集積回路装置の一実施例の構造を
示す平面図（ａｌと断面図（ｂ）、第２図はその配線間
の電界を示した図、第３図は従来の半導体集積回路装置
の他の実施例の構造を示す断面図、第４図は本発明によ
る半導体集積回路装置の一実施例の構造を示す平面図（
ａｌと断面図ｆｂｌ、第５図はその配線間の電界を示し
た図、第６図は本発明による半導体集積回路装置の他の
実施例の構造を示す断面図である。 図面において、■はパッケージ、２ば半導体チップ、３
はリード端子、４．５は端子、６．６ｄは配線、７は蓋
、８は接地端子、９ば配線板、１１．２１は導電体、１
２はスルーボール、Ｅは電気力線をそれぞれ示す。

Claims (1)

    【特許請求の範囲】
  1. 半導体チップを搭載したパッケージの該半導体チップ周
    辺に設けられた複数の端子と、該半導体チップの表面に
    設けられた複数の端子とのそれぞれを接続する複数の配
    線の中で、隣接する該配線の間の一つ以上に導電体が配
    設され、該導電体が個々に前記パッケージの前記半導体
    チップ搭載面にある接地電極に接続されていることを特
    徴とする半導体集積回路装置。
JP59018817A 1984-02-02 1984-02-02 半導体集積回路装置 Pending JPS60163442A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59018817A JPS60163442A (ja) 1984-02-02 1984-02-02 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59018817A JPS60163442A (ja) 1984-02-02 1984-02-02 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPS60163442A true JPS60163442A (ja) 1985-08-26

Family

ID=11982123

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59018817A Pending JPS60163442A (ja) 1984-02-02 1984-02-02 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPS60163442A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6390865U (ja) * 1986-12-04 1988-06-13

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6390865U (ja) * 1986-12-04 1988-06-13

Similar Documents

Publication Publication Date Title
US6667560B2 (en) Board on chip ball grid array
JP2603636B2 (ja) 半導体装置
US20020118522A1 (en) Ball grid array package with interdigitated power ring and ground ring
US5309020A (en) Packaged semiconductor device assembly including two interconnected packaged semiconductor devices mounted on a common substrate
US6340839B1 (en) Hybrid integrated circuit
US5399904A (en) Array type semiconductor device having insulating circuit board
EP0590915A1 (en) Chip on board assembly
US5726860A (en) Method and apparatus to reduce cavity size and the bondwire length in three tier PGA packages by interdigitating the VCC/VSS
JP2001156251A (ja) 半導体装置
JPH0774278A (ja) セラミック・パッケージ組立部品
JPH0342496B2 (ja)
JPS60163442A (ja) 半導体集積回路装置
JPH04196253A (ja) 半導体装置用パッケージ
JPS63136657A (ja) 両面実装電子回路ユニツト
JP2897696B2 (ja) 半導体モジュール
JPS6267828A (ja) 半導体デバイスの実装構造
JPS5854646A (ja) 混成集積回路装置
JPH05183094A (ja) 半導体集積回路
JPS629654A (ja) 集積回路装置実装パツケ−ジ
JP2725621B2 (ja) 半導体装置
KR200249560Y1 (ko) 비·엘·피 및 이를 이용한 패키지 스택
JP3194300B2 (ja) 半導体装置
KR100206975B1 (ko) 반도체 패키지
JPS6143437A (ja) 半導体装置
JPH08236659A (ja) リードレスチップキャリア及びこのリードレスチップキャリアを実装するプリント基板