JP3194300B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3194300B2
JP3194300B2 JP23484392A JP23484392A JP3194300B2 JP 3194300 B2 JP3194300 B2 JP 3194300B2 JP 23484392 A JP23484392 A JP 23484392A JP 23484392 A JP23484392 A JP 23484392A JP 3194300 B2 JP3194300 B2 JP 3194300B2
Authority
JP
Japan
Prior art keywords
semiconductor element
substrate
electrode
wiring pattern
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP23484392A
Other languages
English (en)
Other versions
JPH0684990A (ja
Inventor
康男 山▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP23484392A priority Critical patent/JP3194300B2/ja
Publication of JPH0684990A publication Critical patent/JPH0684990A/ja
Application granted granted Critical
Publication of JP3194300B2 publication Critical patent/JP3194300B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、基板上に半導体素子を
金属線を用いて接続する構造に係わり、更に詳しくは高
密度実装を可能とする接続構造に関する。
【０００２】
【従来の技術】図４は、基板上に半導体素子を搭載し、
金属線を用いて接続したいわゆるチップ・オン・ボード
と呼ばれる構造を示した断面図であり、１０１は基板、
１０２は基板１０１上に形成した配線パターン、１０３
は半導体素子、１０４は半導体素子１０３の能動面上に
形成された電極、１０５はＡｕ線、１０２ａはＡｕ線１
０５を配線パターン１０２に接合するための領域であ
る。
【０００３】図４に示した半導体装置の製造工程を簡単
に示すと次のようになる。基板１０１上に半導体素子１
０３を接着剤を用いて固定する。このとき半導体素子１
０３の能動面は上向きとなる。基板１０１上には予め電
極１０４と対応した配線パターン１０２が形成されてい
る。配線パターン１０２の先端には、Ａｕ線１０５と接
続するための領域１０２ａが設けられている。電極１０
４と領域１０２ａは、Ａｕ線１０５を用い、通常ワイヤ
ーボンディングと呼ばれる方法で接続され、半導体装置
が製造される。
【０００４】
【発明が解決しようとする課題】上記従来技術では、配
線パターン１０２と電極１０４を接続するために大きな
面積が必要になる。すなわち、配線パターン１０２は、
ワイヤーボンディングするために半導体素子１０３を取
り囲み、更に適度な間隙を設けなければならない。
【０００５】一つには、半導体素子１０３を基板１０１
上に接着する際、位置ずれにより半導体素子１０３と配
線パターン１０２が接して電気的な短絡が生じることを
防ぐためでもあり、更に重要なことは、Ａｕ線１０５で
接続するため、パッド１０２ａが半導体素子１０３に近
い場合、Ａｕ線１０５の弛みによりＡｕ線１０５と半導
体素子１０３の端面に電気的な短絡が発生し、半導体装
置が機能しなくなることを防止する為である。また半導
体素子１０３のサイズが大きくなり、接続する電極１０
４のピッチが狭くなって来ると、隣接したＡｕ線１０５
同士で短絡が生じるためパッド１０２ａを更に半導体素
子１０３から離して配置しなければならない。
【０００６】一例を揚げると、例えば、厚さ０．４ｍ
ｍ、１０ｍｍ×８ｍｍ角のサイズを持ち、電極の数が２
００ピンの半導体素子を基板上に搭載する場合、Ａｕ線
１０５の長さは最長３ｍｍに達し、１６ｍｍ×１４ｍｍ
の範囲が半導体素子ただ一つのために占有されることと
なり、基板上の実装密度は著しく小さくなる。この例で
は、半導体素子の面積は８０ｍｍ2であり、この半導体
素子を実装するために必要な面積は２２４ｍｍ2にもな
り、実装面積効率は３６％にも満たなく高密度実装化を
妨げていた。
【０００７】
【課題を解決するための手段】本発明に係る半導体装置
は、一方の面における、互いに平行な２辺間のほぼ中央
に配置された複数の電極を有する半導体素子と、一方の
面に配線パターンを有し、前記半導体素子が実装された
基板と、を備える半導体装置であって、前記基板におけ
る前記半導体素子の前記電極が位置する領域に対応して
設けられた開口部から前記電極が露出するように、前記
基板における前記配線パターンが形成されていない面
と、前記半導体素子の一方の面とが対向し、前記基板の
前記配線パターンが形成された面における、前記半導体
素子が実装された領域内に形成された前記配線パターン
と、前記電極とが前記金属線により電気的に接続されて
なることを特徴とする。また、この半導体装置におい
て、前記基板の前記開口部は、複数の前記電極にそれぞ
れ対応して複数形成されていてもよい。また、この半導
体装置において、前記基板の前記開口部は、複数の前記
電極を包含させるように、スリット状に形成されていて
もよい。また、上記いずれかの半導体装置において、前
記半導体素子と前記基板との間には、前記半導体素子と
前記基板とを固定する接着部材が介在していてもよい。
また、上記いずれかの半導体装置において、前記基板に
おける同一面上に、複数の前記半導体素子が配置されて
いてもよい。
【０００８】
【実施例】以下、実施例により本発明の詳細を説明す
る。
【０００９】図１は、本発明による一実施例を模式的に
示した斜視図であり、図２は、図１の断面図である。
【００１０】図１および図２において、１１は基板、１
２は配線パターン、１３および２３は半導体素子、１４
および２４は電極、１５および２５は金属線、１６はチ
ップ素子、１７は接着剤、１８は放熱板、１９は放熱板
を半導体素子１３へ接着するペースト、Ａは基板１１の
開口部である。
【００１１】図２を用いて本発明の実施例を説明する。
まず、基板１１に半導体素子１３の能動面上に形成され
た電極１４に対応する開口部Ａを設ける。基板１１の開
口部Ａは、電極１４にワイヤーボンディング可能な大き
さで有れば良く、本実施例では電極１４が半導体素子１
３の各四辺に一列に並んでいるため、各一列を包含する
ようにスリット状の開口部を設けている。
【００１２】開口部Ａを設けた基板１１に半導体素子１
３を能動面を基板側に向け、図１および図２に示すよう
に電極１４と開口部Ａを位置合わせし、接着剤１７を用
いて接着する。基板１１に半導体素子１３を接着固定し
た後、開口部Ａを通して電極１４と配線パターン１２を
金属線１５を用いて接合する。本実施例では、金属線１
５にはＡｕ線を用い、ワイヤーボンディングと呼ばれる
方法で接合を行なっている。金属線１５の接合方法は、
Ａｌ線等を用いたウェッジボンディング法でも、問題な
く接合可能である。
【００１３】金属線１５の接続方向は、従来例では図４
に示したように電極１０４から半導体素子１０３の外側
に向かって結線することしかできなかった。しかし、本
実施例では、半導体素子１３の能動面上を基板１１の裏
面に接着しているため、従来例では、半導体素子１０３
を接着していた部分に配線パターン１２の引き回しが可
能となり、従来例では半導体素子１０３が占有していた
基板表面に金属線１５の接続が可能となる。これによっ
て、従来では、金属線１０５を接続するために必要とし
ていた基板面積を著しく減少させることが出来る。
【００１４】また、図１に示したように、半導体素子１
３を基板１１の裏面に接着しているため、基板１１の表
面に半導体素子１３と比較して小型の半導体素子２３を
接着固定し、金属線２５を用いて配線パターン１２と接
続することも可能である。またチップ部品１６を基板１
１上に予め半田付け等の方法で搭載しておくことも可能
である。
【００１５】更に半導体素子１３の裏面が露出している
ため、従来例では困難であった放熱板１８の半導体素子
への直接接続が可能となる。
【００１６】図３は、サーマルヘッドまたは液晶ドライ
バーＩＣの様に比較的少数の入力電極と多数の出力電極
を持ち、これを多数個並列に実装して使用する場合の応
用例を模式的に示した斜視図である。図３において、３
１は基板、３２ａは入力配線パターン、３２ｂは出力配
線パターン、３３は半導体素子、３４は電極、３５は金
属線、Ａは基板３１の開口部を示す。
【００１７】図１および図２に示した方法と同様に、基
板３１に電極３４と対向する位置に開口部Ａを設け半導
体素子３３を位置合わせして接着固定し、電極３４と配
線パターン３２ａおよび配線パターン３２ｂを金属線３
５を用いて結線する。
【００１８】図３に示したように、本実施例で示した方
法を用いると、配線パターン３２ａおよび配線パターン
３２ｂを半導体素子３３の能動面上に引き回し可能なた
め、半導体素子３３を素子同士の接触が起きない程度の
極僅かな間隙を残して密に実装することが出来るため、
出力配線パターン３２ｂのピッチを微細ピッチで実現で
きる。
【００１９】
【発明の効果】以上の説明から明らかなように、本発明
は、基板に半導体素子の電極と対向する位置に開口部を
設け、半導体素子の電極と基板とを位置を合わせ固定
し、電極と基板上の配線パターンを金属線を用いて接続
することで、以下の効果を有する。
【００２０】従来、半導体素子を接着固定していた範囲
に配線パターンの引き回しが可能となるため、金属線を
結線する領域を著しく縮小でき、微細ピッチの接続が可
能である。また、他の素子、例えば小型の半導体素子や
チップ部品を搭載することが出来るため、実装密度を著
しく高めることが出来、さらに配線長を短く出来るた
め、高速の信号の伝達に適しており、半導体素子への放
熱板の接着も容易であるため、消費電力の大きな半導体
素子の搭載が可能となる。
【図面の簡単な説明】
【図１】本発明による半導体装置の一実施例を示した斜
視図である。
【図２】本発明による半導体装置の一実施例を示した断
面図である。
【図３】本発明による半導体装置の一応用例を示した斜
視図である。
【図４】従来例を示した断面図である。
【符号の説明】
１１ 基板 １２ 配線パターン １３ 半導体素子 １４ 電極 １５ 金属線 １６ チップ部品 １７ 接着剤 １８ 放熱板 １９ ペースト ２３ 半導体素子 ２４ 電極 ２５ 金属線 Ａ 基板１１の開口部 ３１ 基板 ３２ａ 入力配線パターン ３２ｂ 出力配線パターン ３３ 半導体素子 ３４ 電極 ３５ 金属線 １０１ 基板 １０２ 配線パターン １０２ａ パッド １０３ 半導体素子 １０４ 電極 １０５ 金属線 １０６ ペースト

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】 一方の面における、互いに平行な２辺間
    のほぼ中央に配置された複数の電極を有する半導体素子
    と、 一方の面に配線パターンを有し、前記半導体素子が実装
    された基板と、 を備える半導体装置であって、 前記基板における前記半導体素子の前記電極が位置する
    領域に対応して設けられた開口部から前記電極が露出す
    るように、前記基板における前記配線パターンが形成さ
    れていない面と、前記半導体素子の一方の面とが対向
    し、 前記基板の前記配線パターンが形成された面における、
    前記半導体素子が実装された領域内に形成された前記配
    線パターンと、前記電極とが前記金属線により電気的に
    接続されてなることを特徴とする半導体装置。
  2. 【請求項２】 前記基板の前記開口部は、複数の前記電
    極にそれぞれ対応して複数形成されてなることを特徴と
    する請求項１に記載の半導体装置。
  3. 【請求項３】 前記基板の前記開口部は、複数の前記電
    極を包含させるように、スリット状に形成されてなるこ
    とを特徴とする請求項１に記載の半導体装置。
  4. 【請求項４】 前記半導体素子と前記基板との間には、
    前記半導体素子と前記基板とを固定する接着部材が介在
    してなることを特徴とする請求項１乃至３に記載の半導
    体装置。
  5. 【請求項５】 前記基板における同一面上に、複数の前
    記半導体素子が配置されてなることを特徴とする請求項
    １乃至４に記載の半導体装置。
JP23484392A 1992-09-02 1992-09-02 半導体装置 Expired - Lifetime JP3194300B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23484392A JP3194300B2 (ja) 1992-09-02 1992-09-02 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23484392A JP3194300B2 (ja) 1992-09-02 1992-09-02 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2001103791A Division JP2001313352A (ja) 2001-04-02 2001-04-02 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH0684990A JPH0684990A (ja) 1994-03-25
JP3194300B2 true JP3194300B2 (ja) 2001-07-30

Family

ID=16977239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23484392A Expired - Lifetime JP3194300B2 (ja) 1992-09-02 1992-09-02 半導体装置

Country Status (1)

Country Link
JP (1) JP3194300B2 (ja)

Also Published As

Publication number Publication date
JPH0684990A (ja) 1994-03-25

Similar Documents

Publication Publication Date Title
US6452260B1 (en) Electrical interface to integrated circuit device having high density I/O count
JP2988075B2 (ja) 半導体装置
JP2546195B2 (ja) 樹脂封止型半導体装置
JP2568748B2 (ja) 半導体装置
US6630733B2 (en) Integrated circuit package electrical enhancement
JPH03255657A (ja) 混成集積回路装置
JPH04123448A (ja) 半導体実装装置
US5763945A (en) Integrated circuit package electrical enhancement with improved lead frame design
JP3194300B2 (ja) 半導体装置
EP0171783A2 (en) Module board and module using the same and method of treating them
JP2712100B2 (ja) 多層配線基板
US6984882B2 (en) Semiconductor device with reduced wiring paths between an array of semiconductor chip parts
JP2001313352A (ja) 半導体装置及びその製造方法
KR100206975B1 (ko) 반도체 패키지
JPH04359464A (ja) 半導体装置
JP2806816B2 (ja) ボンディング装置およびこれを用いたボンディング方法
JPH1131755A (ja) 半導体パッケージ
JPH0430441A (ja) 半導体装置
JPH1070158A (ja) Ｔａｂ実装半導体装置
JPH04107846A (ja) 半導体装置
JPH04352463A (ja) リードフレームおよびこれを用いた半導体装置
JPH08222683A (ja) 半導体装置用リードフレームおよび半導体装置
JPH04284662A (ja) 半導体モジュールの実装構造
JPH05259209A (ja) 半導体チップと配線基板との接続方法
JPH0828463B2 (ja) リードフレームおよびこれを用いた半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090601

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100601

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110601

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110601

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120601

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130601

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130601

Year of fee payment: 12