CN100370596C - 存储器的制造方法和存储器 - Google Patents

存储器的制造方法和存储器 Download PDF

Info

Publication number
CN100370596C
CN100370596C CNB2004100085364A CN200410008536A CN100370596C CN 100370596 C CN100370596 C CN 100370596C CN B2004100085364 A CNB2004100085364 A CN B2004100085364A CN 200410008536 A CN200410008536 A CN 200410008536A CN 100370596 C CN100370596 C CN 100370596C
Authority
CN
China
Prior art keywords
film
storage medium
section
ferroelectric
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB2004100085364A
Other languages
English (en)
Other versions
CN1536648A (zh
Inventor
本间运也
松下重治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Patnera Capital LLC
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1536648A publication Critical patent/CN1536648A/zh
Application granted granted Critical
Publication of CN100370596C publication Critical patent/CN100370596C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02B—HYDRAULIC ENGINEERING
    • E02B3/00—Engineering works in connection with control or use of streams, rivers, coasts, or other marine sites; Sealings or joints for engineering works in general
    • E02B3/04—Structures or apparatus for, or methods of, protecting banks, coasts, or harbours
    • E02B3/12—Revetment of banks, dams, watercourses, or the like, e.g. the sea-floor
    • E02B3/14—Preformed blocks or slabs for forming essentially continuous surfaces; Arrangements thereof
    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01K—ANIMAL HUSBANDRY; AVICULTURE; APICULTURE; PISCICULTURE; FISHING; REARING OR BREEDING ANIMALS, NOT OTHERWISE PROVIDED FOR; NEW BREEDS OF ANIMALS
    • A01K61/00—Culture of aquatic animals
    • A01K61/10—Culture of aquatic animals of fish
    • A01K61/17—Hatching, e.g. incubators
    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01K—ANIMAL HUSBANDRY; AVICULTURE; APICULTURE; PISCICULTURE; FISHING; REARING OR BREEDING ANIMALS, NOT OTHERWISE PROVIDED FOR; NEW BREEDS OF ANIMALS
    • A01K61/00—Culture of aquatic animals
    • A01K61/20—Culture of aquatic animals of zooplankton, e.g. water fleas or Rotatoria
    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02D—FOUNDATIONS; EXCAVATIONS; EMBANKMENTS; UNDERGROUND OR UNDERWATER STRUCTURES
    • E02D17/00—Excavations; Bordering of excavations; Making embankments
    • E02D17/20—Securing of slopes or inclines
    • E02D17/205—Securing of slopes or inclines with modular blocks, e.g. pre-fabricated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/57—Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02D—FOUNDATIONS; EXCAVATIONS; EMBANKMENTS; UNDERGROUND OR UNDERWATER STRUCTURES
    • E02D2600/00—Miscellaneous
    • E02D2600/20—Miscellaneous comprising details of connection between elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Environmental Sciences (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Zoology (AREA)
  • Biodiversity & Conservation Biology (AREA)
  • Structural Engineering (AREA)
  • Civil Engineering (AREA)
  • Marine Sciences & Fisheries (AREA)
  • Materials Engineering (AREA)
  • Animal Husbandry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mining & Mineral Resources (AREA)
  • Environmental & Geological Engineering (AREA)
  • General Life Sciences & Earth Sciences (AREA)
  • Paleontology (AREA)
  • Ocean & Marine Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供了一种存储器的制造方法，通过这种方法可以提高从存储单元读取信号的强度。这种存储器的制造方法包括以下工序：通过对形成于第1电极膜上的存储材料膜的一部分进行规定厚度的蚀刻，形成存储部和被蚀刻的薄膜部的工序；以至少覆盖存储材料膜的薄膜部的方式形成绝缘膜的工序；在绝缘膜上的规定区域形成蚀刻掩膜之后，使其作为蚀刻掩膜，通过对绝缘膜与存储材料膜的薄膜部进行蚀刻来将绝缘膜与存储材料膜的薄膜部图形化的工序。

Description

存储器的制造方法和存储器
技术领域
本发明涉及存储器的制造方法和存储器，尤其涉及含铁电膜和超巨磁电阻(CMR：colossal magnetoresistance)膜等存储材料膜的存储器的制造方法和存储器。
背景技术
目前，由于铁电膜元件具有铁电性等的特性，因此被期待广泛应用于电子学等众多领域。例如，正在研究利用极化磁滞现象制造非易失性存储器的铁电存储器。这种铁电存储器例如已经在特开2001-210795号公报中公开。此外，目前已经提出利用超巨磁阻材料的非易失性存储器等的方案，这种超巨磁阻材料由脉冲施加电压引起其电阻大幅度变化。在使用该超巨磁阻材料的非易失性存储器中，利用夹在上部电极与下部电极之间的超巨磁阻材料膜的电阻值之差来保存数据。
在使用铁电膜的非易失性存储器中，通过夹在上部电极与下部电极之间的铁电材料的自发极化来保存数据。作为这种铁电存储器，单晶体管单电容器型的铁电存储器已为大家所知，它是通过一个铁电电容器与一个开关晶体管而构成一个存储单元。但是，在这种单晶体管单电容器型的铁电存储器中，由于需要在各个存储单元设置开关晶体管，所以很难提高集成度。因此，目前由单纯矩阵式(交叉点式)铁电存储器构成的非易失性存储器已被提出，该单纯矩阵式(交叉点式)铁电存储器的一个存储器单元只由一个铁电电容器构成。在这种单纯矩阵式铁电存储器中，由于一个存储单元只由一个铁电电容器构成，因此，可以使存储单元的面积缩小，其结果就可使集成度提高。
图16是表示现有单纯矩阵式铁电存储器的结构的截面图。参照图16，在现有单纯矩阵式铁电存储器中，在基片101上形成下部电极102。在下部电极102上的规定区域内，通过铁电膜103形成上部电极104。下部电极102例如与字线(图中未示)连接，而上部电极104例如与位线(图中未示)连接。由这些下部电极102、铁电膜103及上部电极104构成铁电电容器110。而且，仅由一个该铁电电容器构成一个存储单元。
图17和图18，是为了说明图16所示的现有单纯矩阵式铁电存储器制造过程的截面图。下面，参照图16～图18，对现有单纯矩阵式铁电存储器的制造过程进行说明。
首先，如图17所示，在基片101上依次层压下部电极102、铁电膜103及上部电极104。然后，在上部电极104的规定区域内形成光致抗蚀剂膜105。而且，把光致抗蚀剂膜105作为掩膜，通过对上部电极104及铁电膜103进行蚀刻，从而使下部电极102露出。由此，上部电极104与铁电膜103就如图18所示被图形化。然后，通过除去光致抗蚀剂膜105，形成图16所示的现有单纯矩阵式铁电存储器。
在图16所示的现有单纯矩阵式铁电存储器中，存在如下问题，由于上部电极104与铁电膜103被图形化成相同的形状，因此，铁电膜103只存在于上部电极104的下方，形成上部电极104的斜下方不存在铁电膜103的状态。在这种情况下，该结构中，上部电极104横向露泄的电场引起铁电膜103极化成分的作用消失。这样，如果上部电极104横向泄露的电场引起铁电膜103极化成分的作用消失，则铁电膜103的剩余极化量就会减少，因此，从铁电电容器110读出的信号的强度降低。其结果，提高读出信号的检测精度就很困难。
另外，如果使用超巨磁阻材料来代替铁电膜103，也同样会产生上述问题。即，由于上部电极104横向露泄的电场使超巨磁阻材料的电阻成分的作用消失，从而导致检测信号的精度降低。
因此，为了解决上述问题，考虑出一种方法，即，在图18所示的工序中，只对上部电极104进行蚀刻，而不对铁电膜103进行蚀刻。但是，使用这种方法又会产生新的问题，如果把光致抗蚀剂膜105作为掩膜，通过只对上部电极104进行蚀刻而只图形化上部电极104的话，例如，铁电膜103露出的表面就会被由Pt等构成的上部电极104进行蚀刻时的氯系蚀刻气体腐蚀。这样，如果铁电膜103露出的表面被腐蚀，则该腐蚀部分就不具有作为铁电膜103的功能，因此，就很难获得上部电极104横向露泄的电场所导致的铁电膜103极化成分。这个问题在使用超巨磁阻材料来代替铁电膜103时也会同样产生。其结果，提高读出信号的检测精度就很困难。
发明内容
本发明的一个目的在于提供一种存储器，通过提高从存储单元读取信号的强度，使读取信号的精度能够提高。
本发明的另一个目的在于提供一种存储器的制造方法，通过这种方法可以很容易地制造出一种存储器，该存储器通过提高从存储单元读取信号的强度，使读取信号的精度能够提高。
本发明的第1方面的存储器的制造方法包括以下工序：在第1电极膜上形成存储材料膜的工序；通过对存储材料膜的一部分进行规定厚度的蚀刻，形成存储部和被蚀刻的薄膜部的工序；以至少覆盖存储材料膜的薄膜部的方式形成绝缘膜的工序；在绝缘膜上的规定区域形成蚀刻掩膜之后，通过将蚀刻掩膜作为掩膜，对绝缘膜及存储材料膜的薄膜部进行蚀刻，将绝缘膜与存储材料膜的薄膜部图形化的工序。
如上所述，在该第1方面的存储器的制造方法中，通过对存储材料膜的一部分进行规定厚度的蚀刻，形成存储部与薄膜部。由此，例如，对形成于存储部上的第2电极膜进行蚀刻时，存储材料膜的表面被氯系蚀刻气体所腐蚀，此时由于可以除去该存储材料膜的表面，因此，对于来自第2电极膜横向的电场，可以把存储特性保持在薄膜部上。这样，就能够提高从存储单元读取信号的强度，从而能够提高读取信号的精度。此外，以至少覆盖存储材料膜的薄膜部的方式形成绝缘膜之后，在该绝缘膜上的规定区域内形成蚀刻掩膜，并将绝缘膜和存储材料膜的薄膜部图形化，就可以防止蚀刻掩膜与存储材料膜接触。这样，例如，使用光致抗蚀剂膜作为蚀刻掩膜，同时使用一旦与光致抗蚀剂膜接触后，光致抗蚀剂膜就很难取除的铁电膜作为存储材料膜，在这种情况下，在薄膜部图形化之后，可以很容易除去光致抗蚀剂膜。
上述第1方面的存储器的制造方法中，形成存储部和薄膜部的工序优选包括以下工序，即，对存储材料膜的一部分进行蚀刻，使薄膜部平均厚度达到存储材料膜厚度的15％以上的工序。如果采用这种结构，就可以防止发生以下问题，即，由于在晶片表面内的存储材料膜的层压膜厚的不均匀以及蚀刻速率的偏差，引起薄膜部全部被蚀刻，第1电极膜露出。还有，在第1电极膜露出并被蚀刻的情况下，由于其蚀刻化合物附着在存储材料膜的侧面，从而导致短路发生等。
对存储材料膜的一部分进行蚀刻，使上述薄膜部的平均厚度达到存储材料膜的15％以上，包括这种蚀刻工序的存储器的制造方法中，形成存储部和薄膜部的工序优选包括对存储部的一部分进行蚀刻，使薄膜部的平均厚度在存储材料膜厚度的95％以下的工序。如果采用这种结构，对形成于存储部上的第2电极膜进行蚀刻时，在存储材料膜的表面被氯系蚀刻气体所腐蚀的情况下，可以将该存储材料膜表面的约5％以上的区域除去，从而能够确实地除去存储材料膜的被腐蚀的表面。
对存储材料膜的一部分进行蚀刻，使薄膜部平均厚度达到存储材料膜的15％以上，包括这种蚀刻工序的存储器的制造方法中，形成存储部与薄膜部的工序优选包括使用不包含氯系气体的蚀刻气体对存储材料膜的一部分进行蚀刻的工序。如果采用这种结构，就可以防止在对存储材料膜进行蚀刻时，氯系的蚀刻气体腐蚀存储材料膜的表面。
在上述第1方面的存储器的制造方法中，存储器优选进一步具有，形成存储材料膜的存储单元阵列区域、外围电路区域以及连接存储单元阵列区域与外围电路区域的连接配线。在使绝缘膜与存储材料膜的薄膜部形成图形的工序中，至少使存储材料膜的薄膜部不在存储单元阵列区域与连接配线的连接区域附近。如果采用这种结构，例如，如果使用耐蚀刻的铁电膜作为存储材料膜，在存储单元阵列区域与连接配线的连接区域形成开口部时，由于不需要对耐蚀刻的存储材料膜进行蚀刻，因此，可以很容易地形成开口部。
在这种情况下，可以进一步包括以下工序：在将绝缘膜和存储材料膜的薄膜部图形化之后，形成至少覆盖连接区域附近的层间绝缘膜的工序；通过对层间绝缘膜的规定区域进行蚀刻，形成连接存储单元阵列区域与连接配线的开口部的工序。如果采用这种结构，就可以很容易形成连接存储单元阵列区域与连接配线的开口部。在这种情况下，进一步还可以包括以下工序，即，通过开口部，连接存储单元阵列区域的第1电极膜与连接配线的工序。如果采用这种结构，就可以很容易地连接存储单元阵列区域与连接配线。
在上述第1方面的存储器的制造方法中，形成绝缘膜的工序优选包含：使绝缘膜具有抑制氢扩散的功能的工序。如果采用这种结构，可以抑制氢从上方扩散至存储材料膜上，因此可以防止因氢扩散至存储材料膜而引起的存储特性衰退。
上述第1方面的存储器的制造方法中，第1电极膜可以包括第1下部电极膜和形成于第1下部电极膜上的第2下部电极膜。此时，第1下部电极膜优选具有抑制氧扩散的功能。如果采用这种结构，第1下部电极膜就可以作为阻氧膜来抑制氧扩散。
在上述第1方面的存储器的制造方法中，存储材料膜也可以是铁电膜和超巨磁阻膜中的任何一个。
本发明的第2方面的存储器包括，第1电极膜、形成于第1电极膜上的存储材料膜以及形成于存储材料膜的存储部上的第2电极膜。其中，存储材料膜包括存储部和薄膜部，该薄膜部厚度小于存储部的厚度，而且其平均厚度在存储部厚度的15％以上。
如上所述，在该第2方面的存储器中，通过形成具有存储部和厚度小于存储部的薄膜部的存储材料膜，例如，对形成于存储部上的第2电极膜进行蚀刻时，存储材料膜的表面被氯系蚀刻气体所腐蚀的情况下，如果除去该存储材料膜的表面而形成薄膜部，对于来自第2电极膜横向的电场，可使存储特性保持在薄膜部内，就能够提高从存储单元阵列读取信号的强度，从而可以提高读取信号的精度。此外，在使薄膜部的平均厚度达到存储材料膜的15％以上，对存储材料膜的一部分进行蚀刻而形成薄膜部的时候，由晶片表面内的存储材料膜的层压膜厚的不均匀以及蚀刻速率的偏差所引起的薄膜部被全部除去，第1电极膜露出的现象就能够防止。还有，在第1电极膜露出并被蚀刻的情况下，由该蚀刻化合物附着在存储材料膜的侧面而导致短路发生的现象也能够抑制。
在上述第2方面的存储器中，薄膜部的平均厚度优选存储材料膜厚度的95％以下的厚度。如果采用这种结构，在对形成于存储部上的第2电极膜进行蚀刻时，存储材料膜的表面被氯系蚀刻气体腐蚀的情况下，可以除去该存储材料膜表面的5％以上区域，因而就能够确实地除去存储材料膜的被腐蚀表面。
上述第2方面的存储器中，优选进一步具有绝缘膜，该绝缘膜以覆盖第2电极膜与存储材料膜的薄膜部的方式而形成，它是对应于加工存储材料膜的薄膜部时的蚀刻掩膜。如果采用这种结构，通过在该绝缘膜上形成蚀刻掩膜来将绝缘膜与存储材料膜的薄膜部图形化，能够防止蚀刻掩膜与存储材料膜接触。这样，例如，使用光致抗蚀剂膜作为蚀刻掩膜，同时使用一旦与光致抗蚀剂膜接触后，光致抗蚀剂膜很难取除的铁电作为存储材料膜的情况下，在薄膜部图形化之后，可以很容易除去光致抗蚀剂膜。
在这种情况下，绝缘膜优选包含具有抑制氢扩散功能的膜。如果采用这种结构，由于可以抑制氢从上方扩散至存储材料膜上，因此可以抑制因氢扩散至存储材料膜上而引起的存储特性衰退。
在上述第2方面的存储器中，优选还包括形成存储材料膜的存储单元阵列区域、外围电路区域以及连接存储单元阵列区域与外围电路区域的连接配线。存储材料膜图形化时，至少使存储材料膜的薄膜部不在存储单元阵列区域与连接配线的连接区域附近。如果采用这种结构，例如使用耐蚀刻的铁电膜作为存储材料膜的情况下，在存储单元阵列区域与连接配线的连接区域形成接触孔时，不需要对存储材料膜进行蚀刻，因此，可以很容易地形成接触孔。
在这种情况下，还具有至少覆盖连接区域附近、同时具有开口部的层间绝缘膜。存储单元阵列区域的第1电极膜与连接配线通过开口部连接。如果采用这种结构，则可以很容易地连接存储单元阵列区域与连接配线。
上述第2方面的存储器中，第1电极膜也可以包括第1下部电极膜与形成于第1下部电极膜上的第2下部电极膜。在这种情况下，第1下部电极膜优选具有抑制氧扩散的功能。如果采用这种结构，第1下部电极就可以作为阻氧膜而抑制氧扩散。
在上述第2方面的存储器中，存储材料膜可以是铁电膜和超巨磁阻膜中的任何一个。
在上述第2方面的存储器中，存储材料膜可以按照覆盖第1电极膜的上面与侧面的方式形成。如果采用这种结构，在对存储材料膜进行蚀刻时，就可以防止对第1电极膜所造成的损毁。
在上述第2方面的存储器中，进一步具备一对有源极/漏极区域的晶体管、和晶体管的源极/漏极区域中的一方连接的金属插塞。第1电极膜也可以与金属插塞接触而形成。与通过配线连接金属插塞和第1电极膜的方法相比，使用这种结构可以获得良好的电气特性。
附图说明
图1是本发明的第1实施方式中单纯矩阵式铁电存储器的截面图。
图2是表示铁电膜的薄膜部的膜厚与剩余极化量之间关系的相关图。
图3是用于说明晶片表面内铁电膜的膜厚偏差的特性图。
图4是用于说明晶片表面内蚀刻速率误差的特性图。
图5～图13是用于说明图1所示的第1实施方式中单纯矩阵式的铁电存储器制造工序的截面图。
图14是使用本发明的第2实施方式中交叉点式的超巨磁阻材料的非易失性存储器的截面图。
图15是本发明的第3实施方式中单纯矩阵式的铁电存储器的截面图。
图16是现有单纯矩阵式的铁电存储器的结构截面图。
图17和图18是为了说明图16所示的现有单纯矩阵式的铁电存储器的制造工序的截面图。
具体实施方式
下面，参照附图对本发明的具体实施方式进行说明。
(第1实施方式)
参照图1，该第1实施方式中的单纯矩阵式铁电存储器包括存储单元阵列区域50和外围电路区域60。此外，在p型硅基片1的表面的规定区域内，形成具有STI(Shallow Trench Isolation)结构的元件隔离区域2。
另外，在外围电路区域60内，由元件隔离区域2围成的元件形成区域内，以规定的间隔形成一对高浓度杂质区域8。高浓度杂质区域8的沟道区域内形成延伸区域(低浓度杂质区域)6。高浓度杂质区域8与延伸区域(低浓度杂质区域)6构成源极/漏极区域。在沟道区域内，通过厚度约为5nm的硅氧化膜构成的栅极绝缘膜3，形成厚度约为200nm的掺杂多晶硅膜构成的栅电极4。在栅电极4上形成厚度约为150nm的硅氧化膜5。在栅电极4与硅氧化膜5的侧面上，形成由硅氧化膜构成的侧壁绝缘膜7。
另外，以覆盖整个表面的方式设置层间绝缘膜9，该层间绝缘膜9是通过依次层压硅氧化膜、BPSG膜及硅氧化膜而形成的。在层间绝缘膜9上形成一对直达高浓度杂质区域8的接触孔9a。在接触孔9a内部形成阻挡膜，它由厚度约为10nm的Ti膜10与厚度约为15nm的TiN膜11构成。此外，在TiN膜11所围区域内埋入钨插塞12。
另外，层间绝缘膜9与存储单元阵列区域50对应的区域内，形成厚度约为100nm的IrSiN膜13。该IrSiN膜13作为阻氧膜，具有抑制氧扩散的功能。在该IrSiN膜13上形成厚度约为100nm的Pt膜14。由IrSiN膜13与Pt膜14构成铁电电容器的下部电极。该下部电极是本发明的“第1电极膜”的一个例子。此外，外围电路区域60中钨插塞12上形成IrSiN膜13a与Pt膜14a，它们是与存储单元阵列区域50的IrSiN膜13及Pt膜14在同一层上图形化而形成。
在存储单元阵列区域50的Pt膜14上，形成由SBT(SrBi2Ta2O9)膜构成的铁电膜15。在铁电膜15上形成由厚度约为200nm的Pt膜构成的上部电极16。另外，铁电膜15是本发明的“存储材料膜”的一个例子，上部电极16是本发明的“第2电极膜”的一个例子。
在该第1实施方式中，铁电膜15由位于上部电极16下面的存储部15a和位于存储部15a以外区域的薄膜部15b构成。存储部15a的厚度约为200nm，而薄膜部15b的平均厚度约在存储部15a厚度的15％以上、95％以下。
通过由IrSiN膜13和Pt膜14构成的下部电极、铁电膜15的存储部15a以及上部电极16，就构成一个铁电电容器，该电容器构成一个存储单元。
另外，在第1实施方式中，以覆盖上部电极16和铁电膜15的薄膜部15b的方式形成硅氮化膜17。设置该硅氮化膜17的目的是为了防止在后述的薄膜部15b图形化工序中光致抗蚀剂膜与薄膜部15b接触。此外，该硅氮化膜17作为氢扩散阻挡层具有抑制氢扩散的功能。另外，硅氮化膜17是本发明的“绝缘膜”的一个例子。
另外，以覆盖整个存储单元阵列区域50和外围电路区域60的方式，形成由硅氧化膜构成的层间绝缘膜18。该层间绝缘膜18上形成通孔(Via Hole)18a和18b。在通孔18a和通孔18b内形成厚度约为15nm的TiN膜19，分别与外围电路区域60的Pt膜14a与存储单元阵列区域50的Pt膜14接触。在TiN膜19上形成厚度约为200nm的Al膜20。用TiN膜19与Al膜20构成用来连接存储单元阵列区域50与外围电路区域60的连接配线。
另外，在第1实施方式中，铁电膜的薄膜部15b不在用来连接存储单元阵列区域50与连接配线的通孔18b的附近图形化。
下面，参照图2，对铁电膜15的薄膜部15b的膜厚和剩余极化量的关系进行说明。图2的横坐标表示，设铁电膜15的存储部15a的膜厚为100％时的薄膜部15b的膜厚比例；纵坐标表示，对于没有薄膜部15b时(现有方法)的剩余极化量的增加比率。另外，图2中所示是上部电极16的线幅为1um时的剩余极化量的增加比率。如图2所示可知，薄膜部15b的膜厚越大，剩余极化量的增加比率越大。具体地讲就是，当薄膜部15b的膜厚是存储部15a的膜厚(200nm)的50％(100nm)时，剩余极化量的增加比率约为3％。而当铁电膜15的薄膜部15b的膜厚与存储部15a的膜厚相同时(100％的情况)，剩余极化量的增加比率约为14％。薄膜部15b的厚度越大，对于上部电极16水平方向的电场，就可以使更多的剩余极化量保持在薄膜部15b上。此外，根据图2的结果，当上部电极16的线幅在1um以下时，对于上部电极16水平方向的电场，使更多的剩余极化量保持在薄膜部15b上的比例会进一步增加。因此，上部电极16的线幅优选1um以下。
另一方面，如果形成与铁电膜15的存储部15a相同厚度的薄膜部15b，那么，当薄膜部15b的表面被上部电极16图形化时的氯系蚀刻气体(Cl2/Ar系气体)腐蚀时，该薄膜部15b被腐蚀的表面不会被除去而残留下来。在这种情况下，薄膜部15b被腐蚀的表面无法作为铁电体而起作用，因此，对于上部电极16水平方向的电场，薄膜部15b很难作为铁电而发挥作用。因此，就不能增加剩余极化量。用蚀刻来除去薄膜部15b表面的腐蚀部分时，需要蚀刻除去薄膜部15b的表面的膜厚约5％以上的厚度。因此，薄膜部15b的平均厚度优选在存储部15a厚度的约95％以下。
另外，如果使薄膜部15b的厚度小于存储部15a厚度的15％，那么，当使用蚀刻形成薄膜部15b时，由于晶片表面内的铁电膜15的层积膜厚的不均匀和蚀刻速率的偏差，会导致在一部分区域内，薄膜部15b被全部除去，构成下部电极的Pt膜14露出。在这种情况下，由于露出的Pt膜14被蚀刻，其蚀刻化合物附着在存储部15a的侧面，而产生上部电极和下部电极16短路的问题。下面参照图3及图4对这一问题进行详细的说明。
首先，在晶片表面全体的0～15％的范围内保留铁电材料，在处理上是非常困难的。图3是表示在6英寸晶片上层压铁电膜时的膜厚分布图。图4表示使用CF4/Ar系气体对铁电膜进行蚀刻时的蚀刻速率在面内的误差。如图3所示，在6英寸晶片上层压铁电膜时，在晶片表面会发生大约5％的偏差。还有，如图4所示，存在大约10％的蚀刻速率偏差。因此，由图3及图4可知，如果在晶片的中央部分，保留小于15％厚度的铁电膜的薄膜部，那么在晶片外围部蚀刻构成下部电极Pt膜14的区域就会产生。在该区域内，由于Pt膜的蚀刻化合物附着在铁电膜的存储部15a的侧面上，所以铁电电容器容易出现短路的问题。因此，如果将图3及图4所示的铁电膜的层压膜厚的不均匀和蚀刻速率的偏差考虑在内，则薄膜部15b的平均厚度要在存储部15a厚度的约15％以上。
根据上述结果，铁电膜15的薄膜部15b的平均厚度优选约在存储部15a厚度的15％以上、95％以下。
如上所述，在第1实施方式中，通过形成具有存储部15a和厚度小于存储部15a的薄膜部15b的铁电膜15，在对形成于存储部15a上的上部电极16进行蚀刻时的氯系蚀刻气体引起腐蚀薄膜部15b的表面的情况下，此时如果通过蚀刻除去该薄膜部15b的表面而形成薄膜部15b，对于上部电极16水平方向的电场，就可以使薄膜部15b作为铁电而发挥作用。这样，就可以提高从存储单元读取信号的强度，因此能够提高读取信号的精度。
另外，如上所述，在第1实施方式中，由于使薄膜部15b的平均厚度达到存储部15a的大约15％以上，以下现象就会抑制，即，在通过蚀刻铁电膜15的一部分来形成薄膜部15b的情况下，晶片表面内的铁电膜15的层压膜厚的不均匀和蚀刻速率的偏差引起薄膜部15b全部被除，构成下部电极的Pt膜14露出。由此，以下现象也得以抑制，即，在构成下部电极的Pt膜14露出并被蚀刻的情况下，其蚀刻化合物附着在存储部15a的侧面，从而导致下部电极与上部电极16发生短路。
另外，如图1所示，由于以覆盖薄膜部15b的表面的方式形成作为绝缘膜的硅氮化膜17，在后述的薄膜部15b图形化时，就可以在硅氮化膜17上形成光致抗蚀剂膜(蚀刻掩模)而进行图形化，防止光致抗蚀剂膜与薄膜部15b接触。由此，在使用一旦与光致抗蚀剂膜接触，光致抗蚀剂膜就很难取除的铁电膜15的情况下，薄膜部15b图形化后也可以很容易除去光致抗蚀剂膜。
另外，由于硅氮化膜17具有抑制氢扩散的功能，因此可以防止氢从上方扩散至铁电膜15上。由此，就可以很容易防止氢进入由氧化物所构成的铁电膜15而导致的特性衰退。
另外，如图1所示，在第1实施方式中，不在连接存储单元阵列区域50与连接配线的通孔18b的附近图形化铁电膜15的薄膜部15b，这样，在形成通孔18b时，无需对耐蚀刻材料的铁电膜15进行蚀刻，就可以容易地形成通孔18b。
下面，参照图1、图5～图13，对第1实施方式的铁电存储器的制造过程进行说明。
首先，如图5所示，在p型硅基片1上的规定区域内形成STI结构的元件隔离区域2。之后进行用于形成n阱和p阱的离子注入，以及用于调整n沟道晶体管与p沟道晶体管的阈值的离子注入。其后，使用热氧化法形成厚度约为5nm的硅氧化膜3a。利用CVD法，在该硅氧化膜3a上形成厚度约为200nm的掺杂多硅晶膜4a。利用低压CVD法(LPCVD：Low Pressure Chemical VaporDeposition)，在掺杂多硅晶膜4a上形成厚度约为150nm的硅氧化膜5a。并在硅氧化膜5a上的规定区域形成光致抗蚀剂膜21。
而且，把光致抗蚀剂膜21作为掩模，通过对硅氧化膜5a、掺杂多硅晶膜4a以及硅氧化膜3a进行蚀刻，如图6所示，形成由硅氧化膜构成的栅极绝缘膜3、由掺杂多硅晶膜构成的栅电极4以及硅氧化膜5。其后，把光致抗蚀剂膜21作为掩模，在注入能量约为10keV、用量约为1×1014cm-2的条件下注入砷(As)离子。于是就形成n型延伸区域(低浓度杂质区域)6。然后再除去光致抗蚀剂膜21。
其次，如图7所示，使用LPCVD方法在整个面上形成厚度约为200nm的硅氧化膜(图中未示)，然后通过对该硅氧化膜进行各向异性蚀刻，在栅极绝缘膜3、栅电极4及硅氧化膜5的侧面上形成侧壁绝缘膜7。然后把该侧面绝缘膜7作为掩膜，通过在注入能量约为30keV、用量约为1×1015cm-2的条件下注入砷(As)离子，形成高浓度杂质区域8。由该延伸区域6及高浓度杂质区域8构成源极/漏极区域。然后，为了活化离子注入的杂质，在大约850℃的条件下的氮环境中进行大约30分钟的热处理。
接下去，使用LPCVD方法，以覆盖整个表面的方式形成厚度约为200nm的硅氧化膜，然后，在该硅氧化膜上层压厚度约为800nm的BPSG膜。而且，通过在大约850℃条件下的氧环境中进行大约30分钟的热处理，使BPSG膜软溶。然后，对BPSG膜进行干蚀刻或者使用CMP(Chemical Mechanical Polishing)方法，把BPSG膜蚀刻或研磨至规定厚度。接着，使用LPCVD方法在该BPSG膜上层压厚度约为100nm的硅氧化膜。由此形成由硅氧化膜、BPSG膜及硅氧化膜三层结构构成的层间绝缘膜9。并且利用光刻技术与干蚀刻技术，在层间绝缘膜9上形成直达高浓度区域8的接触孔9a。
接着，使用溅射法，在接触孔9a内和层间绝缘膜9的上面，依次层压厚度约为10nm的Ti膜10和厚度约为15nm的TiN膜11。然后，层压厚度约为400nm的钨膜12。而且，通过利用CMP法除去在接触孔9a以外区域形成的多余钨膜12、TiN膜11与Ti膜10，就得到图7所示的形状。
接着，使用溅射法，以覆盖整个表面的方式，依次层压厚度约为100nm的IrSiN膜(图中未示)和厚度约为100nm的Pt膜(图中未示)，然后，利用光刻技术及借助Cl2/Ar系气体进行干蚀刻，图形化Pt膜和IrSiN膜。这样，如图8所示，在存储单元阵列区域50内，形成构成下部电极的IrSiN膜13及Pt膜14，同时，在外围电路区域60内，形成IrSiN膜13a及Pt膜14a。
其后，如图9所示，在大约2000rpm的条件下，利用旋转镀膜法，在整个表面上涂布SBT用的溶液(SBT溶液)大约30秒钟。接着，使其处于空气中，在约200℃温度的条件下实施热处理15分钟，使溶媒成分(乙醇、乙基己烷等)蒸发。然后，在大约650℃的温度条件下，在氧化环境中进行大约1小时的烧结工序。反复进行这些SBT溶液的旋转涂布及热处理，直至使铁电膜15的厚度达到200nm。然后，使用溅射法形成厚度约为200nm的Pt膜16a。并在Pt膜16a上的规定区域形成光致抗蚀剂膜22。
然后，把光致抗蚀剂膜22作为掩膜，通过利用Cl2/Ar系气体进行干蚀刻的方法对Pt膜16a进行蚀刻，如图10所示，就形成了由图形化的Pt膜构成的上部电极16。这时，铁电膜15的表面就处于被蚀刻Pt膜16a时的Cl2/Ar系气体腐蚀的状态。
在本实施方式中，如图11所示，在该状态下，把光致抗蚀剂膜22作为掩膜，使用不含氯系气体的CF4/Ar系气体进行干蚀刻，蚀刻除去铁电膜15表面规定的厚度，使铁电膜15(薄膜部15b)的厚度约在15％以上95％以下。这样，铁电膜15表面的被腐蚀部分被除去的同时，就形成了铁电膜15的存储部15a与薄膜部15b。其后，除去光致抗蚀剂膜22。
接着，如图12所示，使用溅射法，层压厚度约为10nm～50nm的硅氮化膜17，然后在硅氮化膜17上的规定区域形成光致抗蚀剂膜(蚀刻掩膜)23。接着，利用光致抗蚀剂膜23，首先使用CF4系气体对硅氮化膜17进行干蚀刻，然后，使用CF4/Ar系气体对由SBT膜构成的薄膜部15b进行干蚀刻。由此，就得到具有图形化了的存储部15a和薄膜部15b的铁电膜15。另外，在第1实施方式中，不在连接存储单元阵列区域与连接配线的通孔18b的附近图形化铁电膜的薄膜部15b。其后，除去光致抗蚀剂膜23。
下面，如图13所示，使用等离子体CVD法，以覆盖整个表面的方式，层压厚度约为400nm的硅氧化膜18。接着，在硅氧化膜18上的规定区域形成光致抗蚀剂膜24后，把光致抗蚀剂膜24作为掩膜，通过对硅氧化膜18进行蚀刻，在硅氧化膜18上形成通孔18a和18b。此时，铁电膜15的薄膜部15b不在成为连接存储单元阵列区域50与连接配线的连接区域的通孔18b的附近，因此，在形成通孔18b时进行蚀刻，就不需要对由耐蚀刻的SBT膜构成的铁电膜15进行蚀刻。这样，就可以容易地形成通孔18b。其后，除去光致抗蚀剂膜24。
最后，如图1所示，使用溅射法，层压厚度约为15nm的TiN膜19和厚度约为200nm的Al膜20，然后使用光刻技术与干蚀刻技术进行图形化。由此，就形成了用来连接存储单元阵列区域50与外围电路区域60的TiN膜19和Al膜20所构成的连接配线。这样，就形成第1实施方式中单纯矩阵式铁电存储器。
(第2实施方式)
参照图14，在第2实施方式中，与上述第1实施方式有所不同，对本发明应用于使用超巨磁阻材料作为存储材料膜的非易失性存储器的例子进行说明。
具体地讲就是，在该第2实施方式中的非易失性存储器中，取代图1所示的第1实施方式中由SBT膜构成的铁电膜15，而使用PCMO(Pr0.7Ca0.3MnO3)膜25作为超巨磁阻材料膜。另外，PCMO膜25是本发明的“存储材料膜”的一个例子。该PCMO膜25包含存储部25a与薄膜部25b，其中，存储部25a位于上部电极16之下，其厚度大约为200nm；而薄膜部25b的厚度约在存储部25a厚度的15％以上、95％以下。通过由IrSiN膜13和Pt膜14构成的下部电极、PCMO膜25、以及由Pt膜构成的上部电极16，就构成了存储数据用的电阻元件。具体地讲就是，在此第2实施方式中，使用超巨磁阻材料膜(PCMO膜25)的非易失性存储器中，利用夹在上部电极16与下部电极之间的PCMO膜25的电阻值之差来保存数据。
如上所述，在第2实施方式中，通过形成具有位于上部电极16之下的存储部25a和厚度小于存储部25a的薄膜部25b的超巨磁阻材料膜(PCMO膜)，在薄膜部25b的表面被蚀刻上部电极16时的氯系蚀刻气体所腐蚀的情况下，如果借助蚀刻除去该薄膜部25b的表面而形成薄膜部25b，对于上部电极16水平方向的电场，薄膜部25b就能够作为电阻成分而发挥作用。由此，就可以提高从存储单元读取信号的强度，因而提高读取信号的精度。
另外，第2实施方式的其它效果与第1实施方式相同。
(第3实施方式)
参照图15，在第3实施方式中，对上述第1实施方式中单纯矩阵式铁电存储器的结构进行了更改，使下部电极直接与钨插塞连接，同时使铁电膜覆盖下部电极的上面和侧面。下面对这一实施方式的例子进行说明。
具体地讲就是，如图15所示，第3实施方式中的单纯矩阵式铁电存储器包含存储单元阵列区域90与外围电路区域95。另外，p型硅基片1、元件隔离区域2、栅极绝缘膜3、栅电极4、硅氧化膜5、延伸区域(低浓度杂质区域)6、侧壁绝缘膜7、高浓度杂质区域8、层间绝缘膜9、Ti膜10、TiN膜11及钨插塞12具有与上述第1实施方式相同的结构(构成及膜厚)。
另外，在第3实施方式中，与存储单元阵列区域90对应的层间绝缘膜9的区域上，形成厚度大约为100nm的IrSiN膜73。使该IrSiN膜73延伸至钨插塞12上而形成，同时直接与钨插塞12接触。还有，IrSiN膜73可以作为阻氧膜而起到抑制氧扩散的作用。在该IrSiN膜73上形成厚度大约为100nm的Pt膜74。由IrSiN膜73和Pt膜74构成铁电电容器的下部电极。该下部电极是本发明的“第1电极膜”的一个例子。此外，外围电路区域95中的钨插塞12上形成IrSiN膜73a和Pt膜74a，它们是通过与存储单元阵列区域90的IrSiN膜73和Pt膜74图形化在同一层上而形成的。
这里，在第3实施方式中，以覆盖由存储单元阵列区域90的IrSiN膜73和Pt膜74构成的下部电极的上面以及侧面的方式，形成SBT(SrBi2Ta2O9)膜构成的铁电膜75。铁电膜75上的规定区域内形成由厚度约为200nm的Pt膜所构成的上部电极76。另外，铁电膜75是本发明的“存储材料膜”的一个例子，而上部电极76是本发明的“第2电极膜”的一个例子。
另外，在第3实施方式中，铁电膜75由存储部75a和薄膜部75b构成。存储部75a位于上部电极76之下，其厚度大约为200nm；薄膜部75b位于存储部75a以外的Pt膜74之上的区域，其平均厚度约在存储部75a厚度的15％以上95％以下。
由IrSiN膜73和Pt膜74构成的下部电极、铁电膜75的存储部75a和上部电极76构成一个铁电电容器，而该铁电电容器构成一个存储单元。
另外，在第3实施方式中，以覆盖上部电极76与铁电膜75的薄膜部75b的方式，形成硅氮化膜77。设置该硅氮化膜77的目的是为了防止图形化薄膜部75b的工序中，光致抗蚀剂膜与薄膜部75b接触。还有，该硅氮化膜77作为阻氢层起到抑制氢扩散的作用。另外，硅氮化膜77是本发明的“绝缘膜”的一个例子。
另外，以覆盖整个存储单元阵列区域90与外围电路区域95的方式，形成由硅氧化膜构成的层间绝缘膜78。在与外围电路区域95对应的层间绝缘膜78的区域上形成通孔78a。在通孔78a内形成厚度约为15nm的TiN膜79来与外围电路区域95的Pt膜74a接触。TiN膜79上形成厚度约为200nm的Al膜80。
如上所述，在第3实施方式中，以覆盖由存储单元阵列区域90的IrSiN膜73及Pt膜74构成的下部电极的上面及侧面的方式，来形成SBT(SrBi2Ta2O9)膜构成的铁电膜75，可以防止对绝缘膜77及铁电膜75进行蚀刻时，损毁铁电电容器(存储单元)的下部电极(Pt膜74)。因此，与通过配线连接下部电极与钨插塞12的情况相比，形成构成铁电电容器(存储单元)下部电极的IrSiN膜73，使其与钨插塞12直接接触，更能获得良好的电气特性(下部电极的电阻等)。
另外，对绝缘膜77及铁电膜75进行蚀刻时，会损毁外围电路区域95的Pt膜74a。可是，对绝缘膜77及铁电膜75进行蚀刻后，TiN膜79/Al膜80与Pt膜74a相连，与外围区域95中的钨插塞12电气连接。由于形成这种结构，蚀刻损毁对电气特性的影响就会很小。
还有，这次公开的实施方式，其全部要点只是示例，本发明并非局限于此。本发明的范围并非根据上述实施方式的说明而是根据权利要求书所示的范围，它还包括与权利要求书的范围均等的意义的以及在范围内所做的所有修改。
例如，在上述实施方式中，使用了Pt膜作为下部电极的上层，但是本发明并非局限于此。可以使用Ir膜、Pd膜、Co膜、Rh膜、Re膜、Mo膜或者Ru膜来代替Pt膜。
另外，在上述实施方式中，使用了IrSiN膜作为下部电极的下层，但是本发明并非局限于此。也可以使用TiO2膜、CoSiN膜、RuSiN膜、Ti膜、Pt/TiO2膜、TaSiN膜、Pt膜、IrO2膜或者TiN膜来代替IrSiN膜。
另外，在上述第1和第3实施方式中，使用了SBT(SrxBiyTa2O9)膜作为铁电膜，但是本发明并非局限于此。可以使用SBTN(SrxBiy(Nb，Ta)2O9)膜、PZT(Pb(Zr，Ti)O3)膜、PLZT((Pb，La)(Zr，Ti)O3)膜以及BLT((Bi，La)4Ti3O12)膜等铁电膜或者偏氟乙烯/三氟乙烯共聚物等有机铁电膜。
另外，在上述第2实施方式中，使用了PCMO膜作为超巨磁阻材料膜，但是本发明并非局限于此，也可以使用非PCMO膜的超巨磁阻材料膜。
另外，在上述第1和第3实施方式中，使用了铁电膜或超巨磁阻材料膜作为位于上部电极和下部电极之间的存储材料膜，但是本发明并非局限于此，也可以使用由其它材料构成的存储材料膜。例如，由有机材料构成的变阻膜或者由硫族化合物(例如Ge2Sb2Te5)等构成的存储材料膜。
另外，在上述实施方式中，形成了硅氮化膜(SiN膜)作为覆盖薄膜部表面的绝缘膜，但是本发明并非局限于此，也可以使用SiON膜或SiO2膜作为覆盖薄膜部表面的绝缘膜。在这种情况下，通过绝缘膜可以防止在图形化薄膜部时，薄膜部与光致抗蚀剂膜接触。另外，SiON膜与SiN膜同样具有抑制氢扩散的功能。而另一方面，SiO2膜不具有抑制氢扩散的功能。
另外，在上述实施方式中，虽然对单纯矩阵式铁电存储器或者非易失性存储器进行了说明，但是本发明并非局限于此，它也可以适用于单晶体管单电容器型的铁电存储器等。

Claims (11)

1.一种存储器的制造方法，其特征在于，包括以下工序：
在第1电极膜上形成存储材料膜的工序；
通过对所述存储材料膜的一部分进行规定厚度的蚀刻，形成存储部和被蚀刻了的薄膜部的工序；
形成至少覆盖所述存储材料膜的薄膜部的绝缘膜的工序；
在所述绝缘膜上的规定区域形成蚀刻掩膜之后，通过将所述蚀刻掩膜作为掩膜，对所述绝缘膜及所述存储材料膜的薄膜部进行蚀刻，将所述绝缘膜及所述存储材料膜的薄膜部图形化的工序。
2.根据权利要求1所述的存储器的制造方法，其特征在于，
形成所述存储部和薄膜部的工序包括，
对所述存储材料膜的一部分进行蚀刻，使所述薄膜部的平均厚度达到所述存储材料膜厚度的15％以上的工序。
3.根据权利要求2所述的存储器的制造方法，其特征在于，
形成所述存储部和薄膜部的工序包括，
对所述存储材料膜的一部分进行蚀刻，使所述薄膜部的平均厚度在所述存储材料膜厚度的95％以下的工序。
4.根据权利要求2所述的存储器的制造方法，其特征在于，
形成所述存储部和薄膜部的工序包括，
使用不含氯系气体的蚀刻气体对所述存储材料膜的一部分进行蚀刻的工序。
5.根据权利要求1所述的存储器的制造方法，其特征在于，
它是进一步具有以下各部分的存储器的制造方法，即，形成所述存储材料膜的存储单元阵列区域、外围电路区域以及用于连接所述存储单元阵列区域和所述外围电路区域的连接配线，
将所述绝缘膜以及所述存储材料膜的薄膜部图形化的工序包括，
至少使所述存储材料膜的薄膜部不在所述存储单元阵列区域和所述连接配线的连接区域附近，对所述绝缘膜以及所述存储材料膜的薄膜部进行图形化的工序。
6.根据权利要求5所述的存储器的制造方法，其特征在于，它还包括以下工序：
在将所述绝缘膜以及所述存储材料膜的薄膜部图形化之后，形成至少覆盖所述连接区域附近的层间绝缘膜的工序；
通过对所述层间绝缘膜的规定区域进行蚀刻，形成连接所述存储单元阵列区域和所述连接配线的开口部的工序。
7.根据权利要求6所述的存储器的制造方法，其特征在于，它还包括如下工序：
通过所述开口部，连接所述存储单元阵列区域的所述第1电极膜和所述连接配线的工序。
8.根据权利要求1所述的存储器的制造方法，其特征在于，
形成所述绝缘膜的工序包括，形成SiN膜、SiON膜或SiO2膜作为绝缘膜的工序。
9.根据权利要求1所述的存储器的制造方法，其特征在于，
所述第1电极膜包括第1下部电极膜、和形成于所述第1下部电极膜上的第2下部电极膜。
10.根据权利要求9所述的存储器的制造方法，其特征在于，
所述第1下部电极膜为IrSiN膜、TiO2膜、CoSiN膜、RuSiN膜、Ti膜、Pt/TiO2膜、TaSiN膜、Pt膜、IrO2膜或者TiN膜。
11.根据权利要求1所述的存储器的制造方法，其特征在于，
所述存储材料膜是铁电膜和超巨磁阻膜中的任何一个。
CNB2004100085364A 2003-03-25 2004-03-25 存储器的制造方法和存储器 Expired - Lifetime CN100370596C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003081671 2003-03-25
JP2003081671 2003-03-25

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNB2007101090880A Division CN100524773C (zh) 2003-03-25 2004-03-25 存储器的制造方法和存储器

Publications (2)

Publication Number Publication Date
CN1536648A CN1536648A (zh) 2004-10-13
CN100370596C true CN100370596C (zh) 2008-02-20

Family

ID=32984985

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB2004100085364A Expired - Lifetime CN100370596C (zh) 2003-03-25 2004-03-25 存储器的制造方法和存储器
CNB2007101090880A Expired - Lifetime CN100524773C (zh) 2003-03-25 2004-03-25 存储器的制造方法和存储器

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB2007101090880A Expired - Lifetime CN100524773C (zh) 2003-03-25 2004-03-25 存储器的制造方法和存储器

Country Status (3)

Country Link
US (2) US6977402B2 (zh)
KR (2) KR100747404B1 (zh)
CN (2) CN100370596C (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004004584A1 (de) * 2004-01-29 2005-08-25 Infineon Technologies Ag Halbleiterspeicherzelle sowie zugehöriges Herstellungsverfahren
JP4880894B2 (ja) * 2004-11-17 2012-02-22 シャープ株式会社 半導体記憶装置の構造及びその製造方法
US20070205096A1 (en) * 2006-03-06 2007-09-06 Makoto Nagashima Magnetron based wafer processing
US8395199B2 (en) 2006-03-25 2013-03-12 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
US7932548B2 (en) 2006-07-14 2011-04-26 4D-S Pty Ltd. Systems and methods for fabricating self-aligned memory cell
US8454810B2 (en) 2006-07-14 2013-06-04 4D-S Pty Ltd. Dual hexagonal shaped plasma source
JP5107252B2 (ja) * 2006-10-24 2012-12-26 パナソニック株式会社 不揮発性半導体記憶装置およびその製造方法
JP2009135217A (ja) * 2007-11-29 2009-06-18 Nec Electronics Corp 半導体装置の製造方法および半導体装置
KR101435001B1 (ko) * 2007-12-20 2014-08-29 삼성전자주식회사 상변화 메모리 및 그 제조 방법
KR20090080751A (ko) * 2008-01-22 2009-07-27 삼성전자주식회사 저항성 메모리 소자 및 그 제조방법
KR20090115288A (ko) * 2008-05-01 2009-11-05 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
EP2139054A3 (en) * 2008-06-25 2011-08-31 Samsung Electronics Co., Ltd. Memory device and method of manufacturing the same
KR101392662B1 (ko) 2009-08-14 2014-05-07 4디-에스 피티와이 엘티디 이종 접합 산화물 비휘발성 메모리 장치
US20120195098A1 (en) * 2010-03-29 2012-08-02 4D-S Pty Ltd. Method and system for utilizing perovskite material for charge storage and as a dielectric
US9224950B2 (en) * 2013-12-27 2015-12-29 Intermolecular, Inc. Methods, systems, and apparatus for improving thin film resistor reliability
DE112019005572T5 (de) * 2018-11-07 2021-07-15 Sony Semiconductor Solutions Corporation Magentoresistives element und halbleitervorrichtung
CN113308668B (zh) * 2021-05-20 2022-07-01 长江存储科技有限责任公司 掩板及在存储器件上镀膜的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5554559A (en) * 1991-05-08 1996-09-10 U.S. Philips Corporation Method of manufacturing a semiconductor device having a capacitor with a ferroelectric, dielectric
US6249014B1 (en) * 1998-10-01 2001-06-19 Ramtron International Corporation Hydrogen barrier encapsulation techniques for the control of hydrogen induced degradation of ferroelectric capacitors in conjunction with multilevel metal processing for non-volatile integrated circuit memory devices
JP2001210795A (ja) * 1999-11-17 2001-08-03 Sanyo Electric Co Ltd 誘電体素子
JP2002299579A (ja) * 2001-03-30 2002-10-11 Seiko Epson Corp 強誘電体メモリ及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW404021B (en) * 1998-04-09 2000-09-01 Hitachi Ltd Semiconductor memory device and manufacturing method thereof
JP3249481B2 (ja) * 1998-11-13 2002-01-21 株式会社東芝 半導体装置及びその製造方法
US6586790B2 (en) * 1998-07-24 2003-07-01 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
JP3331334B2 (ja) 1999-05-14 2002-10-07 株式会社東芝 半導体装置の製造方法
JP2002094019A (ja) 2000-09-18 2002-03-29 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP3940883B2 (ja) 2000-09-18 2007-07-04 セイコーエプソン株式会社 強誘電体メモリ装置の製造方法
JP2002324895A (ja) 2001-04-26 2002-11-08 Sony Corp 強誘電体メモリ素子およびその製造方法
JP2002353414A (ja) * 2001-05-22 2002-12-06 Oki Electric Ind Co Ltd 誘電体キャパシタおよびその製造方法
JP2002353336A (ja) 2001-05-28 2002-12-06 Matsushita Electric Ind Co Ltd 半導体記憶装置及びその製造方法
JP3738229B2 (ja) 2001-05-30 2006-01-25 松下電器産業株式会社 半導体記憶装置及びその製造方法
US7518182B2 (en) 2004-07-20 2009-04-14 Micron Technology, Inc. DRAM layout with vertical FETs and method of formation

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5554559A (en) * 1991-05-08 1996-09-10 U.S. Philips Corporation Method of manufacturing a semiconductor device having a capacitor with a ferroelectric, dielectric
US6249014B1 (en) * 1998-10-01 2001-06-19 Ramtron International Corporation Hydrogen barrier encapsulation techniques for the control of hydrogen induced degradation of ferroelectric capacitors in conjunction with multilevel metal processing for non-volatile integrated circuit memory devices
JP2001210795A (ja) * 1999-11-17 2001-08-03 Sanyo Electric Co Ltd 誘電体素子
JP2002299579A (ja) * 2001-03-30 2002-10-11 Seiko Epson Corp 強誘電体メモリ及びその製造方法

Also Published As

Publication number Publication date
CN101093836A (zh) 2007-12-26
KR100747404B1 (ko) 2007-08-07
CN1536648A (zh) 2004-10-13
KR20040084776A (ko) 2004-10-06
US20040188742A1 (en) 2004-09-30
US6977402B2 (en) 2005-12-20
KR20070059043A (ko) 2007-06-11
US7297559B2 (en) 2007-11-20
KR100747403B1 (ko) 2007-08-07
US20060063279A1 (en) 2006-03-23
CN100524773C (zh) 2009-08-05

Similar Documents

Publication Publication Date Title
US7297559B2 (en) Method of fabricating memory and memory
US6548343B1 (en) Method of fabricating a ferroelectric memory cell
US6635498B2 (en) Method of patterning a FeRAM capacitor with a sidewall during bottom electrode etch
US6528386B1 (en) Protection of tungsten alignment mark for FeRAM processing
US6500678B1 (en) Methods of preventing reduction of IrOx during PZT formation by metalorganic chemical vapor deposition or other processing
US6841396B2 (en) VIA0 etch process for FRAM integration
US6596547B2 (en) Methods of preventing reduction of IrOx during PZT formation by metalorganic chemical vapor deposition or other processing
JPH10189906A (ja) 半導体メモリセルのキャパシタ構造及びその作製方法
JP2001230382A (ja) 強誘電性コンデンサを形成するための水素を含まない接触エッチング
US6686236B2 (en) Methods of preventing reduction of IrOx during PZT formation by metalorganic chemical vapor deposition or other processing
US6528328B1 (en) Methods of preventing reduction of irox during PZT formation by metalorganic chemical vapor deposition or other processing
US7085150B2 (en) Methods for enhancing performance of ferroelectic memory with polarization treatment
US6281536B1 (en) Ferroelectric memory device with improved ferroelectric capacity characteristic
JP2004186517A (ja) 強誘電体型不揮発性半導体メモリ及びその製造方法
JP2002151656A (ja) 半導体装置及びその製造方法
US20050070043A1 (en) Semiconductor device and method for manufacturing the same
US20010051381A1 (en) Method for manufacturing a ferroelectric memory
JP2005108876A (ja) 半導体装置及びその製造方法
KR100403957B1 (ko) 강유전체 메모리 소자의 제조 방법
JP4452726B2 (ja) メモリ
JP3920863B2 (ja) メモリの製造方法
WO2008004297A1 (fr) Dispositif à semi-conducteur comprenant un condensateur et procédé permettant de le fabriquer
JPH10150158A (ja) 半導体メモリセルのキャパシタ構造の作製方法
JPH10200072A (ja) 半導体メモリセルのキャパシタ構造及びその作製方法
KR20030001070A (ko) 강유전체 메모리 소자의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: PAT NILA CAPITAL CO., LTD.

Free format text: FORMER OWNER: SANYO ELECTRIC CO., LTD.

Effective date: 20101028

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: OSAKA, JAPAN TO: DELAWARE, UNITED STATES

TR01 Transfer of patent right

Effective date of registration: 20101028

Address after: Delaware

Patentee after: Patnera Capital LLC

Address before: Osaka Japan

Patentee before: Sanyo Electric Co.,Ltd.

CX01 Expiry of patent term

Granted publication date: 20080220

CX01 Expiry of patent term