CN100339998C - 具有连接焊盘的半导体器件及其制造方法 - Google Patents

具有连接焊盘的半导体器件及其制造方法 Download PDF

Info

Publication number
CN100339998C
CN100339998C CNB2004100035416A CN200410003541A CN100339998C CN 100339998 C CN100339998 C CN 100339998C CN B2004100035416 A CNB2004100035416 A CN B2004100035416A CN 200410003541 A CN200410003541 A CN 200410003541A CN 100339998 C CN100339998 C CN 100339998C
Authority
CN
China
Prior art keywords
line
layer
line graph
opening
storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100035416A
Other languages
English (en)
Other versions
CN1525571A (zh
Inventor
李润星
朴柱成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1525571A publication Critical patent/CN1525571A/zh
Application granted granted Critical
Publication of CN100339998C publication Critical patent/CN100339998C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种具有连接焊盘的半导体器件及其制造方法。半导体器件包括半导体衬底上形成的线图形，由线隔片覆盖线图形的侧壁。具有线隔片的半导体衬底的所有表面覆有材料层。通过焊盘接触孔贯穿材料层的预定部分。焊盘接触孔穿过线图形之间的区域，露出半导体衬底。焊盘接触孔包括线图形之间的下开口和位于下开口上的上开口。上开口的侧壁覆有阻挡层。由阻挡层围绕的上开口和下开口填有连接焊盘。焊盘接触孔和阻挡层的形成包括部分地刻蚀材料层以形成具有与每个线图形的上表面相同高度或更小的下表面，在上开口的侧壁上形成阻挡层和刻蚀存在于上开口下的材料层，以形成穿过线图形之间的区域的下开口。

Description

具有连接焊盘的半导体器件及其制造方法
该美国非临时性专利申请根据35U.S.C§119要求2003年1月29日申请的韩国专利申请号2003-6023的优先权，在此引入其全部内容作为参考。
技术领域
本申请涉及半导体器件及其制造方法，更具体涉及具有连接焊盘的半导体器件及其制造方法。
背景技术
一般，半导体存储器可以分为易失存储器和非易失性存储器，易失存储器包括DRAM(动态RAM)和SRAM(静态RAM)。一般，DRAM具有比SRAM更高集成度，这是DRAM更广泛地用作计算机的存储器的理由。DRAM的单元阵列区上的单位单元包括一个单元电容器和一个存取晶体管。
随着DRAM的集成度增加，DRAM单元具有已广泛采用的位线上的电容器结构(COB)，以便增加DRAM电容器的电容量，在此情况下，单元电容器设置在位线上。因此，DRAM的集成度增加越多，用于将单元电容器的节点(下电极)连接到存取晶体管的源区的形成变得越困难。
最近，为了增加形成存储节点存储孔的半导体制造工艺的自由度，广泛地采用连接焊盘(landing pad)。连接焊盘插入存储节点和源区之间。
图1至4是说明根据常规技术形成具有连接焊盘的DRAM的方法。
参考图1，在半导体衬底1至有源区3a上形成沟槽隔离层3。在有源区3a上形成栅绝缘层5。在具有栅绝缘层5的半导体衬底1的所有表面上依次形成导电层和帽盖层。刻蚀导电层和帽盖层，以形成跨越有源区3a上部的多个字线图形10。由此，每个字线图形10包括依次层叠的字线(栅电极)7和帽盖层图形9。通过使用字线图形10和沟槽隔离层3作为离子注入掩膜在半导体衬底1的有源区3中注入杂质离子，以形成第一和第二源区11S′、11S″，共同具有一个公共的漏区11d。在字线图形10的侧壁上形成隔片13。帽盖层图形9和隔片13由氮化硅形成。
参考图2，在具有隔片13的半导体衬底1的所有表面上形成层间绝缘层15。然后，在层间绝缘层15中形成位线焊盘接触孔17d、第一和第二存储节点焊盘接触孔17S′、17S″，以分别露出公共的漏区11d，第一和第二源区11S′、11S″。层间绝缘层15一般由氮化硅形成。在形成焊盘接触孔17d、17S′、17S″的过程中，帽盖层图形9和隔片13起刻蚀停止层的作用。此时，在焊盘接触孔17d、17S′、17S″之间形成由层间绝缘层15形成的隔开层15a。
参考图3，为除去留在焊盘接触孔17d、17S′、17S″内的聚合物和自然氧化物层，在半导体衬底1上涂敷氧化层刻蚀液，以清洗焊盘接触孔17d、17S′、17S″的内部。结果，减小隔开层15a的宽度。在长时间清洗或执行几次清洗工序的情况下，可以在隔开层15a的预定区域中形成通孔15a″，或可以除去隔开层15a。然后，在具有通孔15a的半导体衬底的所有表面上形成导电层19。
参考图4，刻层导电层19以露出层间绝缘层15的上表面，和形成位线焊盘19a、第一存储节点焊盘19s′和第二存储节点焊盘19s″。位线焊盘19d、第一存储节点焊盘19s′和第二存储节点焊盘19s″叫做“连接焊盘″。在严格执行清洗工序的情况下，连接焊盘19d、19s′、19s″相互连接，如图4所示。
如上所述，不严格执行常规技术的清洗工序，以在连接焊盘之前除去聚合物和自然氧化层。亦即，由于减小清洗工序的自由度，难以提高每个连接焊盘的接触电阻。
另一方面，Chuan-fu Wang和Ben jamin Szu-Min的美国专利US6117757，名称为：“method of forming landing pads for bit line andnode contact”公开了连接焊盘及其形成方法。
如美国专利US6117757所公开，在半导体衬底上形成具有多个层的栅图形。在栅图形的侧壁上形成第一隔片。接着，在具有栅图形和第一隔片的半导体衬底上淀积第一介质层，使用自对准的方法在第一介质层中形成接触开口，以露出半导体衬底。然后，在半导体衬底的所有表面上保形地形成第二介质层，深刻蚀第二介质层，以在接触开口的侧壁上形成第二隔片。随后，在半导体衬底的所有表面形成导电层，构图以露出第二隔片的上部，以形成位线和连接焊盘。
但是，鉴于固定栅图形和节距的观点，形成第二隔片得到接触孔的宽度变窄，以增加位线和半导体衬底之间的接触电阻，连同增加连接焊盘和半导体之间的接触电阻。
而且，当半导体器件的设计规则减小时，该方法还有使位线和连接焊盘之间短路的可能性。
发明概述
本发明的一个目的是提供一种适于防止焊盘接触孔之间短路的半导体器件及其制造方法。
本发明的另一目的是提供一种适于防止焊盘接触孔之间短路的DRAM单元阵列区及其制造方法。
根据本发明，提供一种具有连接焊盘的半导体器件，以及DRAM单元阵列区。
根据本发明，提供一种具有连接焊盘的半导体器件，包括在半导体衬底上形成的线图形。每个线图形包括依次层叠的线和线帽盖层图形。线图形的侧壁覆有线隔片。
具有线隔片的半导体衬底的所有表面覆有材料层。在材料层中设置焊盘接触孔，以穿过线图形之间的预定区和露出半导体衬底。焊盘接触孔包括穿过线图形之间的下开口和位于下开口上的上开口。被阻挡层围绕的下开口和上开口填有接触焊盘。
根据另一示例性实施例，本发明提供一种DRAM单元阵列区，包括形成在半导体衬底的预定区上的沟槽隔离层，以限定有源区。设置第一和第二线图形跨过有源区。在邻近有源区一侧的沟槽隔离层上设置第三线图形。第三线图形平行于第一线图形和位于与第二线图形相对。在邻近有源区另一侧的沟槽隔离层上形成第四线图形。第四线图形平行于第二线图形和位于与第一线图形相对。第一至第四线图形的侧壁覆有线隔片。具有线隔片的半导体衬底覆有材料层。位线焊盘接触孔布置在材料层中，穿过材料层的第一区和露出线隔片和第一和第二线图形之间的有源区。位线焊盘接触孔包括穿过第一和第二线图形之间的区域的下位线开口和在下位线开口上的上位线开口，第一存储焊盘接触孔布置在材料层的第二区中，以露出线隔片和第一和第三线图形之间的有源区。第一存储焊盘接触包括穿过第一和第三线图形之间的区域的第一下存储开口和在第一下存储开口上的第一上存储开口。而且，第二存储焊盘接触孔布置在材料层的第三区中，以露出线隔片和第二和第四线图形之间的有源区。第二存储焊盘接触孔包括穿过第二和第四线图形之间的区域的第二下存储开口和在第二下存储开口上的第二上存储开口。上位线开口的侧壁、第一上存储开口和第二上存储开口覆有阻挡层。在具有阻挡层的半导体衬底上的位线焊盘接触孔、第一存储焊盘接触孔和第二存储焊盘接触孔分别填有位线连接焊盘、第一存储连接焊盘和第二存储连接焊盘。
根据本发明，提供一种制造包括连接焊盘的半导体器件的方法，以及制造DRAM单元阵列区的方法。
根据一个实施例，本发明提供制造半导体器件的方法，包括在半导体衬底上形成线图形，在线图形的侧壁形成隔片。在半导体衬底的所有表面上形成材料层。刻蚀材料层的预定区以在相互邻近的线图形之间的区域中形成上开口。形成上开口，以具有与从半导体衬底或每个线图形的上表面同样高度更小的底表面。在上开口的侧壁上形成阻挡层，刻蚀由阻挡层围绕的上开口底下的材料层，以形成穿过线图形之间的区域的下开口并露出线隔片。形成用于填充上开口和下开口的连接焊盘。
根据本发明的另一个实施例，本发明提供制造DRAM单元阵列区的方法，包括通过使用沟槽隔离区在半导体衬底的预定区上限定有源区。在有源区的上部形成第一至第四线图形。亦即，在邻近有源区一侧的沟槽隔离层的上表面形成第三线图形。第三线图形平行于第一线图形和与第二线图形相对。此时，在邻近有源区另一侧的沟槽隔离区的上部形成第四线图形。第四线图形平行于第二线图形和与第一线图形相对。在第一至第四线图形的侧壁上形成线隔片，在具有线隔片的半导体衬底的所有表面上形成材料层。部分地刻蚀材料层的第一区，以在第一和第二线图形之间的区域中形成上位线开口。
部分地刻蚀材料层的第二区，以在第一和第二线图形之间的区域中形成第一上存储开口。与上位线开口和第一上存储开口一起部分地刻蚀材料层的第三区，以在第二和第四线图形之间的区域中形成第二上存储开口。形成上位线开口、第一上存储开口和第二上存储开口，以具有与每个线图形的上表面同样高度或更小的底表面，在上位线开口、第一上存储开口和第二上存储开口的侧壁上形成阻挡层。刻蚀由阻挡层围绕的上位线开口、第一上存储开口和第二上存储开口下的材料层，以形成下位线开口、第一下存储开口和第二下存储开口。每个开口是第一和第二线图形之间的区域、第一和第三线图形之间的区域以及第二和第四线图形之间的区域，以露出线图形。分别形成填充上和下位线开口、第一上和下存储开口以及第二上和下存储开口的位线连接焊盘、第一存储连接焊盘和第二存储连接焊盘。
附图说明
根据下面的详细描述同时结合附图，所属领域的技术人员更容易明白本发明的示例性实施例，其中相同的参考数字指相同的部分，以及其中：
图1至4是说明根据常规技术形成具有连接焊盘的DRAM单元的方法的截面图。
图5是根据本发明的实施例的DRAM单元阵列区的平面图。
图6至12是说明根据本发明的一个实施例沿图5的线I-I′的DRAM单元阵列区的制造方法的过程的截面图。
具体实施方式
现在参考附图，详细说明本发明的DRAM单元阵列区的示例性实施例及其制造方法。
图5是根据本发明的DRAM单元阵列区的部分的平面图，图6是沿图5的线I-I′的截面图。
参考图5和图6，在半导体衬底100的预定区域上形成沟槽隔离层102。沟槽隔离层102限定有源区101。设置第一至第四平行线图形115a、115b、115c、115d跨有源区101。第一和第二线图形115a、115b越过有源区101的上部，第二和第四线图形115c、115d设置在邻近有源区101的沟槽隔离层102上。第三线图形设置得邻近第一线图形115a和与第二线图形115b相对。此外，第四线图形115d设置在邻近第二线图形115b并且与第一线图形115a相对。
在具有第一至第四平行线图形115a、115b、115c、115d的半导体衬底100中设置N型区116，每个N型区116与第一至第四平行线图形115a、115b、115c、115d的每个的边缘重叠。在第一至第四平行线图形115a、115b、115c、115d的侧壁上形成线隔片112。在具有线隔片112的半导体衬底100上接下来形成下一个材料层126′，材料层126′包括隔离绝缘层118和隔离刻蚀停止层121。
设置焊盘接触孔137穿过对应于材料层126′的第一到第三区B、A、C的第一至第四线图形115a、115b、115c、115d之间的预定区。亦即，焊盘接触孔137包括第一区B中具有下位线开口135b和上位线开口130b的位线焊盘接触孔137b和第二区A中的第一下存储开口135a和第一上存储开口130a的第一存储焊盘接触孔137a以及在第三区C中的第二下存储开口135c和第二上存储开口130c的第二存储焊盘接触孔137c。设置阻挡层133a覆盖上位线开口130b、第一上存储开口130a以及第二上存储开口130c的侧壁。
位线焊盘接触孔137b、第一存储焊盘接触孔137a以及第二存储焊盘接触孔137c分别填充有位线焊盘138b、第一存储连接焊盘138a以及第二存储连接焊盘138c。
图7至12是说明根据本发明的一个实施例沿图5的线I-I′的DRAM单元阵列区的制造方法的截面图。
参考图7和图8，准备具有用来限定有源区101的沟槽隔离层102的半导体衬底。在具有有源区101和沟槽隔离区102的半导体衬底依次形成掺杂的多晶硅层103、WSi层106和帽盖绝缘层109。然后，依次构图帽盖绝缘层109、WSi层106和掺杂的多晶硅层103以形成线图形115。掺杂的多晶硅层103和WSi层106起线的作用，帽盖绝缘层109起帽盖层图形的作用。帽盖绝缘层109由氮化层形成。线图形115隔开地形成在半导体衬底100上，如图5所示。形成第一和第二线图形115a、115b，以越过有源区101的上部。形成第三线图形115c跨过邻近有源区101的一侧的沟槽隔离区102的上部，平行于第一线图形115a和与第二线图形115b相对。然后，形成第四线图形115d，跨过邻近有源区101的一侧的沟槽隔离区102的上部，平行于第二线图形115b和与第一线图形115a相对。在本发明的实施例中，线图形115是字线图形。
在具有线图形115的半导体衬底上保形地形成隔片绝缘层(未示出)。隔片绝缘层由氮化层形成。然后刻蚀隔片绝缘层以在线图形115的侧壁上形成线隔片112。在本发明的实施例中，线隔片112是字线隔片。线图形115和线隔片112可以是位线图形和位线隔片。
在具有线图形115和线隔片112的半导体衬底上形成材料层126。材料层126由隔开绝缘层118、隔开刻蚀停止层121和层间绝缘层124形成。隔开刻蚀停止层121相对于隔开绝缘层118具有刻蚀选择率。优选，隔开绝缘层118由氧化层形成，隔开刻蚀停止层121由氮化层形成。隔开绝缘层118的厚度形成至大于层间绝缘层124，隔开绝缘层118的厚度形成至足够从线图形115的顶面向上覆盖线图形115和线隔片112的厚度。
参考图9，在具有图8的材料层126的半导体衬底上淀积光刻胶层(未示出)。通过已知的光学工艺(photo process)在光刻胶层上形成光刻图形以在对应于第一至第三区B、A、C的第一至第四线图形115a、115b、115c、115d之间对准。部分地刻蚀通过光刻胶图形露出的材料层126，以形成上开口130，此时，通过上开口130露出每个线图形115的顶面的预定部分。如下，分别地形成上开口。亦即，在对应于材料层126的第一区B的第一和第二线图形115a、115b之间的预定区域上形成上位线开口130b。此时，在对应于材料层126的第二区A的第一和第三线图形115a、115c之间的预定区域上形成第一上存储开口130a。随着上位线开口130b和第一上存储开口130a的形成，在对应于材料层126的第三区C的第二和第四线图形115b、115d之间的预定区域上形成第二上存储开口130c，此外，上位线开口130b、第一上存储开口130a和第二上存储开口130c形成为具有与每个线图形115a、115b、115c、115d的上表面相同高度或更小的底面。
在每个线图形115的上表面，每个上开口130分为由材料层126形成的具有宽度W的隔离层126a，此时，在上开口130a、103b、130c下的线图形115之间形成绝缘层图形118a。通过部分地刻蚀图8的隔开绝缘层118形成绝缘层图形118a。绝缘层图形118a优选从线图形115的上表面朝半导体衬底凹进深度L，这防止由于后续半导体工序的影响，增加由刻蚀绝缘层图形118a形成的图5的每个焊盘接触孔137的接触电阻。因此，可以测量绝缘层图形118a的厚度T和深度L，用于检查焊盘接触孔137的接触电阻。
参考图10和11，在具有上开口130的半导体衬底上保形地形成阻挡绝缘层133。深刻蚀阻挡绝缘层133，以在上位线开口130b、第一上存储开口130a以及第二上存储开口130c的侧壁上形成阻挡层133a。接着刻蚀绝缘层图形118a，以在露出半导体衬底100的线图形115之间形成下开口135，与阻挡层133a的形成一起。下开口135由下位线开口135b、第一下存储开口135a以及第二下存储开口135c形成。下位线开口135b通过刻蚀上位线开口130b的下的绝缘层图形118a形成以穿过第一和第二线图形115a、115b之间的区域。第一下存储开口135a通过蚀刻第一上存储开口130a下的绝缘层图形118a形成，以穿过第一和第三线图形115a和115c之间的区域。通过刻蚀第二上存储开口130c下的绝缘层图形118a形成穿过第二和第四线图形115b、115d之间的区域的第二下存储开口135c，与下位线开口135b和第一下存储开口135a的形成一起。
而且，材料层126和包括层间绝缘层124的隔离层126a分开图9中的上开口130。但是，在形成下开口135a、135b、135c之后，由材料层126′和隔离层126a′分开上开口130a、130b、130c，其中层间绝缘层124与绝缘层图形118a一起被去除。隔开刻蚀停止层121是缓冲层，用于防止下开口135a、135b、135c的形成过程中隔开绝缘层118被刻蚀。因此，通过自对准方法，使用图9的上开口130a、130b、130c和图10的阻挡绝缘层133形成下开口135a、135b、135c。
通过沿穿过线图形115a、115b、115c、115d的方向形成每个上开口130a、130b、130c的直径D1大于每个下开口135a、135b、135c的直径D2。形成上开口130，以在线图形115之间重叠。优选，在形成下开口135a、135b、135c之后需要清洗线隔片112之间的残余物，以减小电阻。
如图9所示的绝缘层图形118a凹进厚度L的原因是防止在阻挡层133a的形成过程中在每个线隔片112侧壁和每个绝缘层图形118a的上表面的结中产生阻挡绝缘层133的残余物。阻挡绝缘层133的残余物可能使每个下开口135a、135b、135c的直径D2减小。
参考图12，如下由位线焊盘接触孔137b、第一存储焊盘接触孔137a以及第二存储焊盘接触孔137c形成焊盘接触孔137。位线焊盘接触孔137b由对应于图5的第一区B的第一和第二线图形115a、115b之间的下位线开口135b和上位线开口130b形成。第一存储焊盘接触孔137a由对应于图5的第二区A第一和第三线图形115a、115c之间的第一下存储开口135a和第一上存储开口130a形成。随着位线焊盘接触孔137b和第一存储焊盘接触孔137a的形成，第二存储焊盘接触孔137c由对应于图5的第三区C的第二和第四线图形115b、115d之间的第二下存储开口135形成。
而且，在具有焊盘接触孔137的半导体衬底上形成掺杂的焊盘层(未示出)至预定的厚度。
通过使用公知的化学机械抛光法刻蚀掺杂的焊盘层以形成填充焊盘接触孔137的连接焊盘138。
连接焊盘138包括如下的位线连接焊盘138b、第一存储连接焊盘138a、第二存储连接焊盘138c。亦即，位线连接焊盘138b、第一存储连接焊盘138a以及第二存储连接焊盘138c分别填充位线焊盘接触孔137b、第一存储焊盘接触孔137a以及第二存储焊盘接触孔137c。隔开刻蚀停止层121用作刻蚀缓冲层。控制每个连接焊盘138低于隔离层126a′或材料层126′的高度。优选，控制连接焊盘138低于隔开刻蚀停止层121的高度，以便防止在连接焊盘138之间形成短路。
而且，在焊盘接触孔137的形成步骤和焊盘层的淀积步骤之间执行用于清洗半导体衬底100的湿刻蚀工艺。当刻蚀图10的绝缘层图形118a时，湿刻蚀工艺能除去产生的副产品和颗粒和在下开口135a、135b、135c下产生的自然氧化物等。因此，存在通过使用与常规技术一样的湿刻蚀工艺可以刻蚀隔离层126a′或材料层126′的可能性。
但是，阻挡层133a起对抗湿刻蚀工艺的缓冲层作用，以致隔开刻蚀停止层121和隔开绝缘层118不被刻蚀。阻挡层133a和隔开刻蚀停止层121的使用使隔离层126a′保持与图9的隔离层126a一样的宽度W。
如上所述，根据本发明的半导体器件和单元阵列区及其制造方法，隔开刻蚀停止层连同阻挡层防止由于焊盘接触孔的形成步骤和焊盘层的淀积步骤之间执行的湿刻蚀工艺隔开绝缘层被刻蚀，以致半导体器件包括通过阻挡层和隔开刻蚀停止层不短路的连接焊盘。因此，具有阻挡层和隔开刻蚀停止层的DRAM单元阵列区可以一直保持焊盘接触孔之间均匀的宽度W，因此，半导体器件可以具有保持单元数据长时间超过常规技术的能力，结果，提高半导体器件的性能。
尽管参考其优选实施例具体图示和描述了本发明，但是所属领域的普通技术人员应当理解，在不脱离本发明的精神和范围的条件下，可以在形式上和细节上进行前述和其他改变。

Claims (16)

1、一种具有连接焊盘的半导体器件，包括：
半导体衬底；
在半导体衬底上形成的两个相邻的线图形，每个线图形具有依次层叠的线和线帽盖层；
在线图形的侧壁上形成的线隔片；
覆盖具有线图形和线隔片的半导体衬底的所有表面的材料层；
穿过线图形之间的区域连同材料层的区域的焊盘接触孔，焊盘接触孔由线图形之间的下开口和位于下开口上的上开口形成；
在上开口的侧壁上形成的阻挡层；以及
填充由阻挡层围绕的上开口和下开口的连接焊盘；
其中材料层包括依次层叠的隔开绝缘层和隔开刻蚀停止层，隔开刻蚀停止层和阻挡层具有不同于隔开绝缘层的刻蚀选择率。
2、根据权利要求1的具有连接焊盘的半导体器件，其中线图形和线隔片是字线图形和字线隔片。
3、根据权利要求1的具有连接焊盘的半导体器件，其中线图形和线隔片是位线和位线隔片。
4、一种DRAM单元阵列区，包括：
半导体衬底；
在半导体衬底的预定区域上形成的用于限定有源区的沟槽隔离层；
彼此平行越过有源区上部设置的第一和第二线图形；
越过邻近有源区一侧的沟槽隔离层的上部设置的第三线图形，与第一线图形平行和与第二线图形相对；
越过邻近有源区另一侧的沟槽隔离层的上部设置的第四线图形，与第二线图形平行和与第一线图形相对；
在第一至第四线图形的侧壁上形成的线隔片；
覆盖具有线隔片的半导体衬底的整个表面的材料层；
穿过材料层的第一区以露出第一和第二线图形和线隔片之间的有源区的位线焊盘接触孔，位线焊盘接触孔包括第一和第二线图形之间的下位线开口和下位线开口上的上位线开口；
穿过材料层的第二区以露出第一和第三线图形和线隔片之间的有源区的第一存储焊盘接触孔，第一存储焊盘接触孔包括第一和第三线图形之间的第一下存储开口和第一下存储开口上的第一上存储开口；
穿过材料层的第三区以露出第二和第四线图形和线隔片之间的有源区的第二存储焊盘接触孔，第二存储焊盘接触孔包括第二和第四线图形之间的第二下存储开口和第二下存储开口上的第二上存储开口；
在上位线开口的侧壁、第一上存储开口和第二上存储开口上形成的阻挡层；以及
分别填充具有阻挡层的半导体衬底上的位线焊盘接触孔、第一存储焊盘接触孔和第二存储焊盘接触孔的位线连接焊盘、第一存储连接焊盘和第二存储连接焊盘；
其中材料层包括依次层叠的氧化层和氮化层。
5、根据权利要求4的DRAM单元阵列区，其中第一至第四线图形的每一个包括依次层叠的线和帽盖层图形。
6、根据权利要求5的DRAM单元阵列区，其中阻挡层、线隔片和帽盖层图形是氮化层。
7、一种制造半导体器件的方法，包括以下步骤：
在半导体衬底上形成两个相邻的线图形；
在线图形的侧壁上形成线隔片；
在具有线隔片的半导体衬底的所有表面上形成材料层；
部分地刻蚀材料层的预定部分，以在线图形之间的材料层的区域中形成上开口；
在上开口的侧壁上形成阻挡层；
刻蚀由阻挡层围绕的上开口底下的材料层，以形成穿过存在于线图形之间的材料层的下开口，以露出线隔片；以及
形成填充上开口和下开口的连接焊盘。
8、根据权利要求7的制造半导体器件方法，其中形成线图形包括以下步骤：
在半导体衬底上依次形成导电层和帽盖绝缘层，以及依次构图帽盖绝缘层和导电层。
9、根据权利要求8的制造半导体器件方法，其中帽盖绝缘层由具有不同于氧化层的刻蚀选择率的绝缘层形成。
10、根据权利要求7的制造半导体器件方法，其中材料层由依次层叠的隔开绝缘层和隔开刻蚀停止层形成。
11、根据权利要求10的制造半导体器件方法，其中隔开绝缘层由氧化层形成，隔开刻蚀停止层由具有不同与氧化层的刻蚀选择率的绝缘层形成。
12、根据权利要求7的制造半导体器件方法，其中阻挡层由具有不同于氧化层的刻蚀选择率的绝缘层形成。
13、根据权利要求7的制造半导体器件方法，还包括在形成连接焊盘之前清洗具有下开口的半导体衬底的步骤，以除去下开口中形成的自然氧化层和聚合物。
14、根据权利要求7的制造半导体器件方法，其中形成上开口，以有与每个线图形的上表面相同高度或小于上表面的高度的底表面。
15、一种制造DRAM单元阵列区的方法，包括以下步骤：
填充具有沟槽隔离层的半导体衬底的预定区，以限定有源区；
在有源区的上部形成平行的第一和第二线图形；
在形成第一至第二线图形的同时形成第三至第四线图形，分别位于邻近有源区一侧和另一侧的沟槽隔离层的上部，其中形成第三线图形平行于第一线图形和与第二线图形相对，形成第四线图形平行于第二线图形和与第一线图形相对；
在第一至第四线图形的侧壁上形成线隔片；
形成覆盖具有线隔片的半导体衬底的所有表面的材料层；
部分地刻蚀材料层的第一至第三区，以在对应于第一区的第一和第二线图形之间的区域上、对应于第二区的第一和第三线图形之间的区域上以及对应于第三区的第二和第四线图形之间的区域上分别形成上位线开口、第一上储存开口和第二上存储开口；
在上位线开口、第一上存储开口和第二上存储开口的侧壁上形成阻挡层；
刻蚀由阻挡层围绕的上位线开口、第一上存储开口和第二上存储开口下的材料层，以形成下位线开口、第一下存储开口和第二下存储开口，同时穿透第一和第二线图形之间的区域、第一和第三线图形之间的区域以及第二和第四线图形之间的区域，以露出线图形；以及
分别形成填充下和上位线开口、第一下和上存储开口以及第二下和上存储开口的位线连接焊盘、第一存储连接焊盘和第二存储连接焊盘。
16、根据权利要求15的DRAM单元阵列区的制造方法，其中形成上位线开口、第一上存储开口和第二上存储开口以具有与每个线图形的上表面相同高度或小于上表面高度的底表面。
CNB2004100035416A 2003-01-29 2004-01-29 具有连接焊盘的半导体器件及其制造方法 Expired - Fee Related CN100339998C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR6023/2003 2003-01-29
KR1020030006023A KR100557997B1 (ko) 2003-01-29 2003-01-29 랜딩 패드를 포함하는 반도체 장치의 제조방법

Publications (2)

Publication Number Publication Date
CN1525571A CN1525571A (zh) 2004-09-01
CN100339998C true CN100339998C (zh) 2007-09-26

Family

ID=32960136

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100035416A Expired - Fee Related CN100339998C (zh) 2003-01-29 2004-01-29 具有连接焊盘的半导体器件及其制造方法

Country Status (4)

Country Link
US (2) US6927119B2 (zh)
JP (1) JP2004235631A (zh)
KR (1) KR100557997B1 (zh)
CN (1) CN100339998C (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100678461B1 (ko) 2004-11-08 2007-02-02 삼성전자주식회사 상부 및 하부 셀 게이트 패턴들과 접촉하는 랜딩 패드를갖는 에스 램들 및 그 형성방법들
KR100577542B1 (ko) * 2005-03-11 2006-05-10 삼성전자주식회사 매몰콘택 플러그를 갖는 반도체소자의 제조방법
KR100653714B1 (ko) 2005-04-12 2006-12-05 삼성전자주식회사 반도체소자의 제조방법 및 그에 의해 제조된 반도체소자
DE102006017525B4 (de) * 2005-09-30 2008-02-21 Qimonda Ag Speichervorrichtung und Verfahren zur Herstellung einer Speichervorrichtung
US7244638B2 (en) * 2005-09-30 2007-07-17 Infineon Technologies Ag Semiconductor memory device and method of production
KR100929301B1 (ko) * 2007-03-16 2009-11-27 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR101168606B1 (ko) 2007-07-18 2012-07-30 삼성전자주식회사 반도체 장치의 배선 구조물 및 이의 형성 방법
JP2012059958A (ja) * 2010-09-09 2012-03-22 Rohm Co Ltd 半導体装置およびその製造方法
CN114496926A (zh) * 2020-10-23 2022-05-13 长鑫存储技术有限公司 半导体结构制作方法及半导体结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5688713A (en) * 1996-08-26 1997-11-18 Vanguard International Semiconductor Corporation Method of manufacturing a DRAM cell having a double-crown capacitor using polysilicon and nitride spacers
US5728595A (en) * 1995-02-22 1998-03-17 Nec Corporation Method of fabricating a self-aligned contact hole for a semiconductor device
US6117757A (en) * 1998-06-29 2000-09-12 United Microelectronics Corp Method of forming landing pads for bit line and node contact
JP2002016016A (ja) * 2000-06-30 2002-01-18 Mitsubishi Electric Corp 半導体装置およびその製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5442785A (en) * 1991-10-08 1995-08-15 Unisys Corporation Method and apparatus for passing messages between application programs on host processors coupled to a record lock processor
JPH07235594A (ja) * 1994-02-22 1995-09-05 Mitsubishi Electric Corp 半導体装置の製造方法
US5480814A (en) * 1994-12-27 1996-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Process of making a polysilicon barrier layer in a self-aligned contact module
KR100226749B1 (ko) 1997-04-24 1999-10-15 구본준 반도체 소자의 제조 방법
US5940828A (en) * 1997-11-18 1999-08-17 International Business Machines Corporation Locking contention resolution for shared resources
KR100282704B1 (ko) 1998-06-29 2001-03-02 윤종용 반도체 장치의 콘택 홀을 형성하는 방법(a method of forming a contact hole of semiconductor device)
US6581205B1 (en) * 1998-12-17 2003-06-17 International Business Machines Corporation Intelligent compilation of materialized view maintenance for query processing systems
US6393423B1 (en) * 1999-04-08 2002-05-21 James Francis Goedken Apparatus and methods for electronic information exchange
US6353828B1 (en) * 1999-05-14 2002-03-05 Oracle Corp. Concurrency control for transactions that update base tables of a materialized view using different types of locks
TW418506B (en) * 1999-07-07 2001-01-11 Taiwan Semiconductor Mfg DRAM capacitor fabricating by inlay technology
KR20010011639A (ko) * 1999-07-29 2001-02-15 김영환 반도체장치의 자기정렬 콘택 플러그 형성방법
KR100330714B1 (ko) * 1999-10-13 2002-04-03 윤종용 반도체 장치의 매몰 콘택 구조 및 그 형성방법
KR100527577B1 (ko) * 1999-12-24 2005-11-09 주식회사 하이닉스반도체 반도체소자의 제조방법
US6678701B1 (en) * 2000-01-05 2004-01-13 International Business Machines Corporation Technique for establishing a point of consistency in a parallel database loading system
US6567816B1 (en) * 2000-03-07 2003-05-20 Paramesh Sampatrai Desai Method, system, and program for extracting data from database records using dynamic code
KR100351055B1 (ko) * 2000-06-27 2002-09-05 삼성전자 주식회사 채널 이온 주입용 마스크 패턴을 이용한 반도체 메모리소자의 제조 방법
KR100382727B1 (ko) 2000-12-07 2003-05-09 삼성전자주식회사 셀프 얼라인 콘택 식각 공정을 채용할 경우 보이드 없이패드를 형성할 수 있는 반도체 소자의 제조방법
US6574717B1 (en) * 2001-05-31 2003-06-03 Oracle Corporation Techniques for time-based retention of a reusable resource
US6709986B2 (en) * 2001-06-28 2004-03-23 Hynix Semiconductor Inc. Method for manufacturing semiconductor memory device by using photoresist pattern exposed with ArF laser beam
US6754657B2 (en) * 2001-08-24 2004-06-22 Microsoft Corporation Time stamping of database records
US6882993B1 (en) * 2002-01-28 2005-04-19 Oracle International Corporation Incremental refresh of materialized views with joins and aggregates after arbitrary DML operations to multiple tables
JP2004146772A (ja) * 2002-03-18 2004-05-20 Fujitsu Ltd 半導体装置及びその製造方法
US6889159B2 (en) * 2002-07-22 2005-05-03 Finisar Corporation Scalable multithreaded system testing tool
US7324995B2 (en) * 2003-11-17 2008-01-29 Rackable Systems Inc. Method for retrieving and modifying data elements on a shared medium
US7281023B2 (en) * 2003-12-15 2007-10-09 At&T Knowledge Ventures, L.P. Architecture of database application with robust online recoverability

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5728595A (en) * 1995-02-22 1998-03-17 Nec Corporation Method of fabricating a self-aligned contact hole for a semiconductor device
US5688713A (en) * 1996-08-26 1997-11-18 Vanguard International Semiconductor Corporation Method of manufacturing a DRAM cell having a double-crown capacitor using polysilicon and nitride spacers
US6117757A (en) * 1998-06-29 2000-09-12 United Microelectronics Corp Method of forming landing pads for bit line and node contact
JP2002016016A (ja) * 2000-06-30 2002-01-18 Mitsubishi Electric Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN1525571A (zh) 2004-09-01
US20050230733A1 (en) 2005-10-20
US20040185657A1 (en) 2004-09-23
US6927119B2 (en) 2005-08-09
JP2004235631A (ja) 2004-08-19
US7385242B2 (en) 2008-06-10
KR20040069585A (ko) 2004-08-06
KR100557997B1 (ko) 2006-03-06

Similar Documents

Publication Publication Date Title
CN1035141C (zh) 半导体存储器的制造方法
CN1103123C (zh) 引入堆叠箱式电容单元的数兆位动态存储器的劈开－多晶硅cmos工艺
KR960003864B1 (ko) 반도체 메모리장치 및 그 제조방법
CN1157763C (zh) 在半导体器件中形成自对准接触的方法
CN1319881A (zh) 在金属镶嵌栅极工艺中形成自对准接触焊盘的方法
CN1293638C (zh) 半导体存储器件和采用镶嵌位线工艺制造该器件的方法
CN100339998C (zh) 具有连接焊盘的半导体器件及其制造方法
US20050245026A1 (en) Method of forming capacitor for semiconductor device
CN101079393A (zh) 使用改进自动校准接触工艺在半导体中形成电接触的方法
CN1269202C (zh) 电容器及其制造方法
CN112786566A (zh) 半导体存储器装置和该半导体存储器装置的制造方法
KR20140074655A (ko) 반도체 장치의 캐패시터 제조 방법
CN1240121C (zh) 半导体器件及使用金属镶嵌工艺制造半导体器件的方法
CN113644032B (zh) 半导体结构的制作方法及半导体结构
CN1694237A (zh) 制造具有凹槽沟道区域的半导体装置的方法
CN1667796A (zh) 形成半导体器件的电容器的方法
CN1489187A (zh) 用于制造半导体器件的方法
CN1870248A (zh) 用于半导体存储单元的有隔离环的沟槽电容器的制造方法
US6709915B2 (en) Methods of fabricating integrated circuit memory devices
CN101043024A (zh) 用于制造半导体器件的方法
US7713832B2 (en) Semiconductor device and method of fabricating the same
CN101064283A (zh) 半导体器件的制造方法
CN1236974A (zh) 用两个腐蚀图形制造半导体存储器件的方法
KR20140055366A (ko) 반도체 장치 및 그 제조 방법
US5849617A (en) Method for fabricating a nested capacitor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070926

Termination date: 20100129