WO2018155014A1 - 絶縁放熱基板 - Google Patents

絶縁放熱基板 Download PDF

Info

Publication number
WO2018155014A1
WO2018155014A1 PCT/JP2018/001257 JP2018001257W WO2018155014A1 WO 2018155014 A1 WO2018155014 A1 WO 2018155014A1 JP 2018001257 W JP2018001257 W JP 2018001257W WO 2018155014 A1 WO2018155014 A1 WO 2018155014A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductor layer
ceramic substrate
tangent
substrate
respect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2018/001257
Other languages
English (en)
French (fr)
Inventor
真吾 岩崎
隆 海老ヶ瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Priority to JP2018527989A priority Critical patent/JP6375086B1/ja
Priority to DE112018000457.0T priority patent/DE112018000457T5/de
Publication of WO2018155014A1 publication Critical patent/WO2018155014A1/ja
Priority to US16/542,466 priority patent/US10879141B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69—Insulating materials thereof
    • H10W70/692—Ceramics or glasses
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B37/00—Joining burned ceramic articles with other burned ceramic articles or other articles by heating
    • C04B37/02—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles
    • C04B37/023—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles characterised by the interlayer used
    • C04B37/026—Joining burned ceramic articles with other burned ceramic articles or other articles by heating with metallic articles characterised by the interlayer used consisting of metals or metal salts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0209—External configuration of printed circuit board adapted for heat dissipation, e.g. lay-out of conductors, coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/25—Arrangements for cooling characterised by their materials
    • H10W40/255—Arrangements for cooling characterised by their materials having a laminate or multilayered structure, e.g. direct bond copper [DBC] ceramic substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/60—Securing means for detachable heating or cooling arrangements, e.g. clamps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/02—Aspects relating to interlayers, e.g. used to join ceramic articles with other articles by heating
    • C04B2237/12—Metallic interlayers
    • C04B2237/124—Metallic interlayers based on copper
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/02—Aspects relating to interlayers, e.g. used to join ceramic articles with other articles by heating
    • C04B2237/12—Metallic interlayers
    • C04B2237/125—Metallic interlayers based on noble metals, e.g. silver
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/02—Aspects relating to interlayers, e.g. used to join ceramic articles with other articles by heating
    • C04B2237/12—Metallic interlayers
    • C04B2237/126—Metallic interlayers wherein the active component for bonding is not the largest fraction of the interlayer
    • C04B2237/127—The active component for bonding being a refractory metal
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32—Ceramic
    • C04B2237/36—Non-oxidic
    • C04B2237/368—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/40—Metallic
    • C04B2237/407—Copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09154—Bevelled, chamferred or tapered edge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07332—Compression bonding, e.g. thermocompression bonding
    • H10W72/07333—Ultrasonic bonding, e.g. thermosonic bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Definitions

  • Power semiconductor modules are used for power control of HEV / EV and trains.
  • the power semiconductor module includes, for example, a power semiconductor such as a switching element, IGBT, and MOSFET, an insulating heat dissipation substrate provided with a conductor layer, a cooling member, and a housing.
  • the power semiconductor module generates high heat because it performs high power control, and is used in a cold cycle environment. Therefore, the insulating heat dissipation board on which the power semiconductor is mounted is required to have reliability (durability) with respect to the thermal cycle in addition to the bonding strength, electrical insulation, and heat dissipation.
  • a DCB (Direct Copper Bond) substrate in which a thin copper plate is directly bonded to a ceramic substrate such as an alumina substrate, an aluminum nitride substrate, or a silicon nitride substrate is widely known as an insulating heat dissipation substrate that meets such requirements.
  • Active (Metal Bonding) substrates are also widely known as insulating heat dissipation substrates. With regard to such an insulating heat dissipation substrate, research and development has been continued day and night in order to further improve the performance.
  • Patent Document 2 Japanese Patent No. 4688380 (Patent Document 2), by controlling the surface roughness Rmax of the insulating substrate having silicon nitride as the main crystal phase, the bonding strength between the metal plate and the insulating substrate can be increased, Further, it is said that no problems occur even after the plating process, and a low-cost circuit board can be obtained.
  • Patent Document 3 Japanese Patent No. 5038565 (Patent Document 3) reveals that the anisotropy of the surface roughness of the ceramic substrate constituting the circuit board has a great influence on the bending strength, and further the surface roughness of the ceramic substrate. By reducing the anisotropy of the ceramic substrate to a predetermined value or less, the bending strength of the ceramic substrate can be improved. By using the ceramic substrate, a circuit with less generation of cracks and high withstand voltage and reliability is provided. It is described that a substrate is realized.
  • An insulating heat dissipation substrate having a ceramic substrate and a conductor layer bonded on at least one main surface of the ceramic substrate,
  • the conductor layer has an upper surface, a lower surface, and a side surface 1 connecting the upper surface and the lower surface
  • the ceramic substrate has a lowest part, a side face 2 that connects the lowest part and the side face 1 of the conductor layer, and a joint surface that is at a position higher than the lowest part and is joined to the lower face of the conductor layer,
  • the side surface 1 and The contours of the side surfaces 2 are both curved lines that are recessed inward.
  • FIG. 1 It is a schematic diagram when the insulated heat dissipation board which concerns on one Embodiment of this invention is partially observed in the cross section parallel to both the normal line direction and thickness direction with respect to the tangent of the planar view outline of a conductor layer and a ceramic substrate.
  • An insulating heat dissipation substrate according to an embodiment of the present invention, a conductor layer and a ceramic substrate when partially observed in a cross section parallel to both the normal direction and the thickness direction with respect to the tangent to the outline of the conductor layer in plan view, It is a SEM image near the joining end of a ceramic substrate.
  • a conventional insulating heat dissipation substrate is partially observed in a cross section parallel to both the normal direction and the thickness direction with respect to the tangent to the conductor layer and the ceramic substrate in a plan view, the vicinity of the junction end of the conductor layer and the ceramic substrate It is a SEM image of. It is a plane schematic diagram of the insulation heat dissipation board produced in the Example.
  • the conductor layer 120 may be bonded on one main surface of the ceramic substrate 110, or may be bonded on both main surfaces.
  • An example of a plan view of the insulating heat dissipation substrate 100 is shown in FIG.
  • the conductor layer 120 can be formed in an arbitrary pattern for forming an electric circuit.
  • the conductor layer 120 has an upper surface 121, a lower surface 122, and a side surface 1 (123) that connects the upper surface 121 and the lower surface 122.
  • the ceramic substrate 110 is located at a position higher than the lowest portion 111, the side surface 2 (112) connecting the lowest portion 111 and the side surface 1 (123) of the conductor layer 120, and the lowest portion 111, and is bonded to the lower surface 122 of the conductor layer 120. And a joining surface 113 to be connected.
  • the lowest part 111 of the ceramic substrate is parallel to both the normal direction and the thickness direction with respect to the tangent to the contour of the conductor layer 120 in the plan view of the conductor layer 120 by SEM with a magnification of 1000 times.
  • the portion of the ceramic substrate surface from the end portion (joining end) of the joining surface (113) to the location 50 ⁇ m away from the joining surface (113) when observed in a cross section has the longest distance from the joining end in the thickness direction. Point to. When there are a plurality of locations where the distance from the joining end in the thickness direction is the longest or continuous, the location where the distance from the joining end in the normal direction is the shortest is the lowest part. Examples of normal lines with respect to the tangent to the contour of the conductor layer 120 in plan view are shown by dotted lines N 1 -N 1 ′ and dotted lines N 2 -N 2 ′ in FIG.
  • the insulating heat dissipation substrate 100 can be used as a substrate on which the power semiconductor is mounted in a power semiconductor module including a power semiconductor (not shown) such as a switching element, IGBT, MOSFET or the like.
  • the conductor layer 120 can form an electric circuit pattern, and a power semiconductor can be mounted on the electric circuit pattern.
  • the ceramic substrate 110 examples include an alumina (Al 2 O 3 ) substrate in addition to a nitride ceramic substrate such as a silicon nitride (Si 3 N 4 ) substrate or an aluminum nitride (AlN) substrate.
  • a nitride ceramic substrate such as a silicon nitride (Si 3 N 4 ) substrate or an aluminum nitride (AlN) substrate.
  • the planar shape and size of the ceramic substrate 110 are not particularly limited. However, from the viewpoint of reducing the size of the power semiconductor module, one side is about 20 mm to 70 mm and the thickness is 0.1 mm. A ceramic substrate 100 having a rectangular shape in plan view of ⁇ 1.0 mm is illustrated.
  • the conductor layer 120 can be formed of a metal such as copper (Cu), a copper alloy, aluminum (Al), or an aluminum alloy.
  • the conductor layer 120 can also be formed of a metallized layer made of a refractory metal such as tungsten (W) or molybdenum (Mo) or silver (Ag).
  • nickel, iron, titanium, and molybdenum can also be used.
  • the thickness of the conductor layer 120 (the difference in height between the upper surface 121 and the lower surface 122 of the conductor layer 120 (distance in the thickness direction)) is 0.3 mm to 2.0 mm from the viewpoint of reducing the size of the power semiconductor module. It is preferable that the thickness is 0.5 mm to 1.5 mm.
  • the side surface 1 (123) is The conductive layer 120 has a portion that is recessed in the normal direction with respect to the tangent to the outline of the conductor layer 120 from the end of the upper surface 121.
  • the side surface 1 (123) is configured such that the upper surface 121 protrudes.
  • the most receded portion of the receded portion of the side surface 1 is receded by 200 ⁇ m or less on average in the normal direction with respect to the tangent to the outline of the conductor layer in plan view from the end portion of the upper surface. It is more preferable to recede by 150 ⁇ m or less, and it is even more preferable to recede by 100 ⁇ m or less.
  • FIG. 2 shows the insulating heat dissipation board according to the embodiment of the present invention, in which the conductor layer 120 and the ceramic substrate 110 are partially cross-sectionally parallel to both the normal direction and the thickness direction with respect to the tangent to the contour of the conductor layer 120 in plan view.
  • a schematic view of the vicinity of the joining end of the conductor layer 120 and the ceramic substrate 110 when observed is shown.
  • the absolute value of the difference between the elevation angle ⁇ with respect to the lower surface 122 of the side surface 1 (123) at the height of the lower surface 122 and the elevation angle ⁇ with respect to the bonding surface 113 of the side surface 2 (112) at the height of the bonding surface (113). Small is important for enhancing the heat cycle durability.
  • the junction end of the ceramic substrate and the conductor layer has a pin angle (a sharp pointed tip), and there is a sudden angle change. A large thermal stress is applied to such a pin angle. This means that if a pin angle exists in the vicinity of the joining end of the conductor layer and the ceramic substrate, cracks are likely to occur from the starting point due to repeated cooling and heating cycles.
  • the elevation angle ⁇ itself of the side surface 1 (123) is not particularly limited. However, if it is less than 20 ° or less than 60 °, the selection of etching conditions and wet blasting conditions for shape formation becomes complicated, so ⁇ is The average is generally 20 ° to 60 °, and preferably 20 ° to 30 °.
  • the conductor layer 120 and the ceramic substrate 110 are both in the normal direction and the thickness direction with respect to the tangent to the contour of the conductor layer 110 in plan view.
  • the distance L in the normal direction from the lowest portion 111 to the joining end of the joining surface 113 with respect to the tangent of the planar view contour of the conductor 120 is preferably 5 ⁇ m or more on average. It is more preferable that However, if the distance L becomes too long, it is necessary to increase the distance (space) between the conductors, and the distance L is 30 ⁇ m or less on average from the viewpoint that the effect of suppressing the decrease in insulation performance is saturated. Is preferable, and it is more preferable that it is 20 micrometers or less.
  • An approximate straight line C having a length of 30 ⁇ m corresponding to the contour shape of the joint surface 113 (lower surface 122) is drawn from the joint end of the conductor layer 120 and the ceramic substrate 110.
  • the elevation angle ⁇ is determined from the angle formed by the approximate line A and the approximate line C, and the elevation angle ⁇ is determined from the angle formed by the approximate line B and the approximate line C.
  • the elevation angle ⁇ is measured according to the following procedure by observing the above-described cross section with a SEM having a magnification of 1000 times.
  • An approximate straight line D having a length of 5 ⁇ m corresponding to the contour shape of the side surface 2 (112) at a point 10 ⁇ m away from the joining end of the conductor layer 120 and the ceramic substrate 110 in the normal direction to the tangent to the contour of the conductor 120 in plan view. From above (in the thickness direction, the direction approaching the joint end).
  • the elevation angle ⁇ is obtained from the angle formed by the approximate line D and the approximate line C.
  • the insulating heat dissipation board according to the present invention is a method in which a ceramic substrate and a metal plate or metal foil are joined to produce a joined substrate, and then an electric circuit pattern is formed using a lithography technique and an etching technique, and further smoothed. Can be manufactured.
  • the bonding atmosphere When hot-pressing using a brazing material, the bonding atmosphere must be a vacuum or an inert atmosphere (such as Ar atmosphere) because Ti cannot be bonded in the first place when Ti, which is an active metal, is oxidized.
  • the bonding pressure is desirably 5 MPa or more. However, if the bonding pressure is too high, the ceramic substrate may be destroyed during bonding, so the bonding pressure is preferably 25 MPa or less.
  • the bonding temperature may be appropriately adjusted depending on the type of brazing material to be used. However, when a brazing material containing Ag and Ti is used, it is preferable that the bonding temperature be about 800 ° C. to 1000 ° C.
  • the brazing material one in which one or more of Cu, Sn, In and the like are added to Ag for lowering the melting point, or one in which Ti is added to those alloy powders may be used.
  • the Ag—Cu—Ti brazing material include those containing Ag, Cu, and Ti in a range of 30 to 70%, 0 to 40%, and 0.1 to 20%, respectively, in terms of composition weight ratio. Commercially available products satisfying these composition ranges can also be used.
  • An insulating heat dissipation board manufactured by performing smoothing treatment by wet blasting can typically have any one or more of the following structural features, more typically two or more. And even more typically can have all three. Any of the following features is advantageous in that it leads to cost reduction of wet etching, improvement of productivity, and improvement of controllability of the angle ⁇ .
  • (1) The end portion 124 on the upper surface of the conductor layer 120 is set back from the end portion 125 on the lower surface of the conductor layer 120 in a direction normal to the tangent line of the contour of the conductor layer 120 in plan view (see FIG. 1).
  • Evaluation 5 For any five cross-sections, the distance H in the thickness direction between the lowest portion and the joining end of the ceramic substrate was measured, and the average value was obtained.
  • Evaluation 6 For any five cross-sections, the distance L in the normal direction from the lowest part of the ceramic substrate to the bonding end of the bonding surface of the ceramic substrate with respect to the tangent of the planar outline of the conductor layer was measured, and the average value was obtained.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

冷熱サイクルに対する耐久性を高め、且つ、半導体モジュールの小型化に寄与する絶縁放熱基板を提供する。セラミックス基板と、該セラミックス基板の少なくとも一方の主表面上に接合された導体層とを有する絶縁放熱基板であって、前記導体層は上面と、下面と、上面及び下面を連結する側面１とを有し、前記セラミックス基板は最低部と、最低部及び前記導体層の側面１を連結する側面２と、該最低部よりも高い位置にあり、前記導体層の下面に接合する接合面とを有し、導体層とセラミックス基板を導体層の平面視輪郭の接線に対する法線方向及び厚み方向の両方に平行な断面で観察したとき、前記下面の高さにおける側面１の前記下面に対する仰角αと、前記接合面の高さにおける側面２の前記接合面に対する仰角βの差の絶対値が平均で２０°以下であり、側面１は前記上面の端部よりも導体層の平面視輪郭の接線に対する法線方向に後退した箇所を有する絶縁放熱基板。

Description

絶縁放熱基板
　本発明は、絶縁放熱基板に関し、特に、パワー半導体が実装される絶縁放熱基板に関する。
　ＨＥＶ／ＥＶや電車等の電力制御にパワー半導体モジュールが使用されている。パワー半導体モジュールは、例えばスイッチング素子、ＩＧＢＴ、ＭＯＳＦＥＴなどのパワー半導体、導体層を備えた絶縁放熱基板、冷却部材、及び、筺体で構成される。パワー半導体モジュールは、大電力制御を行うため高発熱であり、また、冷熱サイクル環境下で使用される。それゆえ、パワー半導体を実装する絶縁放熱基板には、接合強度、電気絶縁性、放熱性に加え、冷熱サイクルに対する信頼性（耐久性）が要求される。
　このような要求に対応する絶縁放熱基板として、アルミナ基板、窒化アルミニウム基板、窒化珪素基板などのセラミックス基板に薄銅板を直接接合したＤＣＢ（Direct Copper Bond）基板が広く知られている。また、アルミナ基板、窒化アルミニウム基板、あるいは窒化珪素基板などのセラミックス基板と薄銅板とを、活性金属を含むロウ材（接合材）を用いて形成される接合層を介して接合してなるＡＭＢ（Active Metal Bonding）基板も、絶縁放熱基板として広く知られている。このような絶縁放熱基板については、更なる高性能化を図るべく日夜研究開発が続けられている。
　例えば、特許第４０５１１６４号公報（特許文献１）によれば、回路層間の絶縁基板の表面粗さＲｍａｘ及び厚みを制御することにより、金属箔、金属板等の配線回路層の絶縁基板への密着強度を高めることができるとともに、表面に無電解メッキを施した場合においても基板表面への活性液の残留によるメッキ付着を防止でき配線間のショートによる不良をなくすことができ、且つ熱抵抗の低い回路基板を得ることができるとされている。
　特許第４６８８３８０号公報（特許文献２）によれば、窒化珪素を主結晶相とする絶縁基板の表面粗さＲｍａｘを制御することで、金属板と絶縁基板との接合強度を高めることができ、且つメッキ工程を経ても不具合が生じず、低コストの回路基板を得ることができるとされている。
　特許第５０３８５６５号公報（特許文献３）には、回路基板を構成するセラミックス基板の表面粗さの異方性がその抗折強度に大きな影響を及ぼすことが判明し、さらにセラミックス基板の表面粗さの異方性を所定値以下に低減することにより、セラミックス基板の抗折強度を向上させることができ、そのセラミックス基板を使用することにより割れの発生が少なく、絶縁耐圧性及び信頼性が高い回路基板が実現されることが記載されている。
　特許第５４９８８３９号公報（特許文献４）には、セラミックス材料から構成される絶縁膜と、ろう材で構成される接合層と、金属で構成される回路板とを備えた絶縁放熱基板が開示されている。当該文献には、絶縁膜の厚みを１００μｍ以下とすることにより、絶縁膜による伝熱抵抗を小さくして、回路板から熱伝導基板への熱伝導性を良好にできることが記載されている。また、絶縁膜の接合層側に複数の凸部を設けることで、絶縁膜と回路板との接合強度が向上することが記載されている。さらに、この凸部が凸に湾曲した曲面状の表面を有するので、ろう材から構成される接合層におけるクラックの発生を抑制し、信頼性が向上することも記載されている。
特許第４０５１１６４号公報 特許第４６８８３８０号公報 特許第５０３８５６５号公報 特許第５４９８８３９号公報
　近年、パワー半導体モジュールに対して、出力密度の向上や小型化が要求されるようになってきている。斯かる要求を受けて、パワー半導体モジュールに用いる絶縁放熱基板については、放熱性と小型化とを両立させる目的で、銅板を厚板化することが検討されている。しかし、厚銅板を用いる場合、銅とセラミックスとの熱膨張差に起因して銅板とセラミックス基板との接合界面に発生する熱応力が大きくなり、セラミックス基板と銅板とを接合する際の熱処理で発生する残留熱応力と実使用時の温度変化により生じる繰り返し熱応力とによって、セラミックス基板にクラックが発生する問題が生じやすくなる。
　この点、従来技術では冷熱サイクル環境下でのクラックの発生防止が十分とは言えず、更なる耐久性の向上が望まれる。本発明は、このような問題に鑑みてなされたものであり、冷熱サイクルに対する耐久性を高め、且つ、半導体モジュールの小型化に寄与する絶縁放熱基板を提供することを課題の一つとする。
　冷熱サイクルの繰り返しによって発生するセラミックス基板のクラックは導体層（回路層と同義）とセラミックス基板の接合端付近で生じやすい。本発明者は当該原因を追求したところ、セラミックス基板と導体層の接合端において急激な角度変化があることによって大きな熱応力が掛かるためであることを熱応力解析により明らかにした。そして、本発明者は当該接合端部を平滑化することで熱応力が低下し、冷熱サイクル耐久性が有意に向上することを見出した。また、導体層の側面形状を工夫することで実装エリアを拡大させることが可能であることを見出した。本発明は上記知見に基づき完成した。
　本発明は一側面において、
　セラミックス基板と、該セラミックス基板の少なくとも一方の主表面上に接合された導体層とを有する絶縁放熱基板であって、
　前記導体層は上面と、下面と、上面及び下面を連結する側面１とを有し、
　前記セラミックス基板は最低部と、最低部及び前記導体層の側面１を連結する側面２と、該最低部よりも高い位置にあり、前記導体層の下面に接合する接合面とを有し、
　導体層とセラミックス基板を導体層の平面視輪郭の接線に対する法線方向及び厚み方向の両方に平行な断面で観察したとき、前記下面の高さにおける側面１の前記下面に対する仰角αと、前記接合面の高さにおける側面２の前記接合面に対する仰角βの差の絶対値が平均で２０°以下であり、
　導体層とセラミックス基板を導体層の平面視輪郭の接線に対する法線方向及び厚み方向の両方に平行な断面で観察したとき、側面１は前記上面の端部よりも導体層の平面視輪郭の接線に対する法線方向に後退した箇所を有する絶縁放熱基板である。
　本発明に係る絶縁放熱基板は一実施形態において、導体層とセラミックス基板を導体層の平面視輪郭の接線に対する法線方向及び厚み方向の両方に平行な断面で観察したとき、側面１の前記仰角αは平均で２０°～６０°である。
　本発明に係る絶縁放熱基板は別の一実施形態において、前記セラミックス基板における最低部と前記接合面の端部との厚み方向の距離Ｈが平均で０μｍ～３０μｍである。
　本発明に係る絶縁放熱基板は別の一実施形態において、導体層とセラミックス基板を導体層の平面視輪郭の接線に対する法線方向及び厚み方向の両方に平行な断面で観察したとき、側面１及び側面２の輪郭は共に内側に窪んだ湾曲線状である。
　本発明に係る絶縁放熱基板は更に別の一実施形態において、導体層とセラミックス基板を導体層の平面視輪郭の接線に対する法線方向及び厚み方向の両方に平行な断面で観察したとき、最低部から前記接合面の接合端までの、導体の平面視輪郭の接線に対する法線方向の距離Ｌが平均で５μｍ～３０μｍである。
　本発明に係る絶縁放熱基板は更に別の一実施形態において、側面１の前記後退した箇所のうち、最も後退した箇所は、前記上面の端部よりも導体層の平面視輪郭の接線に対する法線方向に平均で２００μｍ以下後退している。
　本発明に係る絶縁放熱基板は更に別の一実施形態において、側面１の前記後退した箇所のうち、最も後退した箇所は、前記上面の端部よりも導体層の平面視輪郭の接線に対する法線方向に平均で２０μｍ以上１００μｍ以下後退している。
　本発明によれば、絶縁放熱基板の冷熱サイクルに対する耐久性を高めることが可能となり、実装エリアも拡大する。このため本発明は、放熱性及び小型化を両立させるために銅板を厚板化させた絶縁放熱基板に有利に適用することができ、とりわけパワー半導体モジュールの出力密度の向上や小型化に寄与することができる。
本発明の一実施形態に係る絶縁放熱基板を、導体層とセラミックス基板を導体層の平面視輪郭の接線に対する法線方向及び厚み方向の両方に平行な断面で部分観察したときの模式図である。 本発明の一実施形態に係る絶縁放熱基板を、導体層とセラミックス基板を導体層の平面視輪郭の接線に対する法線方向及び厚み方向の両方に平行な断面で部分観察したときの、導体層とセラミックス基板の接合端付近の模式図である。 本発明の一実施形態に係る絶縁放熱基板を、導体層とセラミックス基板を導体層の平面視輪郭の接線に対する法線方向及び厚み方向の両方に平行な断面で部分観察したときの、導体層とセラミックス基板の接合端付近のＳＥＭ画像である。 従来の絶縁放熱基板を、導体層とセラミックス基板を導体層の平面視輪郭の接線に対する法線方向及び厚み方向の両方に平行な断面で部分観察したときの、導体層とセラミックス基板の接合端付近のＳＥＭ画像である。 実施例において作製した絶縁放熱基板の平面模式図である。
　以下、本発明の実施の形態について、図面を参照しながら具体的に説明する。本発明は以下の実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で、当業者の通常の知識に基づいて、以下の実施の形態に対し適宜変更、改良等が加えられたものも本発明の範囲に入ることが理解されるべきである。
＜１．絶縁放熱基板＞
　図１は、本発明の一実施形態に係る絶縁放熱基板１００を、導体層とセラミックス基板を導体層の平面視輪郭の接線に対する法線方向及び厚み方向の両方に平行な断面で部分観察したときの模式図である。本明細書において、平面視とは絶縁放熱基板をその投影面積が最大となる方向から観察する方法を意味し、厚み方向とは当該観察方向に平行な方向を指す。絶縁放熱基板１００は、セラミックス基板１１０と、セラミックス基板１１０の少なくとも一方の主表面上に接合された導体層１２０とを有する。導体層１２０はセラミックス基板１１０の一方の主表面上に接合されてもよいし、両方の主表面上に接合されてもよい。絶縁放熱基板１００の平面図の一例を図５に示す。導体層１２０は電気回路を形成するための任意のパターンで形成することができる。
　導体層１２０は上面１２１と、下面１２２と、上面１２１及び下面１２２を連結する側面１（１２３）とを有する。セラミックス基板１１０は最低部１１１と、最低部１１１及び導体層１２０の側面１（１２３）を連結する側面２（１１２）と、最低部１１１よりも高い位置にあり、導体層１２０の下面１２２に接合する接合面１１３とを有する。本明細書においては、セラミックス基板の最低部１１１は、倍率１０００倍のＳＥＭにより、導体層１２０とセラミックス基板１１０を導体層１２０の平面視輪郭の接線に対する法線方向及び厚み方向の両方に平行な断面で観察したとき、接合面（１１３）の端部（接合端）から当該法線方向に５０μｍ離れた場所までのセラミックス基板の表面のうち、接合端からの厚み方向への距離が最も長い箇所を指す。接合端からの厚み方向への距離が最も長い箇所が複数存在する又は連続するときは、接合端からの当該法線方向への距離が最も短い箇所を最低部とする。導体層１２０の平面視輪郭の接線に対する法線の例を図５に点線Ｎ1－Ｎ1’及び点線Ｎ2－Ｎ2’で示す。
　絶縁放熱基板１００は、例えばスイッチング素子、ＩＧＢＴ、ＭＯＳＦＥＴなどの図示しないパワー半導体を含むパワー半導体モジュールにおいて、該パワー半導体が実装される基板として使用可能である。導体層１２０は電気回路パターンを形成することができ、該電気回路パターン上にパワー半導体を実装することができる。
　セラミックス基板１１０としては、窒化珪素（Ｓｉ3Ｎ4）基板や窒化アルミニウム（ＡｌＮ）基板などの窒化物セラミックス基板の他、アルミナ（Ａｌ2Ｏ3）基板が例示される。本発明を実現する上においては、セラミックス基板１１０の平面形状やサイズに特段の制限はないが、パワー半導体モジュールの小型化を図るという観点からは、一辺が２０ｍｍ～７０ｍｍ程度で厚みが０．１ｍｍ～１．０ｍｍの平面視矩形状のセラミックス基板１００が例示される。
　導体層１２０は、銅（Ｃｕ）、銅合金、アルミニウム（Ａｌ）、アルミニウム合金などの金属で形成することができる。導体層１２０は、タングステン（Ｗ）やモリブデン（Ｍｏ）等の高融点金属または銀（Ａｇ）からなるメタライズ層で形成することもできる。その他、ニッケル、鉄、チタン、モリブデンを使用することもできる。導体層１２０の厚み（導体層１２０の上面１２１と下面１２２の高さの差（厚み方向の距離））については、パワー半導体モジュールの小型化を図るという観点からは、０．３ｍｍ～２．０ｍｍであることが好ましく、０．５ｍｍ～１．５ｍｍであることがより好ましい。
　図１に示す実施形態においては、導体層１２０とセラミックス基板１１０を導体層１２０の平面視輪郭の接線に対する法線方向及び厚み方向の両方に平行な断面で観察したとき、側面１（１２３）は上面１２１の端部よりも導体層１２０の平面視輪郭の接線に対する法線方向に後退した箇所を有する。換言すれば、上面１２１が迫り出すように側面１（１２３）が構成されている。これにより、半導体チップを搭載することのできるボンディングエリアの他、半導体チップを半田付け等で搭載する実装エリア、端子を接続（例：超音波接続）するためのエリア等の実装エリアを大きくできることが分かる。このため、本発明によれば、半導体チップの搭載量が同じであれば絶縁放熱基板の面積を小さくできる、換言すれば、半導体モジュールを小型化することができることになる。
　実装エリアを大きくするという観点からは、側面１（１２３）の前記後退した箇所のうち、最も後退した箇所は、上面１２１の端部よりも導体層１２０の平面視輪郭の接線に対する法線方向に平均で１０μｍ以上後退していることが好ましく、２０μｍ以上後退していることがより好ましく、４０μｍ以上後退していることが更により好ましい。但し、側面１（１２３）を後退させ過ぎると上面１２１の先端が鋭角となって強度が低下しやすく、更には先端が垂れ下がった状態になりやすい。そのような部分は、実装エリアとしては不適である。このため、側面１の前記後退した箇所のうち、最も後退した箇所は、前記上面の端部よりも導体層の平面視輪郭の接線に対する法線方向に平均で２００μｍ以下後退していることが好ましく、１５０μｍ以下後退していることがより好ましく、１００μｍ以下後退していることが更により好ましい。
　図２には、本発明の一実施形態に係る絶縁放熱基板について、導体層１２０とセラミックス基板１１０を導体層１２０の平面視輪郭の接線に対する法線方向及び厚み方向の両方に平行な断面で部分観察したときの、導体層１２０とセラミックス基板１１０の接合端付近の模式図が示されている。当該断面観察において、下面１２２の高さにおける側面１（１２３）の下面１２２に対する仰角αと、接合面（１１３）の高さにおける側面２（１１２）の接合面１１３に対する仰角βの差の絶対値が小さいことが冷熱サイクル耐久性を高める上で重要である。
　従来の絶縁放熱基板においては、図４に示すように、セラミックス基板と導体層の接合端はピン角（先端が尖った角）となっており、急激な角度変化が存在している。このようなピン角には大きな熱応力が掛かる。これは、導体層とセラミックス基板の接合端付近にピン角が存在すると、冷熱サイクルの繰り返しにより、そこを起点としてクラックが入り易くなることを意味する。
　そこで、本発明者は導体層とセラミックス基板の接合端付近にピン角が存在しないことでクラックを抑制できるという仮説を立て、種々の実験及び検討を重ねたところ、上記断面観察において、下面１２２の高さにおける側面１（１２３）の下面１２２に対する仰角α（０°≦α≦９０°）と、接合面（１１３）の高さにおける側面２（１１２）の接合面１１３に対する仰角β（０°≦β≦９０°）の差の絶対値（｜α－β｜）が平均で２０°以下のときに冷熱サイクル耐久性が有意に向上することを見出した。｜α－β｜の平均は８°以下であることが好ましく、５°以下であることがより好ましく、例えば１°～２０°とすることができる。平均値は測定対象となる絶縁放熱基板の任意の５箇所以上の断面観察により求めることとする（以下のパラメータの平均値についても同様である。）。
　側面１（１２３）の仰角α自体は特に制限はないが、２０°未満や６０°未満とするのは形状作り込みのためのエッチング条件やウェットブラスト条件の選定が複雑になることから、αは平均で２０°～６０°とするのが一般的であり、２０°～３０°とするのが好ましい。
　図３に、本発明の一実施形態に係る絶縁放熱基板を、導体層とセラミックス基板を導体層の平面視輪郭の接線に対する法線方向及び厚み方向の両方に平行な断面で部分観察したときの、導体層とセラミックス基板の接合端付近のＳＥＭ画像を示す。セラミックス基板と導体層の接合端が滑らかに接続されていることが理解できる。
　再び図２を参照すると、接合界面の箇所のみならず、側面２（１１２）は全体的に急激な角度変化がないほうが熱応力を受けにくく、冷熱サイクル耐久性の向上につながる。この観点からは、導体層１２０とセラミックス基板１１０を導体層１２０の平面視輪郭の接線に対する法線方向及び厚み方向の両方に平行な断面で観察したとき、側面２（１１２）の仰角βと、接合面１１３の接合端から導体層１２０の平面視輪郭の接線に対する法線方向に１０μｍ離れた地点における側面２（１１２）の接合面１１３に対する仰角γの差の絶対値（｜β－γ｜）は小さいほうが好ましい。具体的には、｜β－γ｜は平均で３０°以下であることが好ましい。一方で、｜β－γ｜が小さすぎると、セラミックス基板１１０が大きく削られて厚みが小さくなり、絶縁性能を低下させやすいことから、｜β－γ｜は平均で５°以上であることが好ましい。但し、｜β－γ｜の変化によって生じる特性上の差は軽微である。
　セラミックス基板１１０が大きく削られて絶縁性能が低下するのを防止するという観点からは、導体層１２０とセラミックス基板１１０を導体層１２０の平面視輪郭の接線に対する法線方向及び厚み方向の両方に平行な断面で観察したとき、セラミックス基板１１０における最低部１１１と接合面１１３の端部（接合端）との厚み方向の距離Ｈは平均で３０μｍ以下であることが好ましく、２０μｍ以下であることがより好ましく、１０μｍ以下であることが更により好ましい。Ｈの下限は特に設定されず、０でもよいが、Ｈが大きい方が｜α－β｜を小さくしやすいため、Ｈは平均で２μｍ以上が好ましい。
　更に、セラミックス基板１１０が大きく削られて絶縁性能が低下するのを防止するという観点からは、導体層１２０とセラミックス基板１１０を導体層１１０の平面視輪郭の接線に対する法線方向及び厚み方向の両方に平行な断面で観察したとき、最低部１１１から接合面１１３の接合端までの、導体１２０の平面視輪郭の接線に対する法線方向の距離Ｌが平均で５μｍ以上であることが好ましく、１０μｍ以上であることがより好ましい。但し、距離Ｌが長くなりすぎると導体間の距離（スペース）を大きくする必要が出てくることや、絶縁性能の低下抑止効果が飽和するという観点から、距離Ｌは平均で３０μｍ以下であることが好ましく、２０μｍ以下であることがより好ましい。
　本発明において、仰角α及びβは、倍率１０００倍のＳＥＭで上述した断面を観察して以下の手順で測定することとする。導体層１２０とセラミックス基板１１０の接合端から側面１（１２３）の輪郭形状に対応する長さ３０μｍの近似直線Ａを引く。導体層１２０とセラミックス基板１１０の接合端から側面２（１１２）の輪郭形状に対応する最低部１１１と接合端の間の厚み方向の距離Ｈの半分の長さの近似直線Ｂを引く。導体層１２０とセラミックス基板１１０の接合端から接合面１１３（下面１２２）の輪郭形状に対応する長さ３０μｍの近似直線Ｃを引く。近似直線Ａと近似直線Ｃのなす角度から仰角αを、近似直線Ｂと近似直線Ｃのなす角度から仰角βをそれぞれ求める。
　例示的に、図３のＳＥＭ画像において、導体層１２０とセラミックス基板１１０の接合端から側面１（１２３）の輪郭形状に対応する長さ３０μｍの近似直線Ａのイメージを示す。接合端から側面１の輪郭点を近似直線の長さが３０μｍとなる範囲で直交座標系（（ｘ、ｙ）座標）に３０点以上満遍なくプロットすると、最小二乗法によりｙ＝ａｘ＋ｂの形の近似式が得られる。この近似式に対応する直線が近似直線Ａである。その際に近似直線Ａの傾きを一義的に決定することができる。近似直線Ｂ及び近似直線Ｃについても同様の方法で傾きを決定することができる。これらの傾きから仰角α及び仰角βをそれぞれ求めることができる。
　本発明において、仰角γは、倍率１０００倍のＳＥＭで上述した断面を観察して以下の手順で測定することとする。導体層１２０とセラミックス基板１１０の接合端から導体１２０の平面視輪郭の接線に対する法線方向に１０μｍ離れた地点における側面２（１１２）の輪郭形状に対応した長さ５μｍの近似直線Ｄを当該地点から上方（厚み方向のうち接合端に近づく方向）に引く。近似直線Ｄと近似直線Ｃのなす角度から仰角γを求める。
＜２．製造方法＞
　本発明に係る絶縁放熱基板は、セラミックス基板と金属板又は金属箔とを接合して接合基板を作製した後、リソグラフィ技術及びエッチング技術を用いて電気回路パターンを形成し、更に平滑化処理することにより製造することができる。
　セラミックス基板と金属板又は金属箔とを接合して接合基板を作製する方法は公知の任意の技術を使用すればよい。代表的にはセラミックス基板と金属板又は金属箔とを直接接合してＤＣＢ基板を作製する方法、及び、セラミックス基板と金属板又は金属箔とを活性金属を含むロウ材（接合材）を用いて形成される接合層を介して接合してＡＭＢ基板を作製する方法が挙げられる。これらの中でも接合強度を高めるという観点からは、Ａｇ及びＴｉを含むろう材を用いて加熱加圧接合（ホットプレス）する方法が好ましい。ろう材は導体であるから、本発明においては、接合層も導体層の一部として取り扱うこととする。
　ろう材を用いてホットプレスする場合、接合雰囲気は、活性金属であるＴｉが酸化すると、そもそも接合ができないために、真空もしくは不活性雰囲気（Ａｒ雰囲気等）とする必要がある。接合強度を高めるという観点からは、接合圧力は５ＭＰａ以上が望ましい。但し、接合圧力が高すぎると接合の際にセラミックス基板を破壊してしまうおそれがあるから、接合圧力は２５ＭＰａ以下が望ましい。接合温度は使用するろう材の種類により適宜調整すればよいが、Ａｇ及びＴｉを含むろう材を用いる場合、８００℃～１０００℃程度とするのが好適である。
　なお、ろう材としては、低融点化のためにＡｇにＣｕ、Ｓｎ、Ｉｎ等の一種又は二種以上が添加されたもの、また、それらの合金粉末に、Ｔｉを加えたものを用いることもできる。例えば、Ａｇ－Ｃｕ－Ｔｉ系のろう材としては、Ａｇ、Ｃｕ、Ｔｉをそれぞれ組成重量比で３０～７０％、０～４０％、０．１～２０％なる範囲で含有するものが例示され、これらの組成範囲を充足する市販のものを用いることも可能である。
　接合基板を作製した後のリソグラフィ技術及びエッチング技術も公知の任意の方法を採用すればよいが、エッチング方法としてはウェットエッチングが特に好適である。エッチング条件によって導体層の側面１の仰角αが有意に影響を受けるので、エッチング条件には留意する必要がある。一般には、エッチング時間が長くなると仰角αは大きくなる傾向にある。
　電気回路パターンを形成後に平滑化処理を実施し、導体層とセラミック基板の接合端及びその周辺を平滑化することが重要である。平滑化処理の方法としては、例えば、ウェットブラスト、乾式ブラスト、切削、レーザー加工、その他の機械加工が挙げられるが、セラミックス基板の金属層との接合面からセラミックス基板の基準面（平面）に漸近する滑らかな曲面形状を作りやすく、また、このような曲面形状にすることによって応力集中を防ぐことができるのでウェットブラストが好ましい。ウェットブラストを採用する場合、噴射圧力及び噴射時間、ウェットブラストに使用する研削材の種類及び粒径によって平滑化処理の状態が変化するため、適切な条件を適宜選定することが望まれる。一般には、噴射時間が長くなるとセラミックス基板の仰角βは大きくなる傾向にある。｜α－β｜の値を小さくするためには、微粒な砥粒を用いて、導体層の側面１の形状に応じて噴射時間を調整することが必要である
　ウェットブラストの好適な条件例を挙げると、噴射圧は０．０１～０．５ＭＰａ、研削材の種類は砥粒セラミックス（ＳｉＣ、アルミナ、ジルコニア等）、研削材の粒径は１～１００μｍ程度とすることができる。
　ウェットブラストによる平滑化処理を行うことで作製された絶縁放熱基板は、典型的には以下に示す形態上の特徴を何れか一つ以上有することができ、より典型的には二つ以上有することができ、更により典型的には三つとも有することができる。下記の特徴は何れもウェットエッチングの低コスト化、生産性向上、角度αの制御性向上につながるという点で有利である。
（１）導体層１２０の上面の端部１２４は導体層１２０の下面の端部１２５よりも導体層１２０の平面視輪郭の接線に対する法線方向に後退している（図１参照）。
（２）導体層１２０とセラミックス基板１１０を導体層１２０の平面視輪郭の接線に対する法線方向及び厚み方向の両方に平行な断面で観察したとき、側面１（１２３）及び側面２（１１２）の輪郭は共に内側に窪んだ湾曲線状である（図１参照）。
（３）導体層１２０とセラミックス基板１１０を導体層１２０の平面視輪郭の接線に対する法線方向及び厚み方向の両方に平行な断面で観察したとき、側面１（１２３）は導体層１２０の上面の端部１２４よりも導体層１２０の平面視輪郭の接線に対する法線方向に後退した箇所を有する（図１参照）。
　平滑化処理の後、更に種々の表面処理を行うことができる。表面処理の例としては、限定的ではないが、酸処理、アルカリ処理、洗浄、めっき、防錆処理等が挙げられる。
　以下、本発明を実施例によって更に具体的に説明するが、本発明はこれらの実施例によって何ら限定されるものではない。
（１．絶縁放熱基板の作製）
　セラミックス基板として厚み０．３ｍｍの平面視矩形状（横２１ｍｍ×縦２１ｍｍ）の窒化珪素（Ｓｉ3Ｎ4）基板を用意した。当該窒化珪素基板の片面側に厚み０．５ｍｍの平面視矩形状（横２１ｍｍ×縦２１ｍｍ）の銅（Ｃｕ）板をろう材を用いてホットプレスにより接合し、セラミック基板と銅板の接合基板を得た。ろう材としては、組成重量比がＡｇ：５１質量％、Ｃｕ：２４質量％、Ｉｎ：１１質量％、Ｔｉ：１４質量％であるものを用いた。ホットプレスは８５０℃の真空下で接合圧力２０ＭＰａの条件で行った。
　上記の手順で得られた接合基板から、フォトリソグラフィによるパターン形成及びウェットエッチングを経て、図５に示すような導体パターンを形成した。エッチング液としては塩化第二銅及び塩化第二鉄等を含有する水溶液（ｐＨ＝１～３）を使用した。ウェットエッチングは試験番号に応じて、エッチング時間の異なる二条件（Ｃｕエッチング条件１及びＣｕエッチング条件２）で行った。Ｃｕエッチング条件１では導体層の側面１の角度αの目標値を５０°として、Ｃｕエッチング条件２では導体層の側面１の角度αの目標値を２５°として、それぞれエッチング時間を調整した。具体的にはＣｕエッチング条件１はエッチング時間を１時間とし、Ｃｕエッチング条件２はエッチング時間を０．５時間とした。
　導体パターンを形成後、導体層とセラミックス基板の接合端周辺を平滑化することを目的として、接合基板の導体パターン形成面に対してウェットブラストを実施した。ウェットブラストは、ウェットブラスト装置を使用し、水と研削材（粒径１０～２０μｍ程度のＳｉＣ粒子）のスラリーを、導体パターン形成面に対して垂直な方向から噴射することにより行った。この際、噴射圧力を０．１５ＭＰａとし、ノズルの移動速度を１００ｍｍ／ｓｅｃとし、パス回数を変化させることで、セラミックス基板の側面２の形状に変化を与えた。１回のパスで、スリット状ノズルを接合基板の一辺からこれに対向する辺に向かって移動させ、これにより全面が一度ウェットブラストされる。パス回数とは、この操作の繰り返し回数を表す。
（２．形状評価）
　上記の工程を経て得られた各試験例の絶縁放熱基板について、導体層とセラミックス基板を導体層の平面視輪郭の接線に対する法線方向及び厚み方向の両方に平行な断面が露出するように切断し、樹脂埋め後、露出した断面を研磨して、ＳＥＭ観察を１０００倍で行ない、以下の評価を行った。結果を表１に示す。
（１）評価１
　導体層の上面の端部が導体層の下面の端部よりも導体層の平面視輪郭の接線に対する法線方向に後退しているか否かを評価した。評価結果は、任意の５箇所の断面について行い、５箇所の断面すべてが上記条件を満たす場合にＹＥＳとし、それ以外はＮＯとした。
（２）評価２
　側面１及び側面２の輪郭は共に内側に窪んだ湾曲線状であるか否かを評価した。評価結果は、任意の５箇所の断面について行い、５箇所の断面すべてが上記条件を満たす場合にＹＥＳとし、それ以外はＮＯとした。
（３）評価３
　側面１は導体層の上面の端部よりも導体層の平面視輪郭の接線に対する法線方向に後退した箇所を有するか否かを評価した。評価結果は、任意の５箇所の断面について行い、５箇所の断面すべてが上記条件を満たす場合にＹＥＳとし、それ以外はＮＯとした。また、ＹＥＳの場合は、側面１の前記後退した箇所のうち、最も後退した箇所が、導体層の上面の端部よりも導体層の平面視輪郭の接線に対する法線方向に後退している距離の平均値を当該５箇所の断面から算出した。
（４）評価４
　任意の５箇所の断面について仰角α、仰角β、仰角γ、α－β、β－γを測定し、それぞれの平均値を求めた。
（５）評価５
　任意の５箇所の断面について、セラミックス基板における最低部と接合端の厚み方向の距離Ｈを測定し、平均値を求めた。
（６）評価６
　任意の５箇所の断面について、セラミックス基板の最低部からセラミックス基板の接合面の接合端までの、導体層の平面視輪郭の接線に対する法線方向の距離Ｌを測定し、平均値を求めた。
（３．冷熱サイクル試験）
　上記の工程を経て得られた各試験例の絶縁放熱基板について、冷熱サイクル試験を行った。冷熱サイクル試験は、－５５℃（１５分）／１７５℃（１５分）の冷熱サイクルを１０００ｃｙｃ（サイクル）与える試験を行った。途中１００ｃｙｃ毎に（つまりは全１０回）、実体顕微鏡による外観確認と超音波探傷とによって、接合部の剥がれ及びセラミックス基板におけるクラックの有無（以下、これらをまとめて「不具合」と総称する）について確認し、不具合が生じることなく冷熱サイクル試験が行うことができたサイクル回数を評価した。
　結果を表１に示す。例えば、「１００」とあるのは最初の１００ｃｙｃまでは不具合が生じなかったが、２００ｃｙｃ終了後の観察時には不具合が生じたことを示す。また、「１０００」とあるのは、１０００ｃｙｃを実施するまでの間に不具合が生じなかったことを示す。
（４．絶縁破壊電圧）
　上記の工程を経て得られた各試験例の絶縁放熱基板を対象に、絶縁破壊電圧の測定を行った。測定は、絶縁油中において、図５に示す三つの導体層のうち中央の最も大きな導体層の上面とセラミックス基板の非接合面（導体層が接合されている面とは反対の面）との間に、交流電圧（実効値６ｋＶ、周波数６０Ｈｚ）を１０秒間印加することにより行った。評価は、ショートしなかった場合を「ＯＫ」、ショートした場合を「ＮＧ」とした。表１に結果を示す。
Figure JPOXMLDOC01-appb-T000001
Figure JPOXMLDOC01-appb-T000002
（５．考察）
　以上の結果より、α－βの絶対値の平均が２０°を超える比較例１－１及び比較例２－１に対して、α－βの絶対値の平均が２０°以下の実施例１－１～１－７、実施例２－１～２－５は、冷熱サイクル耐久性が有意に向上したことが理解できる。なお、実施例１－５のように研削量が大きいと基板の厚みが薄くなり、絶縁破壊特性へ影響が出ると考えられる。
１００　　絶縁放熱基板
１１０　　セラミックス基板
１１１　　セラミックス基板の最低部
１１２　　セラミックス基板の側面２
１１３　　セラミックス基板の接合面
１２０　　導体層
１２１　　導体層の上面
１２２　　導体層の下面
１２３　　導体層の側面１
１２４　　導体層の上面の端部
１２５　　導体層の下面の端部

Claims (7)

  1. 　セラミックス基板と、該セラミックス基板の少なくとも一方の主表面上に接合された導体層とを有する絶縁放熱基板であって、
    　前記導体層は上面と、下面と、上面及び下面を連結する側面１とを有し、
    　前記セラミックス基板は最低部と、最低部及び前記導体層の側面１を連結する側面２と、該最低部よりも高い位置にあり、前記導体層の下面に接合する接合面とを有し、
    　導体層とセラミックス基板を導体層の平面視輪郭の接線に対する法線方向及び厚み方向の両方に平行な断面で観察したとき、前記下面の高さにおける側面１の前記下面に対する仰角αと、前記接合面の高さにおける側面２の前記接合面に対する仰角βの差の絶対値が平均で２０°以下であり、
    　導体層とセラミックス基板を導体層の平面視輪郭の接線に対する法線方向及び厚み方向の両方に平行な断面で観察したとき、側面１は前記上面の端部よりも導体層の平面視輪郭の接線に対する法線方向に後退した箇所を有する絶縁放熱基板。
  2. 　導体層とセラミックス基板を導体層の平面視輪郭の接線に対する法線方向及び厚み方向の両方に平行な断面で観察したとき、側面１の前記仰角αは平均で２０°～６０°である請求項１に記載の絶縁放熱基板。
  3. 　前記セラミックス基板における最低部と前記接合面の端部との厚み方向の距離Ｈが平均で０μｍ～３０μｍである請求項１又は２の何れか一項に記載の絶縁放熱基板。
  4. 　導体層とセラミックス基板を導体層の平面視輪郭の接線に対する法線方向及び厚み方向の両方に平行な断面で観察したとき、側面１及び側面２の輪郭は共に内側に窪んだ湾曲線状である請求項１～３の何れか一項に記載の絶縁放熱基板。
  5. 　導体層とセラミックス基板を導体層の平面視輪郭の接線に対する法線方向及び厚み方向の両方に平行な断面で観察したとき、最低部から前記接合面の接合端までの、導体の平面視輪郭の接線に対する法線方向の距離Ｌが平均で５μｍ～３０μｍである請求項１～４の何れか一項に記載の絶縁放熱基板。
  6. 　側面１の前記後退した箇所のうち、最も後退した箇所は、前記上面の端部よりも導体層の平面視輪郭の接線に対する法線方向に平均で２００μｍ以下後退している請求項１～５の何れか一項に記載の絶縁放熱基板。
  7. 　側面１の前記後退した箇所のうち、最も後退した箇所は、前記上面の端部よりも導体層の平面視輪郭の接線に対する法線方向に平均で２０μｍ以上１００μｍ以下後退している請求項６に記載の絶縁放熱基板。
PCT/JP2018/001257 2017-02-23 2018-01-17 絶縁放熱基板 Ceased WO2018155014A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018527989A JP6375086B1 (ja) 2017-02-23 2018-01-17 絶縁放熱基板
DE112018000457.0T DE112018000457T5 (de) 2017-02-23 2018-01-17 Isoliertes wärmeableitungssubstrat
US16/542,466 US10879141B2 (en) 2017-02-23 2019-08-16 Insulated heat dissipation substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPPCT/JP2017/006948 2017-02-23
JP2017006948 2017-02-23

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/542,466 Continuation US10879141B2 (en) 2017-02-23 2019-08-16 Insulated heat dissipation substrate

Publications (1)

Publication Number Publication Date
WO2018155014A1 true WO2018155014A1 (ja) 2018-08-30

Family

ID=63252658

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/001257 Ceased WO2018155014A1 (ja) 2017-02-23 2018-01-17 絶縁放熱基板

Country Status (4)

Country Link
US (1) US10879141B2 (ja)
JP (1) JP2018160706A (ja)
DE (1) DE112018000457T5 (ja)
WO (1) WO2018155014A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021106098A1 (ja) * 2019-11-27 2021-06-03 日本碍子株式会社 接合基板の製造方法
WO2021106097A1 (ja) * 2019-11-27 2021-06-03 日本碍子株式会社 接合基板の製造方法
JPWO2019221174A1 (ja) * 2018-05-16 2021-06-17 株式会社東芝 セラミックス銅回路基板およびその製造方法
WO2022019156A1 (ja) * 2020-07-21 2022-01-27 株式会社村田製作所 樹脂多層基板および樹脂多層基板の製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020208698A1 (ja) * 2019-04-09 2020-10-15 日本碍子株式会社 接合基板及び接合基板の製造方法
WO2021111508A1 (ja) * 2019-12-03 2021-06-10 日本碍子株式会社 接合基板及び接合基板の製造方法
EP4131359A4 (en) * 2020-03-23 2024-06-19 Sumitomo Bakelite Co.Ltd. PRINTED CIRCUIT BOARD
DE102020112276A1 (de) * 2020-05-06 2021-11-11 Danfoss Silicon Power Gmbh Leistungsmodul
DE102020119208A1 (de) * 2020-07-21 2022-01-27 Rogers Germany Gmbh Verfahren zur Herstellung eines Metall-Keramik-Substrats und Metall-Keramik-Substrat hergestellt mit einem solchen Verfahren
JP7739105B2 (ja) * 2021-09-21 2025-09-16 Ｄｏｗａメタルテック株式会社 金属－セラミックス接合基板およびその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152461A (ja) * 1991-11-26 1993-06-18 Toshiba Corp セラミツクス回路基板
JPH11233903A (ja) * 1998-02-16 1999-08-27 Denki Kagaku Kogyo Kk 基 板
JP2003163384A (ja) * 2001-11-28 2003-06-06 Kyocera Corp 熱電交換モジュール用セラミック基板
JP2005116602A (ja) * 2003-10-03 2005-04-28 Denki Kagaku Kogyo Kk 回路基板及びその製造方法
JP2007109995A (ja) * 2005-10-17 2007-04-26 Denki Kagaku Kogyo Kk 回路基板の実装方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5038565B2 (ja) 1973-03-28 1975-12-10
US5328751A (en) 1991-07-12 1994-07-12 Kabushiki Kaisha Toshiba Ceramic circuit board with a curved lead terminal
JP4051164B2 (ja) 1999-10-29 2008-02-20 京セラ株式会社 窒化珪素質回路基板及びその製造方法
JP5038565B2 (ja) 2000-09-22 2012-10-03 株式会社東芝 セラミックス回路基板およびその製造方法
JP4688380B2 (ja) 2001-09-26 2011-05-25 京セラ株式会社 回路基板及びその製造方法
JP5498839B2 (ja) 2010-04-02 2014-05-21 京セラ株式会社 絶縁放熱基板
KR20140047097A (ko) * 2011-08-01 2014-04-21 니뽄 도쿠슈 도교 가부시키가이샤 반도체 파워 모듈, 반도체 파워 모듈의 제조 방법, 회로 기판
CN103782379A (zh) * 2011-09-09 2014-05-07 日本特殊陶业株式会社 半导体模块，电路基板
WO2014054609A1 (ja) * 2012-10-04 2014-04-10 株式会社東芝 半導体回路基板およびそれを用いた半導体装置並びに半導体回路基板の製造方法
JP5664625B2 (ja) * 2012-10-09 2015-02-04 三菱マテリアル株式会社 半導体装置、セラミックス回路基板及び半導体装置の製造方法
JP6056968B2 (ja) * 2013-05-10 2017-01-11 富士電機株式会社 半導体装置
EP2838325B1 (en) * 2013-08-16 2021-06-16 NGK Insulators, Ltd. Ceramic circuit board and electronic device
JP2015050303A (ja) * 2013-08-30 2015-03-16 東芝ライテック株式会社 発光装置
US9735085B2 (en) * 2014-03-20 2017-08-15 Mitsubishi Materials Corporation Bonded body, power module substrate, power module and method for producing bonded body
JP6696214B2 (ja) * 2015-04-16 2020-05-20 三菱マテリアル株式会社 接合体、ヒートシンク付パワーモジュール用基板、ヒートシンク、及び、接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、ヒートシンクの製造方法
EP3321957B1 (en) * 2015-07-09 2022-07-27 Kabushiki Kaisha Toshiba Ceramic metal circuit board and semiconductor device using same
WO2017037837A1 (ja) * 2015-08-31 2017-03-09 株式会社日立製作所 半導体装置およびパワーエレクトロニクス装置
EP3398205B1 (en) * 2015-12-28 2019-10-30 NGK Insulators, Ltd. Bonded substrate and method for manufacturing bonded substrate
JP6665664B2 (ja) * 2016-04-27 2020-03-13 富士電機株式会社 半導体装置及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05152461A (ja) * 1991-11-26 1993-06-18 Toshiba Corp セラミツクス回路基板
JPH11233903A (ja) * 1998-02-16 1999-08-27 Denki Kagaku Kogyo Kk 基 板
JP2003163384A (ja) * 2001-11-28 2003-06-06 Kyocera Corp 熱電交換モジュール用セラミック基板
JP2005116602A (ja) * 2003-10-03 2005-04-28 Denki Kagaku Kogyo Kk 回路基板及びその製造方法
JP2007109995A (ja) * 2005-10-17 2007-04-26 Denki Kagaku Kogyo Kk 回路基板の実装方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2019221174A1 (ja) * 2018-05-16 2021-06-17 株式会社東芝 セラミックス銅回路基板およびその製造方法
JP7332588B2 (ja) 2018-05-16 2023-08-23 株式会社東芝 セラミックス銅回路基板およびその製造方法
WO2021106098A1 (ja) * 2019-11-27 2021-06-03 日本碍子株式会社 接合基板の製造方法
WO2021106097A1 (ja) * 2019-11-27 2021-06-03 日本碍子株式会社 接合基板の製造方法
JPWO2021106098A1 (ja) * 2019-11-27 2021-06-03
JPWO2021106097A1 (ja) * 2019-11-27 2021-06-03
JP7431857B2 (ja) 2019-11-27 2024-02-15 日本碍子株式会社 接合基板の製造方法
JP7460656B2 (ja) 2019-11-27 2024-04-02 日本碍子株式会社 接合基板の製造方法
WO2022019156A1 (ja) * 2020-07-21 2022-01-27 株式会社村田製作所 樹脂多層基板および樹脂多層基板の製造方法
US12403673B2 (en) 2020-07-21 2025-09-02 Murata Manufacturing Co., Ltd. Resin multilayer substrate and method for manufacturing resin multilayer substrate

Also Published As

Publication number Publication date
DE112018000457T5 (de) 2019-09-26
US10879141B2 (en) 2020-12-29
US20190371690A1 (en) 2019-12-05
JP2018160706A (ja) 2018-10-11

Similar Documents

Publication Publication Date Title
WO2018155014A1 (ja) 絶縁放熱基板
JP6359455B2 (ja) 半導体回路基板およびそれを用いた半導体装置並びに半導体回路基板の製造方法
JP5598522B2 (ja) 回路基板及びこれを用いた半導体モジュール、回路基板の製造方法
JP6295382B1 (ja) 絶縁放熱基板
TWI695778B (zh) 接合體、附散熱器之電力模組用基板、散熱器、接合體之製造方法、附散熱器之電力模組用基板之製造方法、及散熱器之製造方法
JP6696214B2 (ja) 接合体、ヒートシンク付パワーモジュール用基板、ヒートシンク、及び、接合体の製造方法、ヒートシンク付パワーモジュール用基板の製造方法、ヒートシンクの製造方法
CN110709369A (zh) 陶瓷电路基板和使用其的模块
TWI661516B (zh) 接合體，附散熱器電源模組用基板，散熱器，接合體的製造方法，附散熱器電源模組用基板的製造方法及散熱器的製造方法
JP7204962B2 (ja) セラミックス回路基板および半導体モジュール
CN107004643B (zh) 电路基板及电子装置
CN108367994A (zh) 铜陶瓷基板、制备铜陶瓷基板的铜半成品及制备铜陶瓷基板的方法
TW201325330A (zh) 配線基板及其製造方法以及半導體裝置
WO2018225809A1 (ja) セラミックス回路基板
JP4700681B2 (ja) Ｓｉ回路ダイ、Ｓｉ回路ダイを製作する方法およびＳｉ回路ダイをヒートシンクに取り付ける方法並びに回路パッケージと電力モジュール
JP6375086B1 (ja) 絶縁放熱基板
JP7792033B2 (ja) セラミックス回路基板の製造方法および半導体装置の製造方法
JP6031784B2 (ja) パワーモジュール用基板及びその製造方法
JP2017065935A (ja) セラミックス回路基板
CN116830813A (zh) 陶瓷电路基板及采用其的半导体装置
JP2009088330A (ja) 半導体モジュール
CN108698943A (zh) 铜-陶瓷复合物
JP2019513664A (ja) 銅−セラミック複合材
JP3690944B2 (ja) セラミックス回路基板
JP2008147307A (ja) 回路基板およびこれを用いた半導体モジュール
JP2019511992A (ja) 銅−セラミックス複合材料

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2018527989

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18757530

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 18757530

Country of ref document: EP

Kind code of ref document: A1