JP4688380B2 - 回路基板及びその製造方法 - Google Patents

回路基板及びその製造方法 Download PDF

Info

Publication number
JP4688380B2
JP4688380B2 JP2001294749A JP2001294749A JP4688380B2 JP 4688380 B2 JP4688380 B2 JP 4688380B2 JP 2001294749 A JP2001294749 A JP 2001294749A JP 2001294749 A JP2001294749 A JP 2001294749A JP 4688380 B2 JP4688380 B2 JP 4688380B2
Authority
JP
Japan
Prior art keywords
main surface
circuit board
max
insulating substrate
surface roughness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001294749A
Other languages
English (en)
Other versions
JP2003101217A (ja
Inventor
智英 長谷川
晃久 牧野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001294749A priority Critical patent/JP4688380B2/ja
Publication of JP2003101217A publication Critical patent/JP2003101217A/ja
Application granted granted Critical
Publication of JP4688380B2 publication Critical patent/JP4688380B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、低コストで、量産性に優れた回路基板の製造方法及びそれを用いて作製された、各種絶縁基板材料や半導体収納用パッケージ材料等に好適に用いることのできる回路基板及びその製造方法に関する。
【0002】
【従来の技術】
近年半導体素子の高集積化に伴い、半導体装置から発生する熱も増加しており、該半導体装置の誤動作をなくす為には、このような熱を装置外に速やかに放出する基板が必要となっている。
【0003】
しかしながら、従来から用いられてきた各種絶縁基板や半導体収納用パッケージ等のアルミナ材料は、熱伝導率が約20W/mKと低い事からそれに代わるものとして、120W/mK以上の熱伝導率を有し、高強度・高信頼性の窒化珪素が注目されている。
【0004】
このような高熱伝導率を有する窒化珪素に対して、配線回路層も熱放散に寄与するため、高熱伝導化が試みられている。例えば、大電力半導体装置に用いられる半導体素子Siで生じる熱を放散するため、窒化珪素の表面にCu、Au及びAg等の金属板を接合した回路基板が、特開2001−94016号公報に提案されている。
【0005】
しかし、このような金属板と窒化珪素質焼結体の熱膨張率差が大きいため、配線回路層が窒化珪素質焼結体との密着性が低く、剥離することがあり、その結果、熱が十分に放散されず、半導体素子が誤動作を起こすという問題が生じた。
【0006】
そこで、表面粗さを粗くすることによって、アンカー効果の寄与を大きくし、上記の金属板と窒化珪素質焼結体との接合強度を高めたセラミック回路基板が特開平11−268968号公報に提案されている。
【0007】
また、窒化珪素質基板の表面に、酸化珪素や酸化アルミニウム等の酸化物層を点在させることにより、金属板と酸化物層間に反応層が生成するため、金属板との接合強度を高めることが特開平11−343178号公報に記載されている。
【0008】
【発明が解決しようとする課題】
しかしながら、特開平11−268968号に記載された回路基板は、表面粗さが大きいため、メッキ工程においてメッキ成分が配線回路層間の基板表面の凸凹に残留し、配線間のメッキ付着による外観不良、配線間ショートといった不具合が発生するという問題があった。
【0009】
また、特開平11−343178号公報に記載の接合方法は、基板上に酸化物層を形成させなくてはならず、しかも酸化物層を島状に形成するため、酸化物のペースト作製や印刷工程が付加され、かつ工程が煩雑になり、コストが高くなるという問題があった。
【0010】
従って、本発明の目的は、配線回路層と焼結体との接合強度が高く、且つメッキ層を形成しても不具合が生じない回路基板及びそれを低コストで作製する製造方法を提供する。
【0011】
【課題を解決するための手段】
本発明は、窒化珪素焼結体の表面粗さを制御することで、金属板と焼結体との接合強度を高めることができ、且つメッキ工程を経ても不具合が生じず、低コストの回路基板を得ることができるという知見に基づくものである。
【0012】
即ち、本発明の回路基板は、窒化珪素を主結晶相とする絶縁基板と、該絶縁基板の主面にロウ材を介して接合された金属箔及び/又は金属板からなる平面パターン層と、前記主面の反対側に位置する対向主面にロウ材を介して接合された金属箔及び/又は金属板からなる配線回路層とを具備する回路基板において、前記主面の表面粗さRmaxが5〜10μmであって、前記対向主面が前記主面よりも小さい表面粗さRmaxを有することを特徴とするものである。
【0013】
特に、前記対向主面の表面粗さRmaxが1〜3μmであることが好ましい。これにより、配線回路層と十分な接合強度を確保するとともに、配線回路層を形成した後のメッキ工程における活性液の残留によるメッキ付着を防止し、配線間のショートによる不良をさらに少なくすことができる。
【0014】
また、前記絶縁基板の最小厚みが0.3〜0.7mmであることが好ましい。これにより、絶縁基板の割れを防止するとともに、熱放散能力に優れた回路基板を得ることが出来る。
【0015】
さらに、前記絶縁基板の室温強度が800MPa以上、熱伝導率が60W/mK以上であることが好ましい。これにより、絶縁基板の割れを防止するとともに、熱放散能力に優れた回路基板を得ることが出来る。
【0016】
また、本発明の回路基板の製造方法は、窒化珪素を主体とし、表面粗さRmaxが3〜5μmに制御された主面と、該主面の反対側に対向して位置し、前記主面よりも小さい表面粗さRmaxを有する対向主面とを具備する成形体を作製し、焼成により前記主面の表面粗さRmaxが5〜10μmとなり、前記対向主面が前記主面より小さい表面粗さR max なるように前記成形体を焼成し、得られた焼結体からなる絶縁基板の前記主面にロウ材を介して接合された金属箔及び/又は金属板からなる平面パターン層を形成するとともに、前記対向主面にロウ材を介して接合された金属箔及び/又は金属板からなる配線回路層を形成することを特徴とするものである。
【0017】
これにより、回路基板の主面の表面粗さRmaxを5〜10μmに制御することが可能となるとともに、前記対向主面が前記主面よりも小さい表面粗さを有する回路基板を安価に製造することができる。
【0018】
特に、絶縁基板上にロウ材を載せ、該ロウ材の上にCu、Al及びAgのうち少なくとも1種の金属箔及び/又は金属板を載置し、しかる後に加熱によって接合することにより前記配線回路層及び/又は前記平面パターン層を形成することが好ましい。これにより、比抵抗が低く、熱放散能力に優れ、且つ接合強度が高い回路基板を得ることが出来る。
【0020】
【発明の実施の形態】
本発明の回路基板を、図1を用いて説明する。
【0021】
図1は、本発明の回路基板の一例を示す概略断面図である。本発明の回路基板は、絶縁基板1の主面2に平面パターン層3が設けられ、主面2の反対側の面である対向主面4に配線回路層5が設けられている。
【0022】
そして、本発明によれば、絶縁基板1の主面2の表面粗さRmaxが5〜10μmであることが重要である。表面粗さRmaxが5μmに満たない場合、主面2の表面の凹凸が小さいため、アンカー効果が十分働かず、絶縁基板1と平面パターン層3の接合強度が十分ではなく、また、10μmを越える場合、凸凹が大きくなるため、絶縁基板1と平面パターン3間にボイドが発生し、熱放散能力の低下や接合信頼性の低下という問題が生じる。
【0023】
特に、絶縁基板1と面積の大きな平面パターン層3の接合強度を高めるの点で、主面の表面粗さRmaxが7〜9μmであることが好ましい。
【0024】
また、対向主面4の表面粗さRmaxが主面2の表面粗さRmaxよりもが小さいことも重要である。これは、大面積の平面パターン層3と絶縁基板1との接合強度を高めるとともに、配線回路層5の配線間へのメッキ付着を低減するためである。この表面粗さの大小関係が成立しないと、大面積の平面パターン層3の絶縁基板1との接合強度が低くなり、剥離が生じやすくなり、また、配線回路層5間にメッキが付着し、配線間がショートするという問題が生じる。
【0025】
なお、主面に設けられる平面パターン層3は後述するように放熱性を改善するために設けられたものであり、電気が流れないため、主面の平面パターンが形成されてない部位にメッキが付着してもショートの恐れは全く無い。
【0026】
本発明によれば、対向主面4の表面粗さRmaxが1〜3μm、特に1.5〜2.5μmであることが好ましい。3μmより大きい場合、対向主面4の凸凹部分に活性Pd等のメッキ液が入り込んでその隙間に残留し、Ni等の金属メッキが付着して外観不良や配線間ショートが発生しやすくなる。また、1μmより小さいと、絶縁基板1と配線回路層5との密着性が小さくなる傾向があり、剥離が生じやすく、熱放散性が低下する傾向がある。
【0027】
また、絶縁基板1は、窒化珪素を主結晶相とする焼結体であり、これにより、高熱伝導率を有し、高い強度を有する絶縁基板が実現できる。このような絶縁基板1の熱伝導率は、60W/mK以上、特に70W/mK以上、更には80W/mK以上であることが好ましい。熱伝導率を高めることによって、絶縁基板1内部及び/又は表面において発生する熱の放散を速やかに行うことができる。
【0028】
主結晶相の粒界相は、例えば希土類元素(RE)、Mg及びSiを用いることができるが、特に、Si34−RE23−SiO2系結晶相を粒界相として存在させることが、60W/mK以上の高い熱伝導率を有し、回路基板の熱放散性を高めるために好ましい。
【0029】
また、絶縁基板1と平面パターン層3、絶縁基板1と配線回路層5のそれぞれの密着性を高めるため、少なくとも主面2及び対向主面4における粒界相がメリライト相を含むことが好ましい。
【0030】
さらに、絶縁基板1は、厚みを小さくしても割れ難くするため、室温強度が800MPa以上、特に850MPa以上であることが好ましい。なお、室温強度の測定は、JISR1601に基づき、縦45mm、横4mm、厚み3mmの試料形状を3点曲げ強度で測定したものである。
【0031】
半導体素子の実装時等の製造工程におけるハンドリングによる割れを防止して不良発生を抑制するため、また、熱放散性をさらに高めるため、最小厚みが0.3〜0.7mm、特に0.35〜0.635mmであることが好ましい。
【0032】
平面パターン層3は、Cu、AlおよびAgのうち少なくとも1種であることが好ましい。これらの金属は、熱伝導率が高く、絶縁基板1や配線回路層5及び絶縁基板1に搭載される半導体素子で生じる熱の放散性を高めることができ、半導体素子の温度が過剰に高くなるのを防ぎ、誤動作を防止することが容易となるためである。
【0033】
また、配線回路層5は、低抵抗であるCu、AlおよびAgのうち少なくとも1種であることが好ましい。これらのうち、熱伝導率、コスト及び取り扱いやすさからCuが特に好ましい。配線回路層5がWやMo等の高抵抗金属からなる場合、1A以上、特に10A以上の大電流を印加した場合に配線回路層5自体の発熱により断線等を招くことがあるためである。
【0034】
さらに、平面パターン層3は、上記の金属からなる箔又は板とされている。これによって放熱性を高めることができる。また配線回路層5も、上記の金属からなる箔又は板とされている。これにより、放熱性を高めるとともに、大電流を流したときの抵抗を小さくすることができ、発熱量をより小さくできる。
【0035】
平面パターン層3は、熱放散の役割を果たすために、絶縁基板1の主面2に設けられたものであり、熱放散能力を高めるため、主面1の全面積に対して80%以上、特に90〜99%を平面パターン層3が占有することが好ましい。
【0036】
配線回路層5は、所望のパターン形状に、電気信号や電流が流れる配線回路が設けられている。特に、大電流が流れても発熱を抑制するため、配線回路層5の厚みは0.1mm以上、更には0.2mm以上であることが好ましい。
【0037】
また、配線回路層5の一部には半導体素子が搭載されている場合もあり、半導体素子で発生した熱を配線回路層5、絶縁基板1を通り、主面2及び又は平面パターン層3から放出するため、配線回路層5での熱抵抗を小さくするため、配線回路層5の厚みは1mm以下、特に0.5mm以下であることが好ましい。
【0038】
このように構成された回路基板は、高強度且つ高熱放散という特徴を有し、IGBTやMOS−FET等のパワーデバイス実装回路基板等に好適に用いることができる。
【0039】
次に、本発明の回路基板の製造方法について図2を用いて説明する。
【0040】
まず、絶縁基板11を作製する。この絶縁基板11は窒化珪素質焼結体からなるため、窒化珪素粉末及び焼結助剤粉末を用意する。窒化珪素粉末として平均粒子径0.1〜1.5μm、α率80%以上の窒化珪素粉末を準備する。また、窒化珪素粉末中の不純物酸素量が0.5〜3.0質量%のものが望ましい。
【0041】
また、焼結助剤は、希土類元素化合物、Mg化合物、Si化合物、Al化合物等の公知のものを用いることが出来る。これらの化合物は、焼成によって酸化物を形成しうる酸化物、炭酸塩や酢酸塩などであることが望ましい。焼結助剤の添加量は、少なすぎると焼結不良で熱伝導率や強度が低下して問題となり、また、多すぎると焼成において液相がしみ出し、重ね合わせた成形体同士が付着しやすいため、添加する助剤によって適正な量を加えることが好ましい。
【0042】
具体的には、希土類元素化合物であれば酸化物換算で3〜20質量%、特に10〜15質量%、Mg化合物であれば酸化物換算で0.5〜5質量%、特に1〜3質量%、Si化合物であれば酸化物換算で0.1〜7質量%、特に0.1〜4質量%、Al化合物であれば酸化物換算で0.35〜0.5質量%、特に0.37〜0.47量%、更に0.4〜0.45質量%であることが好ましい。
【0043】
なお、上記の焼結助剤量は単独で添加した場合の量であり、上記の化合物を複数組み合わせて用いる場合、それぞれの添加量が上記の範囲からはずれても差し支えない。組み合わせた場合には、強度や熱伝導率等の特性を考慮して最適な量に決定すれば良い。
【0044】
次に、上記の粉末に有機バインダと溶媒とを加え、スラリーを調製し、ドクターブレード法等でシート状成形体(以下グリーンシートと言う)を作製する。その際に、グリーンシートの主面の表面粗さRmax(主)を3〜5μmになるように制御し、主面と反対側に対向して存在する対向主面の表面粗さRmax(向)を、主面の表面粗さRmax(主)よりも小さくすることが重要である。
【0045】
なお、グリーンシートの表面粗さの制御は、例えば、ドクターブレード法による成形の場合、スラリー乾燥温度、成型速度及び離形紙表面粗さ等がグリーンシートの表面粗さに大きな影響を及ぼすため、これらの条件を調整して、グリーンシートを作製すればよい。
【0046】
max(主)を3〜5μmにすることによって、焼成工程においてグリーンシートを重ねたままでも固着しないという利点があり、Rmax(主)>Rmax(向)という大小関係にすることにより、配線間におけるメッキ付着を防止し、且つ大面積の平面パターンの絶縁基板との剥離が生じ難く出来る。
【0047】
また、Rmax(向)は、3μmより小さいことが好ましく、特に0.5〜1.0μmが、焼成後の表面粗さを小さくでき、その結果、メッキ付着によるショート不良を削減する点で好ましい。なお、本発明における表面粗さRmaxの測定は、接触式の表面粗さ測定器にて、JIS B0601−1982に基づいて基準長さ2.5mmにおける最大高さを測定し、Rmaxの値とした。
【0048】
得られたグリーンシートは、単層のまま用いても良いし、複数のグリーンシートを積層しても良い。このグリーンシートを所望により、弱酸化性雰囲気中900℃にて、脱脂処理をする。そして、窒素などの非酸化性雰囲気中で、1650〜1800℃、特に1680〜1750℃の温度で焼成する。
【0049】
焼成は、グリーンシートの主面が焼成によって表面粗さRmaxが5〜10μmになるように焼成条件を制御することが重要である。表面粗さを制御するためには、焼成温度、保持時間、雰囲気及び降温時間等の焼成条件の調整を行えば良い。
【0050】
また、焼成終了直後に、ガラス相の結晶化を行うため、1500℃まで60℃/時間以下の降温速度で徐冷し、その後、ヒーターの加熱を停止し、相対密度が95%以上、特に98%以上、更には99%以上を達成することができる。
【0051】
なお、グリーンシートを焼成炉に入れる際に、グリーンシートの主面と他のグリーンシートの対向主面とが接するように積み重ねる、換言すれば、全てのグリーンシートの主面が下になるように積み重ね、或いは上になるように積み重ね、焼成を行うことができる。本発明で用いるグリーンシートの主面の表面粗さがRmaxが5〜10μmであるため、敷き粉を用いずに積み重ねて焼成しても積み重ねたグリーンシートが付着することがない。このように一度の焼成で数多くのグリーンシートを焼成することができるため、製造コストをさらに低下できる。
【0052】
このようにして得られた焼結体を所望に形状に切断して絶縁基板11を作製し、絶縁基板11の主面12に平面パターン層13を、対向主面14に配線回路層15を形成する。これらの形成には、公知の形成方法を用いることができるが、高い接合強度を有するため、活性金属を含有するロウ材を用いることが好ましい。
【0054】
また、金属箔及び/又は金属板を絶縁基板11へ接合するには、Cu−Ag−Ti、Cu−Au−Tiなどの活性金属を含有するロウ材のペーストを塗布し、厚さ0.1mm以上の金属箔あるいは金属板を載置し、800〜900℃で加圧しながら接合した後、金属箔や金属板にレジスト塗布、露光、現像、エッチング処理、レジスト剥離などの手法によって、所定の回路パターンを有する配線回路層15を形成する。例えば、接合層15aを介して金属箔又は金属板からなる金属層15bが形成される。その後、無電メッキ法によりNi等のメッキ層15cを形成して配線回路層15を有する回路基板を得ることができる。
【0055】
また、Ti、ZrおよびHfの群から選ばれる少なくとも1種の活性金属を含むロウ材によって金属箔や金属板を絶縁基板11に接合することもできる。例えば、絶縁基板11の主面12に平面パターン層15として設けられる金属箔及び/又は金属板は、Cu、AlおよびAgの群から選ばれる少なくとも1種の高熱伝導性金属からなることが望ましく、この金属板を絶縁基板11に対して、上記のロウ材によって絶縁基板11に接合することにより、絶縁基板11に接合層15aを介して金属層15bが高い接合強度で接合することができる。
【0056】
さらに、図2に示した回路基板に対して、半導体素子を搭載するもともできる。即ち、図3に示すように、配線回路層25上に半田ペーストを塗布した後、自動実装装置等にて実装し、300〜400℃で加熱して半導体素子27を接合する。
【0057】
さらにまた、本発明の回路基板をヒートシンクなどに実装する場合には、Pb−Sn共晶半田などの半田ペーストを平面パターン層上に塗布し、300〜400℃でロウ付けすればよい。
【0058】
このように回路基板を製造することにより、配線回路層と焼結体との接合強度が高く、且つメッキ層を形成しても不具合が生じない回路基板を低コストで提供することができる。
【0059】
【実施例】
原料粉末として、1μm以下の粒子が粒度分布にて累積で40〜60%、平均粒子径が0.8〜1.2μm、且つ累積質量比90%における粒子径(D90)が2〜5μm、酸素量が1.0質量%、α率87%の直接窒化法により製造された窒化珪素原料粉末を用意した。
【0060】
また、焼結助剤として、純度99%、平均粒子径1μmのEr23、純度99%、平均粒子径1μmのY23、純度99%、平均粒子径1μmのYb23、純度99%、平均粒子径3μmのMgO、純度99%、平均粒子径1μmのMgCO3、純度99%、平均粒子径1μmのAl23、純度99%、平均粒子径1μmのAlNを準備した。
【0061】
上記の原料粉末を表1の組成となるように調合し、アクリル樹脂バインダとトルエンを溶媒として添加して混練後、ドクターブレード法により厚み0.03〜0.4mmのグリーンシートを成形し、適宜積層、切断することにより80×115mm、厚みが0.8mm、直径12mm、厚さ5mmの円板状の成形体を作製した。
【0062】
なお、グリーンシートの作製において、スラリー乾燥温度、成型速度及び離形紙表面粗さを調整して、表1の表面粗さRmaxになるように成形を行った。なお、表面粗さは表面接触式の表面粗さ測定器にて、JIS B0601−1982に基づいて基準長さ2.5mmにおける最大高さを測定し、Rmaxの値とした。
【0063】
かくして得られたグリーンシートを弱酸化性雰囲気中、900℃で脱脂した後、常圧窒素雰囲気中表1に示す焼成条件で焼成した。得られた焼結体を切断し、縦45mm、横4mm、厚み3mmの測定用試料と縦60mm、横90mm、厚み0.6mmの絶縁基板を作製した。
【0064】
この測定基板をアルキメデス法により比重を測定し、理論密度から相対密度を算出した。また、上記の表面粗さ測定法によってRmaxの値を算出した。
【0065】
さらに、レーザーフラッシュ法により室温の熱伝導率を測定した。さらにまた、JISR1601に基づく3点曲げ試験により3点曲げ強度を室温で測定した。結果を表1に示した。
【0066】
【表1】
Figure 0004688380
【0067】
次に、絶縁基板表面の主面に平面パターン層を、対向主面に配線回路層を形成した。形成法は、(1)板接合法及び(2)ペースト塗布法で行った。
【0068】
板接合法は、平面パターン層を形成する場合、絶縁基板の主面にCu−Ag−Tiの活性金属ロウ材を印刷塗布して厚さ0.5mmのCu板を貼り付け、還元雰囲気中で熱処理してCu板を接合した。また、配線回路層を形成する場合、Cu−Ag−Tiの活性金属ロウ材を回路パターン状に印刷塗布し、その上に回路パターン状にソルダーレジストを印刷塗布した厚さ0.5mmのCu板を貼り付け、還元雰囲気中で熱処理してCu板を接合した。
【0069】
ペースト塗布法は、スクリーン印刷を用いた。
【0070】
得られた回路基板の基板厚みをマイクロメータで測定し、耐電圧は、絶縁基板間に電圧を1kVずつ増加しながら印加し、絶縁破壊する電圧を耐電圧とした。また、図3に示すように、回路基板の対向主面に形成された配線回路層23上に実際に半導体素子を実装して、半導体素子を100℃になるように発熱させ、主面の平面パターン層の温度を測定し、回路基板の表裏での温度差、つまり、回路基板の主面と対向主面との温度差を測定することによって熱抵抗を測定した。
【0071】
さらに、平面パターン層と絶縁基板との接合強度を評価するため、平面パターン層と同じ接合方法によって縦0.5mm、横1cm、長さ4cmのCu板の端面を主面に接合し、このCu板を引き離す時の応力をオートグラフによって測定した。試料番号毎に10個の試料を測定し、そのうちの最低強度を接合強度とした。
【0072】
また、メッキ付着は配線回路層25を顕微鏡で観察し、配線間にメッキの付着を確認するとともに、電気的なショートの有無をテスターによって調べた。結果を表2に示した。なお、試料No.8〜14は参考試料を示す。
【0073】
【表2】
Figure 0004688380
【0074】
料No.2〜4及び8〜22は、耐電圧が7kV以上、熱抵抗が11℃/W以上、接合強度が400MPa以上で絶縁不良も観察されなかった。
【0075】
一方、主面のRmaxが4μmと小さい本発明の範囲外の試料No.1及び主面のRmaxが12μmと大きい本発明の範囲外の試料No.5は、接合強度が180MPa以下であった。また、試料No.5は、配線回路層の電極間にメッキの付着が観察された。
【0076】
また、本発明の範囲外の試料No.6及び7は、接合強度が200MPa以下で絶縁不良が観察された。
【0077】
【発明の効果】
本発明によれば、主面及び対向主面の表面粗さを制御したため、平面パターン層及び配線回路層が強固に絶縁基板に接合され、不具合が発生せず、薄型化をしても、信頼性の高い回路基板を低コストで実現できる。
【図面の簡単な説明】
【図1】本発明の回路基板の構造を示す概略断面図である。
【図2】本発明の回路基板の一部分を示す概略断面図である。
【図3】半導体素子実装後の本発明の回路基板の一部を示す断面図である。
【符号の説明】
1、11、21・・・絶縁基板
2、12、22・・・主面
3、13、23・・・平面パターン層
4、14、24・・・対向主面
5、15、25・・・配線回路層
13a、15a、23a、25a・・・接合層
13b、15b、23b、25b・・・金属層
13c、15c、23c、25c・・・メッキ層
27・・・半導体素子

Claims (6)

  1. 窒化珪素を主結晶相とする絶縁基板と、該絶縁基板の主面にロウ材を介して接合された金属箔及び/又は金属板からなる平面パターン層と、前記主面の反対側に位置する対向主面にロウ材を介して接合された金属箔及び/又は金属板からなる配線回路層とを具備する回路基板において、前記主面の表面粗さRmaxが5〜10μmであって、前記対向主面が前記主面よりも小さい表面粗さRmaxを有することを特徴とする回路基板。
  2. 前記対向主面の表面粗さRmaxが1〜3μmであることを特徴とする請求項1記載の回路基板。
  3. 前記絶縁基板の最小厚みが0.3〜0.7mmであることを特徴とする請求項1又は2記載の回路基板。
  4. 前記絶縁基板の室温強度が800MPa以上、熱伝導率が60W/mK以上であることを特徴とする請求項1乃至3のいずれかに記載の回路基板。
  5. 窒化珪素を主体とし、表面粗さRmaxが3〜5μmに制御された主面と、該主面の反対側に対向して位置し、前記主面よりも小さい表面粗さRmaxを有する対向主面とを具備する成形体を作製し、焼成により前記主面の表面粗さRmaxが5〜10μmとなり、前記対向主面が前記主面より小さい表面粗さR max なるように前記成形体を焼成し、得られた焼結体からなる絶縁基板の前記主面にロウ材を介して接合された金属箔及び/又は金属板からなる平面パターン層を形成するとともに、前記対向主面にロウ材を介して接合された金属箔及び/又は金属板からなる配線回路層を形成することを特徴とする回路基板の製造方法。
  6. 前記絶縁基板上にロウ材を載せ、該ロウ材の上にCu、Al及びAgのうち少なくとも1種の前記金属箔及び/又は前記金属板を載置し、しかる後に加熱によって接合することにより前記配線回路層及び/又は前記平面パターン層を形成することを特徴とする請求項5記載の回路基板の製造方法。
JP2001294749A 2001-09-26 2001-09-26 回路基板及びその製造方法 Expired - Fee Related JP4688380B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001294749A JP4688380B2 (ja) 2001-09-26 2001-09-26 回路基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001294749A JP4688380B2 (ja) 2001-09-26 2001-09-26 回路基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2003101217A JP2003101217A (ja) 2003-04-04
JP4688380B2 true JP4688380B2 (ja) 2011-05-25

Family

ID=19116301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001294749A Expired - Fee Related JP4688380B2 (ja) 2001-09-26 2001-09-26 回路基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP4688380B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112018000457T5 (de) 2017-02-23 2019-09-26 Ngk Insulators, Ltd. Isoliertes wärmeableitungssubstrat

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4715414B2 (ja) * 2005-09-22 2011-07-06 日立金属株式会社 窒化珪素配線基板及びその製造方法
JP2007189112A (ja) * 2006-01-16 2007-07-26 Denki Kagaku Kogyo Kk 窒化珪素基板およびそれを用いた回路基板、モジュール。
EP2284883A4 (en) * 2008-04-25 2014-12-10 Kyocera Corp HEAT-DISPERSING BASE BODY AND THIS USE ELECTRONIC ARRANGEMENT
JP5630695B2 (ja) * 2009-10-01 2014-11-26 日立金属株式会社 窒化珪素回路基板およびその製造方法
US9293384B2 (en) 2010-01-13 2016-03-22 Kyocera Corporation Silicon nitride substrate, circuit substrate and electronic device using the same
JP5366859B2 (ja) * 2010-03-04 2013-12-11 株式会社東芝 窒化珪素基板およびそれを用いた半導体モジュール
JP6780398B2 (ja) * 2016-09-15 2020-11-04 三菱マテリアル株式会社 樹脂封止パワーモジュールの製造方法
WO2021111513A1 (ja) * 2019-12-03 2021-06-10 日本碍子株式会社 接合基板及び接合基板の製造方法
CN113020840B (zh) * 2021-03-02 2022-11-25 中国工程物理研究院材料研究所 一种铍材与金属件之间的钎焊方法
CN115124351B (zh) * 2022-07-18 2023-10-20 合肥圣达电子科技实业有限公司 氮化铝多层用高温阻焊浆料及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61136965A (ja) * 1984-12-06 1986-06-24 京セラ株式会社 薄膜用セラミツク基板の製造方法
JPH01218089A (ja) * 1988-02-26 1989-08-31 Toshiba Corp 表面導電性セラミックス基板の製造方法
JPH077237A (ja) * 1993-06-14 1995-01-10 Ibiden Co Ltd セラミックス基板、セラミックス基板の表面処理方法、セラミックス基板の粗化面への薄膜形成方法
JPH07193348A (ja) * 1993-12-27 1995-07-28 Toyo Alum Kk セラミック回路基板
JPH11236270A (ja) * 1998-02-25 1999-08-31 Kyocera Corp 窒化ケイ素質基板及びその製造方法
JPH11268968A (ja) * 1998-03-20 1999-10-05 Toshiba Corp セラミックス回路基板
JP2000244121A (ja) * 1999-02-23 2000-09-08 Kyocera Corp 窒化珪素質配線基板およびその製造方法
JP2001127388A (ja) * 1999-10-29 2001-05-11 Kyocera Corp 窒化珪素質回路基板及びその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61136965A (ja) * 1984-12-06 1986-06-24 京セラ株式会社 薄膜用セラミツク基板の製造方法
JPH01218089A (ja) * 1988-02-26 1989-08-31 Toshiba Corp 表面導電性セラミックス基板の製造方法
JPH077237A (ja) * 1993-06-14 1995-01-10 Ibiden Co Ltd セラミックス基板、セラミックス基板の表面処理方法、セラミックス基板の粗化面への薄膜形成方法
JPH07193348A (ja) * 1993-12-27 1995-07-28 Toyo Alum Kk セラミック回路基板
JPH11236270A (ja) * 1998-02-25 1999-08-31 Kyocera Corp 窒化ケイ素質基板及びその製造方法
JPH11268968A (ja) * 1998-03-20 1999-10-05 Toshiba Corp セラミックス回路基板
JP2000244121A (ja) * 1999-02-23 2000-09-08 Kyocera Corp 窒化珪素質配線基板およびその製造方法
JP2001127388A (ja) * 1999-10-29 2001-05-11 Kyocera Corp 窒化珪素質回路基板及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112018000457T5 (de) 2017-02-23 2019-09-26 Ngk Insulators, Ltd. Isoliertes wärmeableitungssubstrat
US10879141B2 (en) 2017-02-23 2020-12-29 Ngk Insulators, Ltd. Insulated heat dissipation substrate

Also Published As

Publication number Publication date
JP2003101217A (ja) 2003-04-04

Similar Documents

Publication Publication Date Title
US11964919B2 (en) Method for manufacturing active metal-brazed nitride ceramic substrate with excellent joining strength
WO2008004552A1 (en) Ceramic-metal bonded body, method for manufacturing the bonded body and semiconductor device using the bonded body
JP4688380B2 (ja) 回路基板及びその製造方法
JP2007230791A (ja) セラミック回路基板およびその製造方法
JP3193305B2 (ja) 複合回路基板
JP5644161B2 (ja) 半導体保持用の静電チャックおよびその製造方法
JPH04212441A (ja) セラミック配線基板
JP3929660B2 (ja) 絶縁性アルミナ質基板およびアルミナ質銅貼回路基板
JP2772274B2 (ja) 複合セラミックス基板
JP4476428B2 (ja) 窒化アルミニウム回路基板およびその製造方法
JP2000277662A (ja) セラミックス回路基板
JP2000114724A (ja) 多層配線基板
JP2001127388A (ja) 窒化珪素質回路基板及びその製造方法
JPH0997862A (ja) 高強度回路基板およびその製造方法
JP4493158B2 (ja) セラミック回路基板
JP3652192B2 (ja) 窒化ケイ素配線基板
JP3658539B2 (ja) 窒化アルミニウム多層基板
JP3827447B2 (ja) 多層配線基板およびその製造方法
JP2011060826A (ja) 静電チャック及び静電チャックの製造方法
JP2000312057A (ja) 配線基板およびその製造方法
JPH11274725A (ja) 多層配線基板およびその製造方法
JP2005019750A (ja) セラミック回路基板及びその製造方法並びに電気回路モジュール
JP2005101624A (ja) パワーモジュール用配線基板
JP2763516B2 (ja) 窒化アルミニウム基板のメタライズ方法
JP4406150B2 (ja) 窒化アルミニウムメタライズ基板および半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100622

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110215

R150 Certificate of patent or registration of utility model

Ref document number: 4688380

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140225

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees