JPH0997862A - 高強度回路基板およびその製造方法 - Google Patents
高強度回路基板およびその製造方法Info
- Publication number
- JPH0997862A JPH0997862A JP25216895A JP25216895A JPH0997862A JP H0997862 A JPH0997862 A JP H0997862A JP 25216895 A JP25216895 A JP 25216895A JP 25216895 A JP25216895 A JP 25216895A JP H0997862 A JPH0997862 A JP H0997862A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- layer
- earth elements
- elements
- conductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
- H05K3/4676—Single layer compositions
Landscapes
- Ceramic Products (AREA)
Abstract
や断線等の生じにくいSi3 N4 セラミックスを用いた
回路基板および回路基板の製造方法、特に同時焼結によ
る一層配線や多層配線を有する高接合強度回路基板等を
提供することを目的とする。 【解決手段】 少なくとも絶縁体層2と、導体層3、4
とを含む回路基板1において、全絶縁体層のうち少なく
とも1層が、β−Si3 N4 を主成分とし、希土類元素
およびアルカリ土類元素からなる群より選択される1種
以上の元素を含有する焼結体であり、かつ全導体層のう
ち少なくとも1層が、周期律表のIVa、VaおよびVIa
族に属する元素より選択される1種以上の元素と、希土
類元素およびアルカリ土類元素からなる群より選択され
る1種以上の元素を含有することを特徴とする回路基
板。
Description
N4 )焼結体を絶縁体層として用いた高強度回路基板お
よびそれを用いた半導体装置ならびに高強度回路基板の
製造方法に関する。特に、絶縁体層と導体層とが一体焼
結された一層配線または多層配線を有する高強度回路基
板等に関する。
に実装される半導体素子からの発熱をいかに効率良く放
熱するかが重要な問題となっている。また、電力用半導
体素子の実装の場合も放熱は重要な問題である。
Al2 O3 セラミックが広く用いられている。ここで、
Al2 O3 は熱伝導性が最高でも20W/mKと低いため、
放熱性に問題がある。また、特開昭60−178688
号公報において、電気絶縁性等の絶縁体としての電気的
諸特性に優れ、かつ熱伝導性に優れたAlNセラミック
の回路基板への応用が検討されている。
導体素子からの発熱に起因する熱応力に対して弱く、A
lNセラミックスは4点曲げ強度で300MPa 程度と強
度が低く熱応力が集中すると割れが発生するという問題
がある。これはAlNに限った現象ではなく、Al2 O
3 でも焼結体強度が低いという理由によるもので同様の
割れ現象が見られる。また、AlNセラミックスは耐水
性や耐酸性、耐アルカリ性などの耐薬品性が悪く、また
外部端子を銀ろうや半田で接合する際の金属との熱膨張
係数の差により生ずる応力のために、電気的な金属端子
であるピン、リードやボールとの接着部分が破壊されや
すいなどの問題もある。
ク基板が、特開平4−212441号公報に示された。
このセラミック基板は、Si3 N4 から構成され、アル
ミナ基板よりも熱放散性が高く、耐環境性、機械的強度
や電気的特性に優れたものである。
慮すると回路基板の配線にも高密度配線化が要求され、
多層化は必須の技術となっている。しかしながら、既存
の多層化技術はAl2 O3 セラミック板やAlNセラミ
ック板と導体層とを一体焼結するものであり、Si3 N
4 セラミックス板と導体層の多層化技術は未だ確立され
ていない。また、既存の多層化技術においては、それに
より形成された回路基板或いは半導体装置においては、
反りの発生、導体回路の断線、或いは剥離等という問題
が存在する。
縁体層との密着性が強固で、反りや断線等の生じにくい
Si3 N4 セラミックスを用いた回路基板およびそれを
用いた半導体装置ならびに回路基板の製造方法、特に同
時焼結による一層配線や多層配線を有する高接合強度回
路基板等を提供することを目的とする。
も絶縁体層と、少なくとも導体層を含む回路基板におい
て、全絶縁体層のうち少なくとも1層が、β−Si3 N
4 を主成分とし、希土類元素およびアルカリ土類元素か
らなる群より選択される1種以上の元素を含有する焼結
体であり、かつ全導体層のうち少なくとも1層が、周期
律表のIVa、VaおよびVIa族に属する元素より選択さ
れる1種以上の元素と、希土類元素およびアルカリ土類
元素からなる群より選択される1種以上の元素を含有す
ることを特徴とする回路基板およびそれを用いる半導体
装置が、上記課題を解決し得ることを見いだした。
類元素およびアルカリ土類元素からなる群より選択され
る元素を含有する化合物の少なくとも1種を添加した
後、α−Si3 N4 を焼結して絶縁体層を形成させる工
程;周期律表のIVa、VaおよびVIa族に属する元素よ
り選択される1種以上の元素に、希土類元素およびアル
カリ土類元素からなる群より選択される1種以上の元素
を添加して導体層を形成させる工程;および絶縁体層と
導体層とを同時焼結する工程を含むことを特徴とする回
路基板の製造方法が、上記課題を解決し得ることを見い
だした。
絶縁体層について説明する。絶縁体層は、β−Si3 N
4 を主成分とする多結晶焼結体である。この絶縁体層
は、強度が700MPa 以上と高い。ここで、強度は、組
成や焼結条件の最適化により1,000MPa 以上とする
のが好ましい。
い30W/mK以上であることが好ましく、70W/mK以上で
あることがより好ましい。例えば、70W/mKの熱伝導率
を有する絶縁体層は、Si3 N4 の原料粉末に含まれる
酸素量が少ないものを用いる。Al2 O3 を添加する場
合、添加量は0.8重量%以下が好ましく、0.25重
量%以下がより好ましい。最適化を行うと、130W/mK
以上の熱伝導率を有する絶縁体層が得られる。
る。まず、Si3 N4 グリーンシートを作成する。この
グリーンシートはSi3 N4 粉末と焼結助剤、結合剤
(バインダ)などを溶剤と共に十分混合し、例えばドク
ターブレード法等により得ることができる。
ないが、絶縁体層の熱伝導率を考慮すると、酸素量が
3.0重量%以下のα−Si3 N4 粉末を用いることが
好ましい。より好ましくは酸素量が2.0重量%未満で
あり、さらに好ましくは1.5重量%未満である。
小さいものが揃っているほうが好ましく、平均粒子径は
2μm 未満であるものが好ましい。より好ましくは1μ
m 未満である。さらに好ましくは0.8μm 未満であ
る。特に1μm 未満の粒子を70体積%以上含む粉末が
最適である。また、Si3 N4 原料粉末は結晶系がαタ
イプを用いるのが好ましいが、βタイプの粉末が50体
積%以下ならば使用することが可能である。また、陽イ
オン不純物は3,000ppm 未満であることが好まし
い。より好ましくは1,500ppm 、さらに好ましくは
900ppm 未満である。陽イオン不純物を多量に含有す
ると、焼結体が高い熱伝導率を持たなくなるという欠点
が生じる。酸素以外の陰イオン不純物は、2,000pp
m 未満であることが好ましい。より好ましくは1,00
0ppm 、さらに好ましくは500ppm未満である。酸素
以外の陰イオン不純物も多量に含有すると、焼結体が高
い熱伝導率を持たなくなるという欠点が生じる。また、
焼結体中の酸素量も少なければ少ないほど熱伝導率が高
くなるので好ましい。
の希土類元素およびアルカリ土類元素の中から少なくと
も一種を単体および/または化合物の形で添加すれば良
い。例えば、Sc、Y、La、Ce、Pr、Nd、S
m、Eu、Gd、Tb、Dy、Ho、Er、Tm、Y
b、Lu、Be、Mg、Ca、Sr、Baがいずれも使
用できる。これらY、Ce、La、Sc、Be、Mgな
どの希土類元素およびアルカリ土類元素は、Si3 N4
セラミックスの緻密化に寄与すると共に、Si3 N4 粉
中の酸素を粒界の副構成相にトラップし、高熱伝導化に
大きく貢献する。特に好ましい元素は、このような効果
の大きいY、Ce、La、Yb、Sc、Be、Mg元素
である。
は、酸化物の形態が特に好ましく、焼結条件下で酸化物
となる化合物も用いてもよい。つまり、炭酸塩、硝酸
塩、シュウ酸塩、硫酸塩、水酸化物なども使用すること
が可能である。このような焼結助剤は、酸化物はもとよ
り、ハロゲン化物、酸ハロゲン化物、アセチリド化合
物、炭化物、水素化物、窒化物、硼化物、ケイ化物、硫
化物等の形で添加される。これら希土類元素およびアル
カリ土類元素には、原料粉末中に含まれる酸素量との兼
ね合いで最適量を決定すべきではあるが、酸化物換算で
0.01〜15重量%であることが望ましい。好ましく
は0.1〜10重量%、さらに好ましくは1〜8重量%
であることが望ましい。また、希土類元素およびアルカ
リ土類元素を含む化合物を両方添加するか、両類元素を
含有する複合化合物を添加すると低温で焼結することが
可能となり、焼結開始温度を最大で200℃低下するこ
とができる。
を含有する化合物を添加すると焼結性が向上することが
あり、必要ならば添加する。具体的な一例としては、酸
素量が少ないSi3 N4 原料粉末を用いた場合、焼結性
向上のためにSiO2 を添加すると容易に緻密な焼結体
を得ることができる。また、Al元素を含む化合物を添
加すると、粒界成分が結晶化し強度の高いSi3 N4 焼
結体が得られる。AlNを添加しても同様の効果が得ら
れる。
まり遮光性が求められる。この場合には、周期律表のIV
a、Va、VIa、VII a、VIII族元素単体或いは化合物
を添加すれば近紫外域から赤外域までの遮光が可能とな
る。添加量は、元素換算で0.03〜5重量%添加すれ
ば良い。より好ましくは0.1〜3重量%、さらに好ま
しくは、0.2〜1重量%添加すれば良い。
末に添加すれば良い。ただし、添加物の種類によって
は、含浸等の方法で後に添加しても良い。
の温度で分解する有機高分子体が好ましい。具体的に
は、ポリメチルメタクリレート、ポリビニルブチラー
ル、ポリアクリル酸エステル、ポリビニルアルコール、
セルロースアセテートブチレート、セルロース等の酸素
含有有機高分子体が一種または二種、あるいは三種以上
混合したものを用いることができる。バインダの種類や
量ならびに溶剤量等の選択はSi3 N4 原料粉末の特性
や、作製したいシートの厚み等で随意選択する。また、
脱バインダは、N2 、Ar、H2 、等の非酸化性雰囲気
中で行えばよい。さらに、脱バインダ後のカーボンを少
なくしたい場合にはH2 Oを含有させてもよい。以上の
ようなSi3 N4 粉末、焼結助剤や結合剤等を含有する
グリーンシートを焼結すると絶縁層が形成されるが、好
ましい焼結条件については後述する。
ついて説明する。
のではなく、Si3 N4 セラミックスの焼結温度に耐え
得るものであればよい。好ましくは、周期律表のIVa、
Va、VIa族元素単体或いは化合物を含む。導電体の種
類として、さらに好ましくはMo、W、Ti、Zr、N
b、Taの単体の金属や、これら元素を含む化合物を使
用すると良い。さらに好ましくはMo、W、Ti、Zr
である。また、周期律表のIVa、Va、VIa族元素のう
ち異種元素を混合してもよいし、単体金属と化合物の両
者を使用してもよい。さらには、微量の低融点貴金属元
素(Au、Ag、Cu、Pt、Pd等)を含有してもよ
い。
類元素および希土類元素から選択される少なくとも1種
の元素が含まれる。希土類元素およびアルカリ土類元素
としては、例えば、Sc、Y、La、Ce、Pr、N
d、Sm、Eu、Gd、Tb、Dy、Ho、Er、T
m、Yb、Lu、Be、Mg、Ca、Sr、Baが挙げ
られる。特に、工業的には、Y、Ce、La、Yb、S
c、Be、Mgが好ましい。また、焼結条件下で酸化物
となる化合物も用い得、炭酸塩、硝酸塩、シュウ酸塩、
硫酸塩、水酸化物なども使用することが可能である。こ
のような添加物は、酸化物の形態以外にも、ハロゲン化
物、酸ハロゲン化物、アセチリド化合物、炭化物、水素
化物、窒化物、硼化物、ケイ化物、硫化物等の形態で添
加される。
択される元素を含有する化合物の導体層中の含有量は、
酸化物換算で0.01〜15重量%が好ましい。あまり
多いと導体層の導電率が低下し、少ないと導体層の剥離
防止、基板の反り防止などの効果を得ることができない
からである。
l元素を含有する単体もしくは化合物を添加すると、無
添加時と比較して、相対密度の大きな緻密な導体層が得
られ、導体層の剥離防止および接合強度の向上、基板の
反り防止などの効果が得られる。このような添加物は、
同時燒結時にアルミネート液相やシリケート液相を形成
する。また、同時燒結時に絶縁体層中にもアルミネート
液相やシリケート液相が生ずる。このように、導体層中
にアルミネート液相やシリケート液相が生じることによ
り、絶縁体層に生じる液相の導体層による吸い上げが防
止され、このような吸い上げによる絶縁体層中の組成の
不均一を防止し、基板の反りを防止することができる。
この添加は、希土類元素およびアルカリ土類元素から選
択される元素を含有する化合物との混合の形態でも、こ
れら元素との複合化合物の形態で行ってもよい。この場
合、希土類元素およびアルカリ土類元素から選択される
元素を含有する化合物の量と、Siおよび/またはAl
元素を含有する単体もしくは化合物の混合物(或いはこ
れらの元素を含有する複合化合物の形態で)の量の合計
では、酸化物換算で0.05〜20重量%が好ましい。
て説明する。
る、具体的には周期律表のIVa、Va、VIa族元素単体
或いは化合物の粉末をペースト化し、Si3 N4 グリー
ンシート上に所望のパターンで印刷する。この時、グリ
ーンシートにはパンチングマシーンなどを用いてビアホ
ールを形成しておき、予め焼結後導体となる導電ペース
トを、圧入やメタルマスクなどを用いて印刷充填などに
より充填しておく。このビアホールによりグリーンシー
トをはさむ上下導体間の電気的接続を行う。
アルカリ土類元素の少なくとも一種を含む単体や化合
物、さらには必要に応じてSiおよび/またはAl元素
を含有する単体や化合物を添加する。
を含有する単体もしくは化合物と共に、混合物の形態で
添加する場合には、アルミネートやシリケートを形成す
るような比率で混合することが好ましい。例えば、Al
元素を含む化合物としてアルミナを添加する場合、アル
ミナの量はアルミネートを形成できるように0.03〜
10重量%であることが好ましい。より好ましくは0.
05〜5重量%であり、さらに好ましくは0.1〜1重
量%である。また、例えば、Si元素を含む化合物とし
てSiO2 を添加する場合、SiO2 の量はシリケート
を形成できるように0.03〜10重量%であることが
好ましい。より好ましくは0.05〜5重量%であり、
さらに好ましくは0.1〜1重量%である。
土類元素から選択される元素は、Si3 N4 セラミック
の焼結助剤と同種のものを用いることが好ましい。異種
のものを用いても、絶縁層中と導体層中に、アルミネー
トやシリケートは生成するが、同種のものを用いると、
絶縁層中と導体層中に同一のアルミネートやシリケート
が生成し、より組織の不均一化が防止され、前記吸い上
げが防止される。したがって、基板の反りがさらに防止
されることになる。
部分にのみ上記元素を単体または化合物の形態で添加し
ても、基板の反りが発生しないことがある。すなわち、
基板の大きさや、設計で決めた導体層の配置によって
は、少なくとも一部分の導体層に添加すれば反りの少な
い回路基板が得られる場合がある。
塗布した多層グリーン成形体を脱バインダした後、焼結
工程に供する。この焼結工程は特に限定されず公知の窒
化ケイ素で行われる焼結方法がそのまま採用される。焼
結炉にセットする際のセッターの材質は、グラファイ
ト、BN、AlN等を用いると回路基板の焼結は可能と
なるが、最も好ましいのはSi3 N4 でできたセッター
であり、これを用いると高温で焼結しても、焼結体の一
部で起こりやすい反応(セッターと非焼結物間の反応)
が全く起こらず、焼結上りの表面粗さは非常に小さなも
のとなり良好な回路基板が得られる。表面粗さは、平均
表面粗さRaで1.0μm 以下になる。より良好な表面
を持つものでは0.5μm 以下、さらに良好な表面を持
つものでは0.3μm 以下になる。一般には、常圧下、
加圧下または減圧下の非酸化性雰囲気下、例えば窒素雰
囲気やアルゴン雰囲気の下で1,500℃〜1,950
℃の温度で焼結を実施すればよい。焼結温度を高い温度
に設定すると珪化物が一部生成するが、焼結温度を18
50℃以下に設定すると、珪化物の生成は少なくなる。
より好ましくは1,800℃以下であり、さらに好まし
くは1,750℃以下である。焼結に必要な時間は焼結
に供される成形体の厚さや焼結温度などの諸条件によっ
て異なるが、一般に、0.5時間〜100時間の範囲か
ら選択をすればよい。これらの条件は実施に先立ち諸条
件に応じて適当な範囲を予め決定して実施するのが好ま
しい。
緻密、さらには高強度にするためには、特に1,000
℃以上の高温部で平均昇温速度を1〜40℃/minの範囲
とすることが好ましい。より好ましくは、5〜30℃/m
in、さらに好ましくは8〜25℃/minの範囲とすること
が好ましい。上記焼結により、相対密度が95%以上の
Si3 N4 絶縁層が得られる。より緻密なものとして9
8%以上、さらには99%以上の絶縁層が得られる。
ような特性を有する。
度が非常に小さな値となっており、反りやうねりが非常
に小さいので、外部端子の数が非常に多い(例えば1,
000端子以上の)回路基板でも実装時に半田接続が容
易に行うことができる。基板の反りやうねりの有無を表
す表裏平行度は、焼結体多層回路基板の対角線10cm当
たりを基準にして中央部と周縁部との反りの最大値を測
定して求めたが、この値が0.5mm以下の非常に小さな
値となる。大面積の回路基板の場合には、表裏平行度が
0.3mm以下の基板を用いれば実装が可能となる。
抗および内部抵抗が200μΩcm以下と良好な値であっ
た。また、Siおよび/またはAl元素を含有させて導
体層を形成させた場合には、導体の密度が高くなり抵抗
率が低い導体が得られると共に、珪化物の生成も同時に
押さえられ、低抵抗な導体が形成される。この最適化に
より、50μΩcm以下、場合によっては20μΩcmの抵
抗率を有する回路基板が得られた。なお、珪化物の生成
を押さえる方法として、導体層中にAlNをフィーラー
として添加してもよい。
の接合強度は、5 kg/2mm×2mm以上の値となる。5 k
g/2mm×2mm未満の値では、外部端子にピンを用いた場
合、接合強度としては不足であり、Si3 N4 と導体間
でピンの脱落が生じる。特に、BGA(ボールグリッド
アレイパッケージ)の場合に、プリント配線板のような
熱膨張率の大きな有機材料にボール間隔が狭ピッチで、
表面実装を行うときにはさらに高強度な接合強度が要求
される。その時には6 kg/2mm×2mm以上の接合強度を
有する、導体層組成を選択すればよい。さらに最適化す
ることで7 kg/2mm×2mm以上の接合強度を有する。
置を、図2及び図3を参照しながら説明する。この半導
体装置は、基板上面12aにECLなどの半導体素子6
が搭載され、この半導体素子と電気的に接続された配線
パターンを有する多層セラミック回路基板12と、前記
配線パターンと電気的に接続されるとともに、多層セラ
ミック回路基板12の基板下面12bに形成された外部
端子と、半導体素子6を覆うように、多層セラミック回
路基板の基板上面12aに接合された高熱伝導性封止部
材13とを備えている。ただし、外部端子と半導体素子
が同一の一主面にあっても特に問題なく使用することが
できる。なお、外部端子は、好ましくは図2に示される
ようにリードピン7であり、或いは図3に示されるよう
に半田ボール15(BGAボールグリッドアレイ)でも
よい。また、高熱伝導性部材は、100W/mK以上の熱伝
導率を有する窒化ケイ素或いは窒化アルミニウム焼結体
や、合金を含む金属から構成すると良い。
体素子において発生する熱が、効率良く、放熱フィンな
ど(フィンを用いない場合もある)に伝達され、優れた
放熱性を発揮させることができる。
の接合面と対向する窒化ケイ素回路基板の他の主面に半
導体素子を搭載した場合には、多ピン化に対応させた上
で半導体装置を小形化することができ、高速の半導体装
置としてもより好ましい。また、半導体が作動している
時と作動停止した時の温度変化が生じた時に、回路基板
の絶縁層が窒化ケイ素で構成されているため、外部端子
のピンや半田ボール部分に応力がかかる。しかし、強度
が高いために、割れなどの不具合は発生しない。さら
に、一つの回路基板に多数の半導体を搭載するマルチチ
ップモジュール(MCM)の形で、半導体装置を構成す
ると、広い面積で外部端子をボードに接合しなければな
らないが、この場合にも耐熱応力の点で十分使用できる
だけの信頼性が得られる。
以下に実施例を挙げて説明するが、本発明はこれらの実
施例に限定されるものではない。
であり、不純物として酸素を1.4重量%含有し、平均
粒径が0.6μm のSi3 N4 粉末に、焼結助剤として
平均粒径0.7μm のY2 O3 を5重量%、平均粒径が
0.8μm の0.25重量%のα−Al2 O3 を添加
し、着色剤としてWO3 をW金属換算で0.3重量%添
加し、Si3 N4 製ボールを用いて24時間湿式混合を
行い原料を調整した。ついで、この原料に有機バインダ
ーを有機溶媒と共に分散し、スラリーを作製した。この
スラリーを脱泡した後、ドクタープレード法により、1
00〜800μm程度の均一なグリーンシートを作製し
た。次に、このシートを約130mm×130mmの大きさ
に切断し、各層間の電気回路の接続になるビアホールを
パンチングマシーンで100〜300μm φの太さに開
けた。
97.0重量%と平均粒径0.7μm のY2 O3 を1.
71重量%、平均粒径0.8μm のAl2 O3 を1.2
9重量%を有機溶媒と共に混合、分散し、フィラー添加
の導体ペーストを作製した。ビアホールの形成されたグ
リーンシート上に、この無機質フィラー添加のタングス
テンペーストを圧入機を用いて充填し、さらにスクリー
ン印刷機を用いて同一面内の回路を印刷した。これら複
数枚を加熱プレスすることで積層過程を終えた。これを
10mmの大きさにカットし、次にN2 +H2 +H2 O雰
囲気中、最高温度900℃で脱バインダを行った後、S
i3 N4 セッターに脱バインダした成形体を配置し、窒
素雰囲気10気圧中1,850℃で3時間加圧焼結し、
多層セラミック基板を得た。得られた基板の導体部のな
い部分から円板(直径10mm、厚さ3.5mm)を切り出
し、これを試験片としてレーザーフラッシュ法により熱
伝導率を測定した。
は、焼結体多層基板の対角線を基準にして中央部と周縁
部との反りの最大値を測定することにより求めた。
ら、導体層の導体抵抗率を求めた。ただし表面の配線に
関しては導体層に、金属メッキなどを行わずに測定し、
無機質フィラーの添加の効果を見た。さらに、得られた
基板の2mmの導体部分にNiメッキをした後、ワイヤー
を半田付けし、引っ張り強度試験を行い、Si3 N4 基
板と導体層間の接着強度を測定した。これらの結果を第
1表と第2表に示した。
焼結助剤粉末の種類、焼結助剤フィラーの種類、量、導
電体および焼結条件を種々に変えて、上記実施例1と同
様にして、Si3 N4 多層セラミック基板を作製し、そ
れぞれについて、同じく熱伝導率、引っ張り強度、表裏
平行度および表面抵抗を測定した。結果を第1表と第2
表に示した。第2表から明らかなように本発明に係る回
路基板では、導体層の密着強度が向上することがわか
る。
8kg/ 2mm×2mmであるのに対し比較例1では3.5 k
g/2mm×2mmと密着強度が不十分であった。また、本発
明における同時焼結体は、表裏焼結体で表した反りが少
なく、さらに添加量を含んでいるにも拘らずその比抵抗
は無添加のものに比べて何等向上しないことが分かる。
縁層と導体層を用い、回路基板を作成した。この回路基
板は内部配線層を有する25mm×25mm×2.6mmの窒
化ケイ素多層回路基板である。窒化ケイ素多層回路基板
の他面側にリードピンを240本Agろうを用いて接合
した。この後、半導体素子として消費電力10Wのシリ
コン素子を窒化ケイ素多層回路基板の上面に接合搭載
し、ボンディングワイヤを付設して電気的な接続を完了
させた。さらに、150W/mKの熱伝導率を有する窒化ケ
イ素焼結体により、放熱部材を兼ねる高熱伝導性封止部
材を実施例2の絶縁体部を作製する要領で作成した。そ
して、この窒化ケイ素多層回路基板の上面にAu−Sn
半田により接合し、さらに封止部材上に直径25mmの円
形7段構造の放熱フィンを配置して目的とする半導体装
置を得た。この半導体装置の放熱性を評価するために、
冷却風速を1.5m/s に設定して△VBE法により熱抵
抗を測定したところ、2.7℃/Wと低熱抵抗値であり、
放熱性の高い半導体装置が得られることが判明した。
が、絶縁層にアルミナを用いた場合、熱抵抗値は、8℃
/Wであった。
セラミックス回路基板は絶縁体が高熱伝導性を有し、導
体層の密着性が強固でかつ焼結過程における基板の変形
が少なく、さらに、引っ張り強度は十分に実用可能な特
性値を示すなど様々な優れた性質を有するものであり、
その工業的価値は極めて大きいものである。
欠斜視図である。
体装置(外部端子がリードピンの場合)を示した図であ
る。
断面図である。
Claims (12)
- 【請求項1】 少なくとも絶縁体層と導体層とを含む回
路基板において、 全絶縁体層のうち少なくとも1層が、β−Si3 N4 を
主成分とし、希土類元素およびアルカリ土類元素からな
る群より選択される1種以上の元素を含有する焼結体で
あり、かつ全導体層のうち少なくとも1層が、周期律表
のIVa、VaおよびVIa族に属する元素より選択される
1種以上の元素と、希土類元素およびアルカリ土類元素
からなる群より選択される1種以上の元素を含有するこ
とを特徴とする回路基板。 - 【請求項2】 絶縁体層の熱伝導率が、30W/mK以上で
ある、請求項1記載の回路基板。 - 【請求項3】 希土類元素およびアルカリ土類元素が、
Sc、Y、La、Ce、Pr、Nd、Sm、Eu、G
d、Tb、Dy、Ho、Er、Tm、Yb、Lu、B
e、Mg、Ca、Sr、Baである、請求項1記載の回
路基板。 - 【請求項4】 周期律表のIVa、VaおよびVIa族に属
する元素が、Mo、W、Ti、Zr、Nb、Taであ
る、請求項1記載の回路基板。 - 【請求項5】 絶縁体層が、更にAl元素を含有する、
請求項1記載の回路基板。 - 【請求項6】 導体層が、更にAl元素および/または
Si元素を含有する、請求項1記載の回路基板。 - 【請求項7】 導体層と絶縁体層が、共通の、希土類元
素およびアルカリ土類元素からなる群より選択される元
素を含有する、請求項1記載の回路基板。 - 【請求項8】 絶縁体層中における、希土類元素および
アルカリ土類元素からなる群より選択される1種以上の
元素の含有量が、酸化物換算で0.01〜15重量%で
ある、請求項1記載の回路基板。 - 【請求項9】 導体層中における、希土類元素およびア
ルカリ土類元素からなる群より選択される1種以上の元
素の含有量が、酸化物換算で0.01〜15重量%であ
る、請求項1記載の回路基板。 - 【請求項10】 導体層中における、希土類元素および
アルカリ土類元素からなる群より選択される1種以上の
元素の含有量と、Al元素および/またはSi元素の含
有量の合計が、酸化物換算で0.05〜20重量%であ
る、請求項6記載の回路基板。 - 【請求項11】 焼結助剤として希土類元素およびアル
カリ土類元素からなる群より選択される元素を含有する
化合物の少なくとも1種を添加した後、α−Si3 N4
を焼結して絶縁体層を形成させる工程;周期律表のIV
a、VaおよびVIa族に属する元素より選択される1種
以上の元素に、希土類元素およびアルカリ土類元素から
なる群より選択される1種以上の元素を添加して導体層
を形成させる工程;および絶縁体層と導体層とを同時焼
結する工程を含むことを特徴とする回路基板の製造方
法。 - 【請求項12】 導体層を形成させる工程において、更
にAl元素および/またはSi元素を添加する、請求項
11記載の方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25216895A JP3618422B2 (ja) | 1995-09-29 | 1995-09-29 | 高強度回路基板およびその製造方法 |
KR1019960042431A KR100261793B1 (ko) | 1995-09-29 | 1996-09-25 | 고강도 고신뢰성 회로기판 및 그 제조방법 |
US08/721,319 US6013356A (en) | 1995-09-29 | 1996-09-26 | Circuit board with high strength and high reliability and process for preparing the same |
TW085112079A TW360956B (en) | 1995-09-29 | 1996-10-03 | Circuit board with high strength and high reliability and process for preparing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25216895A JP3618422B2 (ja) | 1995-09-29 | 1995-09-29 | 高強度回路基板およびその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004190141A Division JP3908755B2 (ja) | 2004-06-28 | 2004-06-28 | 高強度回路基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0997862A true JPH0997862A (ja) | 1997-04-08 |
JP3618422B2 JP3618422B2 (ja) | 2005-02-09 |
Family
ID=17233444
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25216895A Expired - Lifetime JP3618422B2 (ja) | 1995-09-29 | 1995-09-29 | 高強度回路基板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3618422B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000114425A (ja) * | 1998-09-29 | 2000-04-21 | Kyocera Corp | パワーモジュール用配線基板 |
US6242374B1 (en) | 1998-05-12 | 2001-06-05 | Kabushiki Kaisha Toshiba | High thermal conductive silicon nitride sintered body and method of producing the same |
JP2008069031A (ja) * | 2006-09-13 | 2008-03-27 | Kyocera Corp | 窒化珪素質焼結体およびその製造方法 |
WO2016148217A1 (ja) * | 2015-03-17 | 2016-09-22 | 日本碍子株式会社 | 配線基板 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10669210B2 (en) | 2016-03-28 | 2020-06-02 | Hitachi Metals, Ltd. | Silicon nitride sintered substrate, silicon nitride sintered substrate sheet, circuit substrate, and production method for silicon nitride sintered substrate |
-
1995
- 1995-09-29 JP JP25216895A patent/JP3618422B2/ja not_active Expired - Lifetime
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6242374B1 (en) | 1998-05-12 | 2001-06-05 | Kabushiki Kaisha Toshiba | High thermal conductive silicon nitride sintered body and method of producing the same |
JP2000114425A (ja) * | 1998-09-29 | 2000-04-21 | Kyocera Corp | パワーモジュール用配線基板 |
JP2008069031A (ja) * | 2006-09-13 | 2008-03-27 | Kyocera Corp | 窒化珪素質焼結体およびその製造方法 |
WO2016148217A1 (ja) * | 2015-03-17 | 2016-09-22 | 日本碍子株式会社 | 配線基板 |
JPWO2016148217A1 (ja) * | 2015-03-17 | 2018-01-11 | 日本碍子株式会社 | 配線基板 |
Also Published As
Publication number | Publication date |
---|---|
JP3618422B2 (ja) | 2005-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11114355B2 (en) | Power module and method for manufacturing power module | |
JPH06296084A (ja) | 高熱伝導体及びこれを備えた配線基板とこれらの製造方法 | |
US8791566B2 (en) | Aluminum nitride substrate, aluminum nitride circuit board, semiconductor apparatus, and method for manufacturing aluminum nitride substrate | |
JP2001015869A (ja) | 配線基板 | |
JP4688380B2 (ja) | 回路基板及びその製造方法 | |
JP3193305B2 (ja) | 複合回路基板 | |
JP3618422B2 (ja) | 高強度回路基板およびその製造方法 | |
US6013356A (en) | Circuit board with high strength and high reliability and process for preparing the same | |
JPH04212441A (ja) | セラミック配線基板 | |
JP3908755B2 (ja) | 高強度回路基板 | |
JPH09260544A (ja) | セラミック回路基板およびその製造方法 | |
JP4116656B2 (ja) | 高強度回路基板およびその製造方法 | |
JP2772274B2 (ja) | 複合セラミックス基板 | |
JP3678485B2 (ja) | 高強度高信頼性回路基板およびその製造方法 | |
JP2001127224A (ja) | 絶縁性アルミナ質基板およびアルミナ質銅貼回路基板 | |
JPS60253295A (ja) | 多層セラミツク基板の製造方法 | |
JP3652192B2 (ja) | 窒化ケイ素配線基板 | |
JP2000244121A (ja) | 窒化珪素質配線基板およびその製造方法 | |
JP2002232142A (ja) | 多層配線基板およびその製造方法 | |
JP3529495B2 (ja) | 窒化アルミニウムセラミックス基板及びその製造方法 | |
JPH0738491B2 (ja) | 回路基板の製造方法及び回路基板 | |
JP2003338578A (ja) | 半導体素子搭載用基板 | |
JP2001177197A (ja) | 窒化ケイ素配線基板 | |
JPH10256686A (ja) | セラミック回路基板及び半導体装置並びにセラミック回路基板の製造方法 | |
JP2001230350A (ja) | 放熱用金属板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040203 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040402 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040427 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040628 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040902 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041001 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041008 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041102 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041110 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071119 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 9 |
|
EXPY | Cancellation because of completion of term |