WO2016181706A1 - 電子回路モジュール - Google Patents

電子回路モジュール Download PDF

Info

Publication number
WO2016181706A1
WO2016181706A1 PCT/JP2016/058761 JP2016058761W WO2016181706A1 WO 2016181706 A1 WO2016181706 A1 WO 2016181706A1 JP 2016058761 W JP2016058761 W JP 2016058761W WO 2016181706 A1 WO2016181706 A1 WO 2016181706A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit module
electronic circuit
marking
conductive film
markings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2016/058761
Other languages
English (en)
French (fr)
Inventor
光昭 木戸口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to CN201680026772.XA priority Critical patent/CN107535080B/zh
Priority to JP2017517636A priority patent/JP6508333B2/ja
Publication of WO2016181706A1 publication Critical patent/WO2016181706A1/ja
Priority to US15/809,194 priority patent/US10834821B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/20—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/20—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons
    • H10W42/261—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons characterised by their shapes or dispositions
    • H10W42/276—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons characterised by their shapes or dispositions the arrangements being on an external surface of the package, e.g. on the outer surface of an encapsulation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09936—Marks, inscriptions, etc. for information
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H10W46/101—Marks applied to devices, e.g. for alignment or identification characterised by the type of information, e.g. logos or symbols
    • H10W46/103—Marks applied to devices, e.g. for alignment or identification characterised by the type of information, e.g. logos or symbols alphanumeric information, e.g. words, letters or serial numbers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H10W46/401—Marks applied to devices, e.g. for alignment or identification for identification or tracking
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H10W46/601—Marks applied to devices, e.g. for alignment or identification for use after dicing
    • H10W46/607—Located on parts of packages, e.g. on encapsulations or on package substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/40—Encapsulations, e.g. protective coatings characterised by their materials
    • H10W74/47—Encapsulations, e.g. protective coatings characterised by their materials comprising organic materials, e.g. plastics or resins
    • H10W74/473—Encapsulations, e.g. protective coatings characterised by their materials comprising organic materials, e.g. plastics or resins containing a filler
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Definitions

  • the present invention relates to an electronic circuit module in which an electronic component is connected to a circuit board and embedded in an embedded layer having a conductive film on the surface.
  • Patent Document 1 proposes an example of such an electronic circuit module.
  • FIG. 7 is a cross-sectional view of the electronic circuit module 300 described in Patent Document 1.
  • electronic components 303 and 304 are connected to circuit boards 301 and 302, respectively.
  • the electronic component 303 is embedded in the electrical insulating layer 305
  • the electronic component 304 is embedded in the embedded layer 306.
  • the circuit boards 301 and 302 are electrically connected by a via 307 and a via receiving land 308.
  • a conductive film 309 serving as a shield layer is provided on the surface of the buried layer 306 using any one of plating, vapor deposition, sputtering, and CVD.
  • the conductive film 309 is connected to the cut surface of the via 310, and is connected to a grounding electrode (not shown) via the via 310 and the via receiving land 308.
  • the electronic circuit module 300 In the electronic circuit module 300 described above, after forming the conductive film 309 on the surface of the buried layer 306 first, when marking product information with, for example, a laser, the thin conductive film 309 is penetrated, and the shielding performance is impaired. There is a risk that. In addition, when the conductive film 309 is formed on the surface of the buried layer 306 after marking the buried layer 306 with a laser by using a laser, the conductive film 309 is not easily attached to the wall surface of the buried layer 306. There is a possibility that the shielding performance is impaired.
  • an object of the present invention is to provide an electronic circuit module having good shielding performance even when marking is performed.
  • the marking and the form of the conductive film can be improved.
  • An electronic circuit module includes a circuit board, an electronic component, an embedded layer, and a conductive film.
  • the circuit board includes a first main surface provided with a first electrode, a second main surface provided with a second electrode including a grounding electrode, a first main surface, and a second main surface. And a side surface connecting the two.
  • the electronic component is connected to the first electrode.
  • the buried layer is provided by embedding electronic components on the first main surface of the circuit board.
  • the conductive film is connected to the grounding electrode.
  • a marking that is convex with respect to the outer surface of the buried layer is provided on the outer surface of the buried layer.
  • the conductive film is formed so as to cover the outer surface of the buried layer.
  • a marking that is convex with respect to the outer surface of the buried layer is provided, and the conductive film is formed so as to cover the outer surface of the buried layer.
  • the marking that is convex with respect to the surface of the buried layer has a shape with an expanded skirt as shown in FIG. 1 and FIGS. 3A and 3C described later. Even when such a marking is covered with a conductive film, a three-dimensional structure is formed although it is minute, so that it can be sufficiently recognized.
  • the marking has the above-mentioned shape, the continuity of the conductive film coated thereon is good, and there is no possibility that the marking is interrupted in the middle. Therefore, good shielding performance can be obtained.
  • the electronic circuit module according to the present invention preferably has the following features. That is, the marking has conductivity.
  • the conductive film is formed so as to expose the marking and to cover the outer surface of the buried layer together with the marking.
  • the marking has conductivity and is exposed from the conductive film.
  • the outer surface of the buried layer is covered with a conductive film and marking.
  • the marking which has electroconductivity is drawn using black carbon ink.
  • a conductive film is formed so that the marking is exposed and in contact with the marking. That is, since the markings with different colors are exposed from the conductive film, the markings can be recognized.
  • the height of the electronic circuit module is reduced by the thickness of the conductive film. Therefore, in addition to good shielding performance, the electronic circuit module can be reduced in height.
  • the electronic circuit module according to the present invention and the preferred embodiment thereof have the following features. That is, the marking is drawn by the discharge device.
  • the electronic circuit module according to the present invention has the following characteristics. That is, the conductive film is formed using at least one means selected from sputtering, plating, vapor deposition, and CVD.
  • the conductive film is formed by the so-called thin film forming means as listed above. Therefore, since the conductive film can be thinned, the electronic circuit module can be reduced in height.
  • a marking that is convex with respect to the outer surface of the buried layer is provided, and the conductive film is formed so as to cover the outer surface of the buried layer.
  • the marking that is convex with respect to the surface of the buried layer has a shape in which the skirt is widened. Even when such a marking is covered with a conductive film, a three-dimensional structure is formed although it is minute, so that it can be sufficiently recognized.
  • the marking has the above-mentioned shape, the continuity of the conductive film coated thereon is good, and there is no possibility that the marking is interrupted in the middle. Therefore, good shielding performance can be obtained.
  • FIG. 1 is an upper surface appearance photograph of an electronic circuit module corresponding to the electronic circuit module 100 shown in FIG. 1
  • B is a comparative example in which a conductive film is formed after marking an embedded layer using a laser. It is an upper surface appearance photograph of an electronic circuit module.
  • A) and (C) are cross-sectional photographs of an electronic circuit module corresponding to the electronic circuit module 100 shown in FIG. 1, and (B) and (D) are conductive after marking an embedded layer using a laser. It is a cross-sectional photograph of the electronic circuit module of the comparative example which formed the film
  • membrane is a cross-sectional photograph of the electronic circuit module of the comparative example which formed the film
  • FIG. 1A and 1B are diagrams for explaining an example of a manufacturing method of the electronic circuit module 100 shown in FIG. 1, in which (A) shows a buried layer forming step, (B) shows a marking drawing step, and (C) shows a conductive film forming step. It is a perspective view showing typically. It is sectional drawing of the electronic circuit module 200 which is 2nd Embodiment of the electronic circuit module which concerns on this invention. It is for demonstrating an example of the manufacturing method of the electronic circuit module 100 shown in FIG. 5, (A) is an embedded layer formation process, (B) is a marking drawing process, (C) is a conductive film formation process, ( D) is a perspective view schematically showing a marking exposure step. It is sectional drawing of the electronic circuit module 300 of background art.
  • FIG. 1 is a cross-sectional view of the electronic circuit module 100.
  • the electronic circuit module 100 includes a circuit board 1, electronic components 4 and 5, an embedded layer 6, and a conductive film 7.
  • the circuit board 1 includes a first main surface 1A on which first electrodes 2A to 2D are provided, and a second main surface 1B on which second electrodes 3A to 3D including grounding electrodes 3A and 3D are provided. And a side surface 1C connecting the first main surface 1A and the second main surface 1B.
  • the circuit board 1 has a via conductor 9 and a pattern conductor 10 as internal conductors.
  • a multilayer board in which an insulating resin material reinforced with glass fiber or a ceramic material is used as a base material and a circuit pattern with a conductor is formed on the surface and inside can be preferably used.
  • the electronic component 4 is connected to the first electrodes 2A and 2B of the circuit board 1 by a bonding material (not shown) such as solder.
  • the electronic component 5 is connected to the first electrodes 2C and 2D of the circuit board 1.
  • the electronic components 4 and 5 are not particularly limited, and are, for example, active components including semiconductor devices such as integrated circuits and transistors, and passive components including inductors, capacitors, and resistors.
  • the embedded layer 6 is provided with the electronic components 3 and 4 embedded in the first main surface 1A of the circuit board 1.
  • the buried layer 6 is an insulating resin material or a material in which, for example, a glass material or silica is dispersed as a filler in an insulating resin material.
  • a single insulating resin material that does not include a filler may be used.
  • the conductive film 7 is connected to the grounding electrodes 3 ⁇ / b> A and 3 ⁇ / b> D of the circuit board 1 through via conductors 9 and pattern conductors 10 which are internal conductors of the circuit board 1.
  • the conductive film 7 is formed across the outer surface including the side surface and the upper surface of the buried layer 6 and a part of the side surface 1 ⁇ / b> C of the circuit board 1.
  • the conductive film 7 is preferably formed using at least one means selected from sputtering, plating, vapor deposition, and CVD.
  • the conductive film 7 may be a conductive resin film in which a metal filler is dispersed in a resin base material.
  • the outer surface of the embedded layer 6 has markings 8 ⁇ / b> A and 8 ⁇ / b> B that are convex with respect to the surface of the embedded layer 6, for example, drawn by an inkjet device.
  • the markings 8A and 8B display product information of the electronic circuit module 100.
  • the markings 8A and 8B may be either conductive or non-conductive.
  • the conductive film 7 is formed so as to cover the outer surface of the embedded layer 6 having the markings 8A and 8B.
  • the method for forming the markings 8A and 8B may be a discharge device other than an inkjet device, such as a dispenser, as long as the markings 8A and 8B can be formed so as to be convex with respect to the surface of the embedded layer 6. .
  • an inkjet device such as a dispenser
  • the markings 8A and 8B can be formed so as to be convex with respect to the surface of the embedded layer 6.
  • markings 8A and 8B that are convex on the surface of the embedded layer 6 may be formed by using a printing device as well as the ejection device.
  • the markings 8A and 8B drawn by the above forming method have a shape that is convex with respect to the surface of the embedded layer, such that the cross-section is widened. Therefore, even when it is covered with the conductive film 7, the three-dimensional structures 7A and 7B are formed although they are minute, so that they can be recognized as markings.
  • the markings 8A and 8B have the above-described shape, the conductive film 7 coated thereon has good continuity and is not interrupted in the middle. Therefore, even when the markings 8A and 8B are applied, good shielding performance can be obtained.
  • FIG. 2A is a top view photograph of an actual electronic circuit module corresponding to the electronic circuit module 100.
  • FIG. 2B is an upper surface appearance photograph of an electronic circuit module of a comparative example in which a conductive film is formed after concave marking is performed on the embedded layer using a laser.
  • 3A is a cross-sectional photograph of the electronic circuit module shown in FIG. 2A, and FIG. 3C is an enlarged view of the dotted line portion A in FIG. 3A.
  • 3B is a cross-sectional photograph of the electronic circuit module shown in FIG. 2B, and FIG. 3D is an enlarged view of the dotted line portion B in FIG. 3B.
  • the marking of the electronic circuit module according to the present invention can be recognized more clearly than the marking using a laser.
  • the marking portion shown in FIG. 2A has a three-dimensional structure in which a conductive film coats a marking drawn in a convex shape from the surface of the embedded layer by an inkjet device.
  • the marking portion covered with the conductive film is somewhat larger than the marking drawn by the ink jet apparatus.
  • the conductive film of the electronic circuit module according to the present invention is that of an electronic circuit module using a laser for marking. It can be seen that the continuity is superior to that of the conductive film.
  • the marking drawn by the ink jet device has a shape that is convex with respect to the surface of the buried layer, such that the cross-section is widened. Since the conductive film covers the conductive film, it is formed following the shape of the marking and is not interrupted. That is, even when marking is performed, good shielding properties can be obtained.
  • the marking drawn by the laser has a shape in which the cross section is concave with respect to the surface of the buried layer. It is difficult to form a conductive film by sputtering or the like on the wall surface of the concave marking, and as can be seen from FIG. 3D, discontinuous portions of the conductive film are generated on the wall surface of the concave marking. ing. That is, there is a possibility that the shielding performance is lowered by applying the marking. Therefore, in the first embodiment of the electronic circuit module according to the present invention, good shielding performance can be obtained.
  • FIG. 4A is a perspective view schematically showing a buried layer forming step in the method for manufacturing the electronic circuit module 100.
  • the buried layer forming step the buried layer 6 for embedding the electronic components 4 and 5 (not shown) is provided on the first main surface 1A (not shown) of the circuit board 1.
  • the buried layer forming step may be performed in a state of an aggregate substrate that is an aggregate of the circuit boards 1. That is, after the buried layer in the aggregated state is formed on the first main surface of the aggregate substrate, the circuit board 1 provided with the embedded layer 6 separated by, for example, a dicing saw or the like may be obtained.
  • FIG. 4B is a perspective view schematically showing a marking drawing process in the method for manufacturing the electronic circuit module 100.
  • the markings 8A and 8B are drawn on the upper surface of the embedded layer 6 by the ink jet apparatus.
  • the markings 8A and 8B have a shape in which the cross section is widened.
  • the method for forming the markings 8A and 8B is a method capable of forming the markings 8A and 8B so as to be convex with respect to the surface of the embedded layer 6.
  • this marking drawing step may be performed in a state where an aggregated buried layer is formed on the first main surface of the aggregate substrate. Thereafter, in the same manner as described above, the circuit board 1 having the embedded layer 6 on which the markings 8A and 8B are drawn may be obtained.
  • FIG. 4C is a perspective view schematically showing a conductive film forming step in the method for manufacturing the electronic circuit module 100.
  • the conductive film 7 is preferably formed using at least one means selected from sputtering, plating, vapor deposition, and CVD.
  • the material of the conductive film 7 is not particularly limited, and can be appropriately selected from the viewpoints of high conductivity, ease of formation, and price.
  • a plurality of conductive films may be stacked.
  • the conductive film forming step the conductive film 7 is formed so as to cover the outer surface of the embedded layer 6 having the markings 8A and 8B.
  • the three-dimensional structures 7A and 7B that can be recognized while being minute are formed while the continuity of the conductive film 7 is maintained.
  • FIG. 5 is a cross-sectional view of the electronic circuit module 200.
  • the electronic circuit module 200 has conductive markings 8 ⁇ / b> A and 8 ⁇ / b> B that are projected with respect to the surface of the embedded layer 6, for example, drawn using carbon ink by an inkjet device.
  • the markings 8 ⁇ / b> A and 8 ⁇ / b> B are in contact with the conductive film 7, and the upper portions thereof are exposed from the conductive film 7.
  • the outer surface of the embedded layer 6 is covered with the conductive film 7 and the conductive markings 8A and 8B.
  • the three-dimensional structures 7A and 7B are not formed as in the electronic circuit module 100, but the markings 8A and 8B having different colors are exposed from the conductive film 7, so that the markings 8A and 8B can be recognized.
  • the method of forming the markings 8A and 8B is a method capable of forming the markings 8A and 8B so as to be convex with respect to the surface of the embedded layer 6.
  • the second embodiment of the electronic circuit module according to the present invention can realize a reduction in the height of the electronic circuit module in addition to good shielding performance.
  • the upper surfaces of the markings 8 ⁇ / b> A and 8 ⁇ / b> B and the upper surface of the conductive film 7 are illustrated as having the same height, but the heights of the upper surfaces may be different.
  • FIG. 6D is a perspective view schematically showing a marking exposure process in the method for manufacturing the electronic circuit module 200.
  • the conductive film 7 three-dimensional structure 7A, 7B) covering the upper portions of the conductive markings 8A, 8B is removed by the conductive film formation step shown in FIG. 6C, and the upper portions of the markings 8A, 8B are removed.
  • the conductive film 7 can be removed by a method such as surface grinding or blasting.
  • the manufacturing method described above the outer surface of the buried layer 6 is covered with the conductive film 7 and the conductive markings 8A and 8B. As a result, it is possible to achieve both good shielding performance and reduction in the height of the electronic circuit module.
  • this invention is not limited to said embodiment, A various application and deformation
  • the type and number of electronic components, the configuration of the circuit board, the formation state of the conductive film, and the type and number of markings can be changed as appropriate according to the functions and product information required for the electronic circuit module. it can.
  • 100,200 electronic circuit module 1 circuit board, 1A first main surface, 1B second main surface, 1C side surface, 2A, 2B, 2C, 2D first electrode, 3A, 3B, 3C, 3D second Electrodes, 4, 5 electronic parts, 6 buried layers, 7 conductive films, 8A and 8B markings.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)

Abstract

電子回路モジュール（１００）は、回路基板（１）と、電子部品（４、５）と、埋設層（６）と、導電性膜（７）とを備えている。回路基板（１）は、第１の電極（２Ａないし２Ｄ）が設けられた第１の主面（１Ａ）と、接地用電極（３Ａ、３Ｄ）を含む第２の電極（３Ａないし３Ｄ）が設けられた第２の主面（１Ｂ）と、両主面を接続する側面（１Ｃ）とを有している。電子部品（４、５）は、第１の電極（２Ａないし２Ｄ）に接続されている。埋設層（６）は、回路基板（１）の第１の主面（１Ａ）に、電子部品（４、５）を埋設して設けられている。導電性膜（７）は、接地用電極（３Ａ、３Ｄ）に接続されている。埋設層（６）の外表面は、埋設層（６）の外表面に対して凸状となるマーキング（８Ａ、８Ｂ）を有している。導電性膜（７）は、埋設層（６）の外表面を被覆して形成されている。

Description

電子回路モジュール
　この発明は、回路基板に電子部品を接続し、表面に導電性膜が設けられた埋設層に埋設してなる電子回路モジュールに関するものである。
　近年、電子機器の高性能化および製造の効率化の要求に応じて、回路基板に電子部品を接続し、表面に導電性膜が設けられた埋設層に埋設してなる電子回路モジュールが用いられることが多くなっている。特開２００９－４５８４号公報（特許文献１）には、そのような電子回路モジュールの一例が提案されている。
　図７は、特許文献１に記載されている電子回路モジュール３００の断面図である。図７に記載の電子回路モジュール３００では、回路基板３０１、３０２にそれぞれ電子部品３０３、３０４が接続されている。電子部品３０３は、電気絶縁層３０５に埋設されており、電子部品３０４は埋設層３０６に埋設されている。回路基板３０１、３０２は、ビア３０７とビア受けランド３０８とにより、電気的に接続されている。
　埋設層３０６の表面には、めっき、蒸着、スパッタリングおよびＣＶＤのうちのいずれかの手段を用いて、シールド層となる導電性膜３０９が設けられている。導電性膜３０９は、ビア３１０の切断面と接続されており、ビア３１０とビア受けランド３０８とを介して、不図示の接地用電極に接続されている。
　このような電子回路モジュール３００では、電子回路モジュールそのものをシールドすることに加え、シールド層を非常に薄く形成できるため、電子回路モジュールの一層の小型化および薄型化を図ることができるという利点を有する。
特開２００９－４５８４号公報
　上記の電子回路モジュール３００では、先に埋設層３０６の表面に導電性膜３０９を形成した後、製品情報を例えばレーザーによりマーキングする際、薄い導電性膜３０９を貫通してしまい、シールド性能が損なわれる虞がある。また、先にレーザーにより埋設層３０６に凹部を設けてマーキングとした後に、埋設層３０６の表面に導電性膜３０９を形成する場合では、凹部内の特に壁面に導電性膜３０９が付き難く、やはりシールド性能が損なわれる虞がある。
　そこで、この発明の目的は、マーキングを施した場合でも、良好なシールド性能を有する電子回路モジュールを提供することである。
　この発明では、マーキングを施した場合でも、良好なシールド性能を有する電子回路モジュールを得るため、マーキングおよび導電性膜の形態についての改良が図られる。
　この発明に係る電子回路モジュールは、回路基板と、電子部品と、埋設層と、導電性膜とを備えている。回路基板は、第１の電極が設けられた第１の主面と、接地用電極を含む第２の電極が設けられた第２の主面と、第１の主面と第２の主面とを接続する側面とを有している。電子部品は、第１の電極に接続されている。埋設層は、回路基板の第１の主面に、電子部品を埋設して設けられている。導電性膜は、接地用電極に接続されている。埋設層の外表面には、埋設層の外表面に対して凸状となるマーキングが設けられている。そして、導電性膜は、埋設層の外表面を被覆して形成されている。
　上記の電子回路モジュールでは、埋設層の外表面に対して凸状となるマーキングが設けられており、導電性膜は埋設層の外表面を被覆して形成されている。埋設層の表面に対して凸状となるマーキングは、後述の図１ならびに図３（Ａ）および（Ｃ）に示すように、断面が裾が広がったような形状となっている。このようなマーキングは、その上を導電性膜で被覆した場合でも、微小ながら立体構造が形成されるため、十分認識することができる。
　そして、マーキングが上記の形状であるため、その上に被覆された導電性膜の連続性がよく、途中で途切れるようなことがない。したがって、良好なシールド性能を得ることができる。
　この発明に係る電子回路モジュールは、以下の特徴を備えることが好ましい。すなわち、マーキングは導電性を有している。そして、導電性膜は、マーキングが露出するように、かつマーキングと共に埋設層の外表面を被覆して形成されている。
　上記の電子回路モジュールでは、マーキングは導電性を有し、かつ導電性膜から露出している。そして、埋設層の外表面は、導電性膜およびマーキングにより被覆されている。例えば黒色のカーボンインクを用いて、導電性を有するマーキングを描画する。また、例えばＣｕを用いて、マーキングが露出するように、かつマーキングと接するように導電性膜を形成する。すなわち、色彩の異なるマーキングが導電性膜から露出しているため、マーキングを認識できる。
　また、マーキングの上部が導電性膜により被覆されていないため、導電性膜の厚みの分、電子回路モジュールが低背化されている。したがって、良好なシールド性能に加えて、電子回路モジュールの低背化を実現することができる。
　この発明に係る電子回路モジュール、およびその好ましい実施形態は、以下の特徴を備えることがさらに好ましい。すなわち、マーキングは、吐出装置により描画されている。
　上記の電子回路モジュールでは、マーキングが吐出装置により描画されているため、微細なマーキングであっても滲みがなく、明瞭に認識することができる。
　この発明に係る電子回路モジュールのさらに好ましい実施形態は、以下の特徴を備えることがさらに好ましい。すなわち、マーキングは、インクジェット装置により描画されている。
　上記の電子回路モジュールでは、マーキングがインクジェット装置により描画されているため、複雑かつ微細なマーキングであっても滲みがなく、明瞭に認識することができる。
　この発明に係る上記の電子回路モジュールは、以下の特徴を備えることがさらに好ましい。すなわち、導電性膜は、スパッタリング、めっき、蒸着およびＣＶＤから選ばれる少なくとも１つの手段を用いて形成されている。
　上記の電子回路モジュールでは、導電性膜を上記列挙したような、いわゆる薄膜形成手段により形成している。したがって、導電性膜を薄くすることができるため、電子回路モジュールの低背化を実現することができる。
　この発明に係る電子回路モジュールでは、埋設層の外表面に対して凸状となるマーキングが設けられており、導電性膜は埋設層の外表面を被覆して形成されている。埋設層の表面に対して凸状となるマーキングは、断面が裾が広がったような形状となっている。このようなマーキングは、その上を導電性膜で被覆した場合でも、微小ながら立体構造が形成されるため、十分認識することができる。
　そして、マーキングが上記の形状であるため、その上に被覆された導電性膜の連続性がよく、途中で途切れるようなことがない。したがって、良好なシールド性能を得ることができる。
この発明に係る電子回路モジュールの第１の実施形態である電子回路モジュール１００の断面図である。 （Ａ）は図１に示した電子回路モジュール１００に相当する電子回路モジュールの上面外観写真であり、（Ｂ）はレーザーを用いて埋設層にマーキングした後、導電性膜を形成した比較例の電子回路モジュールの上面外観写真である。 （Ａ）および（Ｃ）は図１に示した電子回路モジュール１００に相当する電子回路モジュールの断面写真であり、（Ｂ）および（Ｄ）はレーザーを用いて埋設層にマーキングした後、導電性膜を形成した比較例の電子回路モジュールの断面写真である。 図１に示した電子回路モジュール１００の製造方法の一例を説明するためのもので、（Ａ）は埋設層形成工程、（Ｂ）はマーキング描画工程、（Ｃ）は導電性膜形成工程をそれぞれ模式的に示す斜視図である。 この発明に係る電子回路モジュールの第２の実施形態である電子回路モジュール２００の断面図である。 図５に示した電子回路モジュール１００の製造方法の一例を説明するためのもので、（Ａ）は埋設層形成工程、（Ｂ）はマーキング描画工程、（Ｃ）は導電性膜形成工程、（Ｄ）はマーキング露出工程をそれぞれ模式的に示す斜視図である。 背景技術の電子回路モジュール３００の断面図である。
　以下にこの発明の実施形態を示して、本発明の特徴とするところをさらに詳しく説明する。
　－電子回路モジュールの第１の実施形態－
　この発明に係る電子回路モジュールの第１の実施形態である電子回路モジュール１００について、図１を用いて説明する。
　＜電子回路モジュールの構造＞
　図１は、電子回路モジュール１００の断面図である。電子回路モジュール１００は、回路基板１と、電子部品４、５と、埋設層６と、導電性膜７とを備えている。
　回路基板１は、第１の電極２Ａないし２Ｄが設けられた第１の主面１Ａと、接地用電極３Ａ、３Ｄを含む第２の電極３Ａないし３Ｄが設けられた第２の主面１Ｂと、第１の主面１Ａと第２の主面１Ｂとを接続する側面１Ｃとを有している。また、回路基板１は、内部導体としてビア導体９とパターン導体１０とを有している。回路基板１としては、ガラス繊維により強化された絶縁性の樹脂材料、またはセラミック材料などを母材として、表面および内部に導体による回路パターンが形成された多層基板を好ましく用いることができる。
　電子部品４は、例えばはんだなどの不図示の接合材料により、回路基板１の第１の電極２Ａ、２Ｂに接続されている。また、電子部品５は、同じく回路基板１の第１の電極２Ｃ、２Ｄに接続されている。電子部品４、５は、特に限定はされないが、例えば集積回路やトランジスタのような半導体デバイスをはじめとする能動部品、インダクタやキャパシタ、抵抗をはじめとする受動部品などである。
　埋設層６は、回路基板１の第１の主面１Ａに、電子部品３、４を埋設して設けられている。埋設層６は、絶縁性の樹脂材料、または絶縁性の樹脂材料中にフィラーとして例えばガラス材料やシリカなどを分散させたものである。なお、フィラーを含まない、単一の絶縁性の樹脂材料であってもよい。
　導電性膜７は、回路基板１の内部導体であるビア導体９とパターン導体１０とを介して回路基板１の接地用電極３Ａ、３Ｄに接続されている。導電性膜７は、図１においては、埋設層６の側面および上面を含む外表面と、回路基板１の側面１Ｃの一部とに亘って形成されている。導電性膜７は、スパッタリング、めっき、蒸着およびＣＶＤから選ばれる少なくとも１つの手段を用いて形成されることが好ましい。なお、導電性膜７は、樹脂母材中に金属フィラーを分散させた導電性樹脂膜を用いてもよい。
　埋設層６の外表面は、例えばインクジェット装置により描画された、埋設層６の表面に対して凸状となるマーキング８Ａ、８Ｂを有している。マーキング８Ａ、８Ｂは、電子回路モジュール１００の製品情報を表示している。マーキング８Ａ、８Ｂは、導電性あるいは非導電性のいずれでもよい。そして、導電性膜７は、マーキング８Ａ、８Ｂを有する埋設層６の外表面を被覆して形成されている。
　マーキング８Ａ、８Ｂの形成方法は、埋設層６の表面に対して凸状となるようにマーキング８Ａ、８Ｂを形成できるものであれば、インクジェット装置以外の吐出装置、例えばディスペンサなどであってもよい。マーキングが吐出装置により描画された場合、微細なマーキングであっても滲みがなく、明瞭に認識することができる。特にマーキングがインクジェット装置により描画された場合、複雑かつ微細なマーキングであっても滲みがなく、明瞭に認識することができる。
　また、吐出装置に限らず、印刷装置を用いて、埋設層６の表面に対して凸状のマーキング８Ａ、８Ｂを形成してもよい。
　上記の形成方法により描画されたマーキング８Ａ、８Ｂは、断面が裾が広がったような、埋設層の表面に対して凸状となる形状を有している。したがって、その上を導電性膜７で被覆した場合でも、微小ながら立体構造７Ａ、７Ｂが形成されるため、マーキングとして認識することができる。
　また、マーキング８Ａ、８Ｂが上記の形状であるため、その上に被覆された導電性膜７の連続性がよく、途中で途切れるようなことがない。したがって、マーキング８Ａ、８Ｂが施された場合でも、良好なシールド性能を得ることができる。
　上記のこの発明に係る電子回路モジュールの特徴について、図２および図３を用いてさらに説明する。図２（Ａ）は、電子回路モジュール１００に相当する実際の電子回路モジュールの上面外観写真である。図２（Ｂ）は、レーザーを用いて埋設層に凹状のマーキングを施した後、導電性膜を形成した比較例の電子回路モジュールの上面外観写真である。また、図３（Ａ）は、図２（Ａ）に示した電子回路モジュールの断面写真であり、図３（Ｃ）は、図３（Ａ）の中の点線部Ａを拡大したものである。図３（Ｂ）は、図２（Ｂ）に示した電子回路モジュールの断面写真であり、図３（Ｄ）は、図３（Ｂ）の中の点線部Ｂを拡大したものである。
　図２（Ａ）と図２（Ｂ）とはそれぞれ斜光で観察したものであるが、この場合、この発明に係る電子回路モジュールのマーキングは、レーザーを用いたマーキングより明瞭に認識できている。これは、図２（Ａ）に示すマーキング部が、インクジェット装置により埋設層の表面より凸状に描画されたマーキングを導電性膜が被覆した、立体構造を有するものとなっているためである。また、この場合、導電性膜により被覆されたマーキング部は、インクジェット装置により描画されたマーキングより幾らか大きくなる。このような立体構造は、斜光で観察すると、光を反射する部分と影となる部分ができるので、マーキングが認識しやすくなる。
　また、図３（Ａ）、（Ｃ）と、図３（Ｂ）、（Ｄ）とを比較すると、この発明に係る電子回路モジュールの導電性膜は、マーキングにレーザーを用いた電子回路モジュールの導電性膜よりも、連続性に優れていることが分かる。インクジェット装置により描画されたマーキングは、断面が裾が広がったような、埋設層の表面に対して凸状となる形状を有している。導電性膜はその上を被覆しているため、マーキングの形状に倣って形成され、途中で途切れることがない。すなわち、マーキングを施した場合でも、良好なシールド性を得ることができている。
　一方、レーザーにより描画されたマーキングは、断面が埋設層の表面に対して凹状となる形状を有している。この凹状のマーキングの壁面には、スパッタリングなどによる導電性膜の形成が困難であり、図３（Ｄ）から特に分かるように、凹状のマーキングの壁面に、導電性膜の不連続箇所が発生している。すなわち、マーキングを施すことにより、シールド性が低下する虞がある。したがって、この発明に係る電子回路モジュールの第１の実施形態では、良好なシールド性能を得ることができている。
　＜電子回路モジュールの製造方法＞
　図１に示した電子回路モジュール１００の製造方法の一例について、図４を用いて説明する。なお、回路基板１を準備し、第１の電極２Ａないし２Ｄに電子部品４、５を接続するまでの工程の説明は省略する。
　＜埋設層形成工程＞
　図４（Ａ）は、電子回路モジュール１００の製造方法における埋設層形成工程を模式的に示す斜視図である。埋設層形成工程により、回路基板１の第１の主面１Ａ（不図示）に、電子部品４、５（不図示）を埋設する埋設層６が設けられる。なお、この埋設層形成工程は、回路基板１の集合体である集合基板の状態で行なってもよい。すなわち、集合基板の第１の主面に集合状態の埋設層を形成した後、例えばダイシングソーなどにより個片化された、埋設層６が設けられた回路基板１を得るようにしてもよい。
　＜マーキング描画工程＞
　図４（Ｂ）は、電子回路モジュール１００の製造方法におけるマーキング描画工程を模式的に示す斜視図である。この実施形態におけるマーキング描画工程では、インクジェット装置により、埋設層６の上面にマーキング８Ａ、８Ｂが描画される。これらのマーキング８Ａ、８Ｂは、図３（Ａ）、（Ｃ）に示すように、断面が裾が広がったような形状となっている。また、前述したように、マーキング８Ａ、８Ｂの形成方法は、埋設層６の表面に対して凸状となるようにマーキング８Ａ、８Ｂを形成できる方法が用いられる。
　また、このマーキング描画工程も、集合基板の第１の主面に集合状態の埋設層を形成した状態で行なってもよい。その後、上記と同様にして、マーキング８Ａ、８Ｂが描画された埋設層６を有する回路基板１を得るようにしてもよい。
　＜導電性膜形成工程＞
　図４（Ｃ）は、電子回路モジュール１００の製造方法における導電性膜形成工程を模式的に示す斜視図である。導電性膜７は、スパッタリング、めっき、蒸着およびＣＶＤから選ばれる少なくとも１つの手段を用いて形成されることが好ましい。導電性膜７の材質は、特に限定されるものではなく、導電率の高さ、形成のし易さおよび価格などの点から適宜選択することができる。なお、複数の導電性膜を積層するようにしてもよい。導電性膜形成工程により、導電性膜７がマーキング８Ａ、８Ｂを有する埋設層６の外表面を被覆して形成される。以上で説明した製造方法により、導電性膜７の連続性が維持されつつ、微小ながら認識することができる立体構造７Ａ、７Ｂが形成される。
　－電子回路モジュールの第２の実施形態－
　この発明に係る電子回路モジュールの第２の実施形態である電子回路モジュール２００について、図５を用いて説明する。なお、図１に示した電子回路モジュール１００と重複する構成要素については、適宜説明を省略する。
　＜電子回路モジュールの構造＞
　図５は、電子回路モジュール２００の断面図である。電子回路モジュール２００は、例えばインクジェット装置によりカーボンインクを用いて描画された、埋設層６の表面に対して凸状となる導電性のマーキング８Ａ、８Ｂを有している。そして、マーキング８Ａ、８Ｂは、導電性膜７と接しつつ、その上部が導電性膜７から露出している。
　すなわち、電子回路モジュール２００においては、埋設層６の外表面は、導電性膜７および導電性のマーキング８Ａ、８Ｂにより被覆されている。この場合、電子回路モジュール１００のように立体構造７Ａ、７Ｂは形成されていないが、色彩の異なるマーキング８Ａ、８Ｂが導電性膜７から露出しているため、マーキング８Ａ、８Ｂを認識できる。なお、第１の実施形態と同じく、マーキング８Ａ、８Ｂの形成方法は、埋設層６の表面に対して凸状となるようにマーキング８Ａ、８Ｂを形成できる方法が用いられる。
　また、マーキング８Ａ、８Ｂの上部が導電性膜７により被覆されていないため、導電性膜７の厚みの分、電子回路モジュール２００は低背化されている。したがって、この発明に係る電子回路モジュールの第２の実施形態は、良好なシールド性能に加えて、電子回路モジュールの低背化を実現することができる。なお、図５では、マーキング８Ａ、８Ｂの上面と導電性膜７の上面とが同一の高さとなっているように図示されているが、各上面の高さは異なっていてもよい。
　＜電子回路モジュールの製造方法＞
　図５に示した電子回路モジュール２００の製造方法の一例について、図６を用いて説明する。なお、マーキング描画工程（図６（Ｂ））でのインクジェットによる描画において、導電性のインクを用いること以外は、導電性膜形成工程（図６（Ｃ））まで前述の電子回路モジュール１００の製造方法の一例と同様であるため、そこまでの説明を省略する。
　図６（Ｄ）は、電子回路モジュール２００の製造方法におけるマーキング露出工程を模式的に示す斜視図である。この工程では、図６（Ｃ）に示す導電性膜形成工程により導電性のマーキング８Ａ、８Ｂの上部を被覆した導電性膜７（立体構造７Ａ、７Ｂ）を除去し、マーキング８Ａ、８Ｂの上部を露出させる。導電性膜７の除去は、平面研削またはブラスト処理などの方法を用いることができる。以上で説明した製造方法により、埋設層６の外表面は、導電性膜７および導電性のマーキング８Ａ、８Ｂにより被覆されることになる。その結果、良好なシールド性能と電子回路モジュールの低背化とを両立させることができる。
　なお、この発明は上記の実施形態に限定されるものではなく、この発明の範囲内において、種々の応用、変形を加えることができる。すなわち、回路基板に電子部品を接続し、表面に導電性膜が設けられた埋設層に埋設してなる電子回路モジュールであれば、この発明を適用することができる。例えば、電子部品の種類および個数、回路基板の構成、導電性膜の形成状態、ならびにマーキングの種類および個数は、電子回路モジュールに必要とされる機能および製品情報に合わせて適宜に変更することができる。
　以上、本発明の実施の形態について説明したが、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　マーキングを施した場合でも、良好なシールド性能を有する電子回路モジュールを提供することができる。
　１００，２００　電子回路モジュール、１　回路基板、１Ａ　第１の主面、１Ｂ　第２の主面、１Ｃ　側面、２Ａ，２Ｂ，２Ｃ，２Ｄ　第１の電極、３Ａ，３Ｂ，３Ｃ，３Ｄ　第２の電極、４，５　電子部品、６　埋設層、７　導電性膜、８Ａ，８Ｂ　マーキング。

Claims (5)

  1. 　第１の電極が設けられた第１の主面と、接地用電極を含む第２の電極が設けられた第２の主面と、前記第１の主面と前記第２の主面とを接続する側面とを有する回路基板と、
    　前記第１の電極に接続された電子部品と、
    　前記回路基板の前記第１の主面に、前記電子部品を埋設して設けられた埋設層と、
    　前記接地用電極に接続された導電性膜と、を備える電子回路モジュールであって、
    　前記埋設層の外表面には、前記埋設層の外表面に対して凸状となるマーキングが設けられており、前記導電性膜は、前記埋設層の外表面を被覆して形成されている、電子回路モジュール。
  2. 　前記マーキングは導電性を有しており、
    　前記導電性膜は、前記マーキングが露出するように、かつ前記マーキングと共に前記埋設層の外表面を被覆して形成されている、請求項１に記載の電子回路モジュール。
  3. 　前記マーキングは、吐出装置により描画されている、請求項１または請求項２に記載の電子回路モジュール。
  4. 　前記マーキングは、インクジェット装置により描画されている、請求項３に記載の電子回路モジュール。
  5. 　前記導電性膜は、スパッタリング、めっき、蒸着およびＣＶＤから選ばれる少なくとも１つの手段を用いて形成されている、請求項１ないし請求項４のいずれか１項に記載の電子回路モジュール。
PCT/JP2016/058761 2015-05-14 2016-03-18 電子回路モジュール Ceased WO2016181706A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201680026772.XA CN107535080B (zh) 2015-05-14 2016-03-18 电子电路模块
JP2017517636A JP6508333B2 (ja) 2015-05-14 2016-03-18 電子回路モジュール
US15/809,194 US10834821B2 (en) 2015-05-14 2017-11-10 Electronic circuit module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-098664 2015-05-14
JP2015098664 2015-05-14

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/809,194 Continuation US10834821B2 (en) 2015-05-14 2017-11-10 Electronic circuit module

Publications (1)

Publication Number Publication Date
WO2016181706A1 true WO2016181706A1 (ja) 2016-11-17

Family

ID=57248030

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/058761 Ceased WO2016181706A1 (ja) 2015-05-14 2016-03-18 電子回路モジュール

Country Status (5)

Country Link
US (1) US10834821B2 (ja)
JP (1) JP6508333B2 (ja)
CN (1) CN107535080B (ja)
TW (1) TWI612860B (ja)
WO (1) WO2016181706A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018190924A (ja) * 2017-05-11 2018-11-29 株式会社村田製作所 電子部品および電子部品の製造方法
WO2019159913A1 (ja) * 2018-02-15 2019-08-22 株式会社村田製作所 高周波モジュール
WO2020021981A1 (ja) * 2018-07-24 2020-01-30 タツタ電線株式会社 シールドパッケージ、及び、シールドパッケージの製造方法
WO2020105622A1 (ja) * 2018-11-21 2020-05-28 タツタ電線株式会社 シールドパッケージ
WO2021049400A1 (ja) * 2019-09-12 2021-03-18 株式会社村田製作所 電子部品モジュール、および、電子部品モジュールの製造方法
JP2022116126A (ja) * 2017-04-26 2022-08-09 Tdk株式会社 積層型電子部品およびその製造方法
JP2023177984A (ja) * 2022-06-03 2023-12-14 キオクシア株式会社 半導体装置およびその製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102626315B1 (ko) * 2018-11-13 2024-01-17 삼성전자주식회사 반도체 패키지
WO2021054017A1 (ja) * 2019-09-20 2021-03-25 株式会社村田製作所 モジュール
KR102876802B1 (ko) 2020-08-25 2025-10-30 삼성전자주식회사 반도체 패키지
KR20230056086A (ko) 2021-10-19 2023-04-27 삼성전자주식회사 반도체 패키지
US20240155769A1 (en) * 2022-11-08 2024-05-09 Ricoh Company, Ltd. Method for forming functional layer, method for manufacturing electronic component, and electronic component including functional layer

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012039104A (ja) * 2010-07-15 2012-02-23 Toshiba Corp 半導体パッケージとそれを用いた携帯通信機器
JP2013166811A (ja) * 2012-02-14 2013-08-29 Seiko Epson Corp インクセット、半導体実装基板および電子機器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121067A (en) * 1998-02-02 2000-09-19 Micron Electronics, Inc. Method for additive de-marking of packaged integrated circuits and resulting packages
US6133342A (en) * 1999-01-21 2000-10-17 Marconi Data Systems Inc. Coating composition
JP2002134660A (ja) * 2000-10-26 2002-05-10 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US7615404B2 (en) * 2006-10-31 2009-11-10 Intel Corporation High-contrast laser mark on substrate surfaces
US20080179761A1 (en) * 2007-01-26 2008-07-31 Texas Instruments Incorporated Semiconductor package having evaporated symbolization
JP5127315B2 (ja) 2007-06-22 2013-01-23 パナソニック株式会社 部品内蔵モジュール
US8310069B2 (en) * 2007-10-05 2012-11-13 Texas Instruements Incorporated Semiconductor package having marking layer
JP2009141147A (ja) * 2007-12-06 2009-06-25 Nec Electronics Corp 半導体装置の製造方法
EP2257969B1 (en) * 2008-02-28 2017-12-20 3M Innovative Properties Company Methods of patterning a conductor on a substrate
US20100247893A1 (en) * 2009-03-25 2010-09-30 Goldeneye, Inc. High quality luminescent materials for solid state lighting applications
WO2011148429A1 (ja) * 2010-05-28 2011-12-01 信越ポリマー株式会社 透明導電膜及びこれを用いた導電性基板
KR100986664B1 (ko) * 2010-07-05 2010-10-11 이충해 교류용 발광 다이오드 발광 장치
JP6106083B2 (ja) * 2011-04-28 2017-03-29 株式会社カネカ 新規な導電層一体型フレキシブルプリント基板
KR102076047B1 (ko) * 2013-06-25 2020-02-11 삼성전자주식회사 반도체 패키지 및 그의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012039104A (ja) * 2010-07-15 2012-02-23 Toshiba Corp 半導体パッケージとそれを用いた携帯通信機器
JP2013166811A (ja) * 2012-02-14 2013-08-29 Seiko Epson Corp インクセット、半導体実装基板および電子機器

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022116126A (ja) * 2017-04-26 2022-08-09 Tdk株式会社 積層型電子部品およびその製造方法
JP7646598B2 (ja) 2017-04-26 2025-03-17 Tdk株式会社 積層型電子部品およびその製造方法
JP2018190924A (ja) * 2017-05-11 2018-11-29 株式会社村田製作所 電子部品および電子部品の製造方法
WO2019159913A1 (ja) * 2018-02-15 2019-08-22 株式会社村田製作所 高周波モジュール
JPWO2019159913A1 (ja) * 2018-02-15 2020-12-10 株式会社村田製作所 高周波モジュール
US11903120B2 (en) 2018-02-15 2024-02-13 Murata Manufacturing Co., Ltd. Radio frequency module
JP7047893B2 (ja) 2018-02-15 2022-04-05 株式会社村田製作所 高周波モジュール
WO2020021981A1 (ja) * 2018-07-24 2020-01-30 タツタ電線株式会社 シールドパッケージ、及び、シールドパッケージの製造方法
JP6675524B1 (ja) * 2018-07-24 2020-04-01 タツタ電線株式会社 シールドパッケージ、及び、シールドパッケージの製造方法
KR20200125748A (ko) * 2018-07-24 2020-11-04 타츠타 전선 주식회사 차폐 패키지, 및 차폐 패키지의 제조 방법
US11510349B2 (en) 2018-07-24 2022-11-22 Tatsuta Electric Wire & Cable Co., Ltd. Shield package and method of manufacturing shield package
KR102231055B1 (ko) 2018-07-24 2021-03-22 타츠타 전선 주식회사 차폐 패키지, 및 차폐 패키지의 제조 방법
JPWO2020105622A1 (ja) * 2018-11-21 2021-09-30 タツタ電線株式会社 シールドパッケージ
JP7385596B2 (ja) 2018-11-21 2023-11-22 タツタ電線株式会社 シールドパッケージ
US12016165B2 (en) 2018-11-21 2024-06-18 Tatsuta Electric Wire & Cable Co., Ltd. Shield package
WO2020105622A1 (ja) * 2018-11-21 2020-05-28 タツタ電線株式会社 シールドパッケージ
JP7151906B2 (ja) 2019-09-12 2022-10-12 株式会社村田製作所 電子部品モジュール、および、電子部品モジュールの製造方法
JPWO2021049400A1 (ja) * 2019-09-12 2021-03-18
WO2021049400A1 (ja) * 2019-09-12 2021-03-18 株式会社村田製作所 電子部品モジュール、および、電子部品モジュールの製造方法
US12205858B2 (en) 2019-09-12 2025-01-21 Murata Manufacturing Co., Ltd. Electronic component module and method for manufacturing electronic component module
JP2023177984A (ja) * 2022-06-03 2023-12-14 キオクシア株式会社 半導体装置およびその製造方法
JP7815036B2 (ja) 2022-06-03 2026-02-17 キオクシア株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP6508333B2 (ja) 2019-05-08
TW201644342A (zh) 2016-12-16
US20180077802A1 (en) 2018-03-15
US10834821B2 (en) 2020-11-10
CN107535080A (zh) 2018-01-02
TWI612860B (zh) 2018-01-21
JPWO2016181706A1 (ja) 2018-01-11
CN107535080B (zh) 2019-08-06

Similar Documents

Publication Publication Date Title
WO2016181706A1 (ja) 電子回路モジュール
KR101726568B1 (ko) 회로기판 제조방법
JP6443458B2 (ja) 電子回路モジュール
JP6863458B2 (ja) 積層型電子部品
US20090288873A1 (en) Wiring board and method of manufacturing the same
US8099865B2 (en) Method for manufacturing a circuit board having an embedded component therein
JP6614246B2 (ja) キャパシタ内蔵多層配線基板及びその製造方法
CN110140433B (zh) 电子模块以及电子模块的制造方法
US10506722B2 (en) Fusion bonded liquid crystal polymer electrical circuit structure
TW201251556A (en) Printed circuit board and method for manufacturing the same
US20130130493A1 (en) Connecting pad producing method
JP5173758B2 (ja) 半導体パッケージの製造方法
KR20040040348A (ko) 회로 장치, 회로 모듈 및 회로 장치의 제조 방법
TW201703601A (zh) 一種柔性線路板及其製作方法
US11523505B2 (en) Embedded component structure and manufacturing method thereof
WO2019058967A1 (ja) インダクタおよびその製造方法
US20230397337A1 (en) Method for manufacturing substrate with built-in components, and substrate with built-in components
US20150101846A1 (en) Printed circuit board and method of manufacturing the same
JP5257518B2 (ja) 基板製造方法および樹脂基板
KR101703049B1 (ko) 내장형 캐패시터를 구비하는 인쇄회로기판 및 그 제조방법
JP2008108882A (ja) 電子部品とその製造方法
KR101618663B1 (ko) 임베디드 인쇄회로기판 및 그 제조 방법
CN113950190B (zh) 内埋式组件结构及其制造方法
JP2018060918A (ja) 配線基板の製造方法
JP2017103261A (ja) 配線基板およびその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16792431

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017517636

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16792431

Country of ref document: EP

Kind code of ref document: A1